JPS6074919A - 瞬時過電流検出回路 - Google Patents
瞬時過電流検出回路Info
- Publication number
- JPS6074919A JPS6074919A JP18020283A JP18020283A JPS6074919A JP S6074919 A JPS6074919 A JP S6074919A JP 18020283 A JP18020283 A JP 18020283A JP 18020283 A JP18020283 A JP 18020283A JP S6074919 A JPS6074919 A JP S6074919A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- input terminal
- output terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は瞬時電流検出回路に係り、瞬時に発生する電流
が設定値を越えたか否かを監視する回路に関する。
が設定値を越えたか否かを監視する回路に関する。
瞬時的に発生する過電流を監視する手段として一般に電
流検出器に誘起された信号ノベルが設定ノベルを越えた
かどうかを判定し、越えた時点で一時的に負荷を１断し
続ける機能を有す装置が用いられている。
流検出器に誘起された信号ノベルが設定ノベルを越えた
かどうかを判定し、越えた時点で一時的に負荷を１断し
続ける機能を有す装置が用いられている。
第１図に従来の瞬時過電流検出回路を示す。通常動作状
態では電圧比較器ＯＡの出力端子０は低レベルにあり、
トランジスタＴＲはオフ状態を保持し負荷の導通状態を
曖先している、ここでＷｔａＥ検出端子に過電流が発生
すると、同端子に誘起さ几た電圧が上記電圧比較器の第
１の入力端子Ｐに印加され、第２の入力端子Ｎの電圧よ
り高レベルになると上記出力端子は高レベルになる。し
か［上記入力端子Ｐの電圧が上記入力端子Ｎ（Ｉ）ｔｔ
圧より低レベルに切換わると再び上記出力端子は低レベ
ルになるため、上記出力端子に保持回路■ノＡを設は上
記トランジスタをオフ／秋態（（保持し負荷をａ断「る
回路構成としている。本回路によれば上記トランジスタ
のオン状態を保持するために上記保持回路を必要とする
こと、上記保持回路を有するだめに負荷を遮断するまで
に遅延時間を生じるという欠点があった。
態では電圧比較器ＯＡの出力端子０は低レベルにあり、
トランジスタＴＲはオフ状態を保持し負荷の導通状態を
曖先している、ここでＷｔａＥ検出端子に過電流が発生
すると、同端子に誘起さ几た電圧が上記電圧比較器の第
１の入力端子Ｐに印加され、第２の入力端子Ｎの電圧よ
り高レベルになると上記出力端子は高レベルになる。し
か［上記入力端子Ｐの電圧が上記入力端子Ｎ（Ｉ）ｔｔ
圧より低レベルに切換わると再び上記出力端子は低レベ
ルになるため、上記出力端子に保持回路■ノＡを設は上
記トランジスタをオフ／秋態（（保持し負荷をａ断「る
回路構成としている。本回路によれば上記トランジスタ
のオン状態を保持するために上記保持回路を必要とする
こと、上記保持回路を有するだめに負荷を遮断するまで
に遅延時間を生じるという欠点があった。
本）６明は従来の欠点を排除し上記保持回路を設ｅブず
に負荷を遮断［７続けることが可能な瞬時過亀流恢出回
路を提供することにある。
に負荷を遮断［７続けることが可能な瞬時過亀流恢出回
路を提供することにある。
［発明の饋装〕
本発明はｉ１流検出端子に誘起されだ電圧（（よ抄−圧
比収器の出力端子が一担高ンベルになった時点Ｃ１その
信号ン〈ルｊｃ利用して電圧比較器の入力端子Ｖこ正・
帰還することにより同入力端子の屯圧しノベルを、＋ｊ
ｊａ演出・〃Ａ子に誘起された成用が低７ヘルＶ’−６
６ｉ〜でも〕ｉ Ｑ Ａ ）］レベルよす高レベルに］
占１定するヒベデリゾス回路を設けたことである。
比収器の出力端子が一担高ンベルになった時点Ｃ１その
信号ン〈ルｊｃ利用して電圧比較器の入力端子Ｖこ正・
帰還することにより同入力端子の屯圧しノベルを、＋ｊ
ｊａ演出・〃Ａ子に誘起された成用が低７ヘルＶ’−６
６ｉ〜でも〕ｉ Ｑ Ａ ）］レベルよす高レベルに］
占１定するヒベデリゾス回路を設けたことである。
〔発明の実施列〕
以下、＄：発明の一果Ｉ通列を第２図、第６図により説
明する。第２図に汐いて直流検出部子Ｓは抵抗器ル１を
通して電圧比較器ＯＡの非反転入力端子Ｐに接続される
。一方弁反転入力端子Ｐは抵抗器Ｒ４を通して電圧比較
器ＯＡの出力端子０に接続される。制御端子Ｃはダイオ
ードＤを通して電圧比較器ＯＡの反転入力端子Ｎに接続
される。一方反転入力端子Ｎは抵抗器ル２と抵抗器Ｒ３
を通してそれぞれ電源電圧、グランドに接続される。出
力端子０は抵抗ａＲ５と抵抗６凡６を通してそれぞれ醒
源或圧、）・ランジスタ゛Ｐルのベース端子に接続され
る。
明する。第２図に汐いて直流検出部子Ｓは抵抗器ル１を
通して電圧比較器ＯＡの非反転入力端子Ｐに接続される
。一方弁反転入力端子Ｐは抵抗器Ｒ４を通して電圧比較
器ＯＡの出力端子０に接続される。制御端子Ｃはダイオ
ードＤを通して電圧比較器ＯＡの反転入力端子Ｎに接続
される。一方反転入力端子Ｎは抵抗器ル２と抵抗器Ｒ３
を通してそれぞれ電源電圧、グランドに接続される。出
力端子０は抵抗ａＲ５と抵抗６凡６を通してそれぞれ醒
源或圧、）・ランジスタ゛Ｐルのベース端子に接続され
る。
第６図は本発明の実施例における０点、Ｎ点。
８点、Ｐ点、０点の各点における電圧の変化を示すタイ
ムチャート図である、横軸は時間の経過を示し期間１１
期間２１期間６１期間４０期間５゜期間６として上述の
各点の電圧の変化を示している。期間１においては？！
ＩＩ ｌ１１１端子（２をシ源電圧に引き込み、反転入
力端子Ｎの電圧Ｅ３を非反転入力端子Ｐの電圧Ｅ２より
高Ｖベルに設定し、出力端子Ｏの、ｉ Ｅ ＥＯを低レ
ベルにしてトランジスタＴ比をオフ状態に保持している
。該期間は電源投入時における亀＃ｉ電圧の不安定領域
を回避する手段とじて設定するものである。
ムチャート図である、横軸は時間の経過を示し期間１１
期間２１期間６１期間４０期間５゜期間６として上述の
各点の電圧の変化を示している。期間１においては？！
ＩＩ ｌ１１１端子（２をシ源電圧に引き込み、反転入
力端子Ｎの電圧Ｅ３を非反転入力端子Ｐの電圧Ｅ２より
高Ｖベルに設定し、出力端子Ｏの、ｉ Ｅ ＥＯを低レ
ベルにしてトランジスタＴ比をオフ状態に保持している
。該期間は電源投入時における亀＃ｉ電圧の不安定領域
を回避する手段とじて設定するものである。
期間２に至ると畦源ｄモは安定状態となるため制御端子
Ｃをグランドに引き込めば、抵抗器Ｒ２と抵抗６ルＳに
より分圧された基準電圧１ｈはダイオードｐにより遮断
されて、そのまま反転入力端子Ｎに印加される。この場
合においてもＲ３が非反転入力端子Ｐの電圧に対し高Ｖ
ベルになるように抵抗！ ”２と抵抗６肋を設定すれば
、出力端′ｆ−Ｏは低レベルにありトランジスタＴＲを
オフ状態に保持して負荷の導通を優先する。
Ｃをグランドに引き込めば、抵抗器Ｒ２と抵抗６ルＳに
より分圧された基準電圧１ｈはダイオードｐにより遮断
されて、そのまま反転入力端子Ｎに印加される。この場
合においてもＲ３が非反転入力端子Ｐの電圧に対し高Ｖ
ベルになるように抵抗！ ”２と抵抗６肋を設定すれば
、出力端′ｆ−Ｏは低レベルにありトランジスタＴＲを
オフ状態に保持して負荷の導通を優先する。
期間６に至り、畦流検出端子Ｓに瞬時過電流に、）、り
誘起さ几たゼ１玉Ｅ１が拮生すると出力端ｆＯは低１ノ
ベルにあるから次の（１）式に示す電圧Ｅ２が非反（吸
入力端子Ｐに印加される。
誘起さ几たゼ１玉Ｅ１が拮生すると出力端ｆＯは低１ノ
ベルにあるから次の（１）式に示す電圧Ｅ２が非反（吸
入力端子Ｐに印加される。
Ｒ２＝ＥＩ −ｔｊ４／（ＬＬ＋ ＋Ｒ４）・・・・・
・・・・・・・・・・・・・・・・・・・（１）この電
圧Ｅ２が基準電圧Ｅ３より僅か１で高レベルＣあＦｌ、
ｋ！出力端子０はａ断状態となり、同端子に発生する
電圧ＥＯは抵抗器■（・１、抵抗器Ｒ４が抵抗器ル５、
抵ｌＪ′ｒ、 ５ Ｈ，ａに対し十分大きな値を有する
条件のもとて欠の（２）、、ｔが成立し高ジベルになる
。
・・・・・・・・・・・・・・・・・・・（１）この電
圧Ｅ２が基準電圧Ｅ３より僅か１で高レベルＣあＦｌ、
ｋ！出力端子０はａ断状態となり、同端子に発生する
電圧ＥＯは抵抗器■（・１、抵抗器Ｒ４が抵抗器ル５、
抵ｌＪ′ｒ、 ５ Ｈ，ａに対し十分大きな値を有する
条件のもとて欠の（２）、、ｔが成立し高ジベルになる
。
ｇｏ ＝ （ＲｓＶＢＥ−）−１（、ｎＶｃｃ ）／（
ａｓ−１−Ｒ４） ・・−−−−−−−＋２）４Ｂ （
、ＶＢｇ ハ）ラノジスタ′ｖＲのベース・エミッタ間
醒ＩＥ ｆ ；？：ｙ リ、Ｖｃｃ ｆｄ心ｆｌｔ圧ｆ
アリ、又、ｌ（５゜Ｒ６（（’ｒＪ−ａなる条件とす
る。この結果、トランジスタＴ ｉｔはオン状態となり
負荷が遮断される。
ａｓ−１−Ｒ４） ・・−−−−−−−＋２）４Ｂ （
、ＶＢｇ ハ）ラノジスタ′ｖＲのベース・エミッタ間
醒ＩＥ ｆ ；？：ｙ リ、Ｖｃｃ ｆｄ心ｆｌｔ圧ｆ
アリ、又、ｌ（５゜Ｒ６（（’ｒＪ−ａなる条件とす
る。この結果、トランジスタＴ ｉｔはオン状態となり
負荷が遮断される。
期間４に至ると慮流検出端子Ｓに誘起された電圧Ｅ１は
グラノドｌ／べ・しＩＣ”ｌ’降する。このとき非反転
入力端子Ｐには次の６）式（Ｃ示す電圧Ｅ２が印加され
る。
グラノドｌ／べ・しＩＣ”ｌ’降する。このとき非反転
入力端子Ｐには次の６）式（Ｃ示す電圧Ｅ２が印加され
る。
Ｅ２＝Ｅａ・ル＋ ／ （Ｒ＋ ＋Ｒ４）・・・・・・
・・・・・・・・・・・・・・・・・・・・・（６）但
しＥｏｒｒ：ｒ（２＞式で示す出力端子０の電圧である
。ここで−上記成用Ｅ２が基準電圧Ｅ３より高７ベルに
なるＬうに抵抗器ル１と抵抗６ル４を設定して分けば出
力端子０の電圧ＥＯは高Ｖベルを保持しトランジスタ’
ｆ’ Ｉｔをオンさせて負荷を遮断し続けることができ
る。
・・・・・・・・・・・・・・・・・・・・・（６）但
しＥｏｒｒ：ｒ（２＞式で示す出力端子０の電圧である
。ここで−上記成用Ｅ２が基準電圧Ｅ３より高７ベルに
なるＬうに抵抗器ル１と抵抗６ル４を設定して分けば出
力端子０の電圧ＥＯは高Ｖベルを保持しトランジスタ’
ｆ’ Ｉｔをオンさせて負荷を遮断し続けることができ
る。
期間５に至り、制御端ＰＣを電源電圧に引き込むと基ａ
電圧Ｅｓ（ｒｊ−はぼ電源電圧に達するため、（６）式
で示した電圧Ｅ２より高し／ベルになり出力端子０は低
レベルに切換わり、トランジスタＴＲがオフして負荷が
導通状態に復帰する。
電圧Ｅｓ（ｒｊ−はぼ電源電圧に達するため、（６）式
で示した電圧Ｅ２より高し／ベルになり出力端子０は低
レベルに切換わり、トランジスタＴＲがオフして負荷が
導通状態に復帰する。
期間乙に至り、制御端子Ｃを再びグランドに引き込むこ
とにより期１」２の状態に移行し、瞬時直流を受け付け
る状態になる。
とにより期１」２の状態に移行し、瞬時直流を受け付け
る状態になる。
以上のように本実施例では、直圧比較器の出力端子直圧
が低レベルから高レベルに切換ったときに、その後電流
検出端子の誘起磁圧が最低レベルにＦ降しても、出力端
子の高７ベル醒圧を抵抗器Ｒ４と抵抗器ル１により分圧
したｄ圧がｄ圧比較器の非反転入力端子に正帰還される
ため、同端子電圧を反転入力端子の基準ｄ圧よりポに高
レベルに保持できる効果がある。
が低レベルから高レベルに切換ったときに、その後電流
検出端子の誘起磁圧が最低レベルにＦ降しても、出力端
子の高７ベル醒圧を抵抗器Ｒ４と抵抗器ル１により分圧
したｄ圧がｄ圧比較器の非反転入力端子に正帰還される
ため、同端子電圧を反転入力端子の基準ｄ圧よりポに高
レベルに保持できる効果がある。
尚、本回路は負荷の高速遮断回路のだめ、ノイズ誤動１
乍対策として・必要にＬ己じてキャパノタ／ス浄を回路
に採用することは当然である。
乍対策として・必要にＬ己じてキャパノタ／ス浄を回路
に採用することは当然である。
本発明によれば、保持回路を用いずに電圧比較器に正帰
還回路を設けただけで瞬時過電流検出回路を構成できる
ため、部品数が削減されるばかりでなく、瞬時に発生す
る４４ポ信号に対し遅延することなく速く負荷を遮断で
きる効果がある。
還回路を設けただけで瞬時過電流検出回路を構成できる
ため、部品数が削減されるばかりでなく、瞬時に発生す
る４４ポ信号に対し遅延することなく速く負荷を遮断で
きる効果がある。
第１図は従来の瞬時過電流検出回路の回路図、第２図は
本発明の実施例を示す回路図、第６図は第２図の作動を
示すタイムチャートである。 ＯＡ・・・電圧比較器、ａｔ、Ｒｚ、ル５．ル４Ｊｓ、
凡６・・・抵抗器、Ｄ・・・ダイオード、Ｔ ｔ（・・
・トランジスタ。 代理人升埋士 旨 憫 明 天
本発明の実施例を示す回路図、第６図は第２図の作動を
示すタイムチャートである。 ＯＡ・・・電圧比較器、ａｔ、Ｒｚ、ル５．ル４Ｊｓ、
凡６・・・抵抗器、Ｄ・・・ダイオード、Ｔ ｔ（・・
・トランジスタ。 代理人升埋士 旨 憫 明 天
Claims (1)
- １、疏流検出端子Ｓに発生した電圧が抵抗Ｒ１を通して
印加される第１の入力端子Ｐと鑞源醒圧を抵抗ル２と抵
抗ル５により分圧して印加される第２の入力端子Ｎおよ
び出力端子○を有する電圧比較器ＵＡ、と入力端子Ｎを
ダイオードＤ全通して適宜社源醒圧に引きらむ制御端子
Ｃと、上記出力端子を抵抗比５全通して醒源区圧に接続
する回路と、上記出力端子より抵抗ル４全通して第１の
入力端子Ｐに正帰蝋する回路と、上記出力端子より抵抗
比６を通してトランジスタＴ ｔｔを駆動する回路に分
いて、上記ｄ流検出端子に誘起されたｄ圧により、上記
入力端子Ｐの電圧を上記入力端子Ｎより高レベルに保持
することを特徴とする瞬時過直流演出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18020283A JPS6074919A (ja) | 1983-09-30 | 1983-09-30 | 瞬時過電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18020283A JPS6074919A (ja) | 1983-09-30 | 1983-09-30 | 瞬時過電流検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6074919A true JPS6074919A (ja) | 1985-04-27 |
Family
ID=16079180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18020283A Pending JPS6074919A (ja) | 1983-09-30 | 1983-09-30 | 瞬時過電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074919A (ja) |
-
1983
- 1983-09-30 JP JP18020283A patent/JPS6074919A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62250827A (ja) | 過電流しや断回路 | |
| JPS6074919A (ja) | 瞬時過電流検出回路 | |
| JPH07248834A (ja) | 電源の電流制限回路 | |
| JP3227644B2 (ja) | スイッチング電源回路 | |
| JP2558621B2 (ja) | 電源回路 | |
| JPS5928936B2 (ja) | 光電スイッチ | |
| JPS6176027A (ja) | 突入電流防止回路 | |
| JPS6016129A (ja) | 電源リセツト回路 | |
| JPS5838406Y2 (ja) | 保護回路 | |
| JPS5925988U (ja) | 故障検出回路 | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JPH03101518A (ja) | 負荷駆動回路 | |
| KR900008956Y1 (ko) | 마이컴 리세트 안정화 회로 | |
| JPH0746038Y2 (ja) | 保護装置 | |
| JPS6326433B2 (ja) | ||
| JPS595746A (ja) | コイル駆動回路 | |
| JPS6338694Y2 (ja) | ||
| JPH07114351B2 (ja) | 過電流保護回路 | |
| JPH086674A (ja) | 電源検出回路 | |
| JPS5814705Y2 (ja) | スイツチング電源回路 | |
| JPS6066626A (ja) | 直流電圧電源の出力低下検知装置 | |
| JPH0214289Y2 (ja) | ||
| SU1410002A1 (ru) | Стабилизатор посто нного напр жени | |
| JPH0157807B2 (ja) | ||
| JPH04242032A (ja) | 電源断検出回路 |