JPS6073677A - ブライト・デイスプレイ装置 - Google Patents

ブライト・デイスプレイ装置

Info

Publication number
JPS6073677A
JPS6073677A JP58182279A JP18227983A JPS6073677A JP S6073677 A JPS6073677 A JP S6073677A JP 58182279 A JP58182279 A JP 58182279A JP 18227983 A JP18227983 A JP 18227983A JP S6073677 A JPS6073677 A JP S6073677A
Authority
JP
Japan
Prior art keywords
video
signal
video frame
frame memory
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58182279A
Other languages
English (en)
Inventor
大野 任美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Keiki Inc
Original Assignee
Tokyo Keiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Keiki Co Ltd filed Critical Tokyo Keiki Co Ltd
Priority to JP58182279A priority Critical patent/JPS6073677A/ja
Publication of JPS6073677A publication Critical patent/JPS6073677A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 a、産業上の利用分野 本発明はレーダなどからのビデオ信号をディジタル化し
、スキャンコンバータを利用して、高分解能、高輝度の
画像を得るブライト−ディスプレイ装置に関し、特にス
キャンコンバータにおけるフレームメモリ切換方式に関
するものである。
b、従来技術 最近、レーダ等の映像の高輝度表示と共に表示内容の多
様化と表示方法の高級化に伴って、その内容を容易に解
読判断できるようにカラー表示をするために第1図に示
す如く、ビデオ信号をディジタル処理して一一画面分の
フレームメモリに高速リアルタイム走査によって座標変
換しつ\録画し、これを繰返し読み出して、画像情報の
走査回数を増大すること、により表示画像を高輝度化じ
ている。図によって以下に説明する。
レーダなどのビデオ信号eは端子■を通って、ビデオ処
理部101に導かれ、 ビデオ処理タイミング発生器1
02からの標本化クロックbによってビデオ信号は量子
化されて映像フレームメモリ103に送られる。送信ト
リガaは端子■を通して、ビデオ処理タイミング発生器
102に加えられ、角度サンプル信号Cやビデオ処理信
号転送許可信号0を発生させる。これらはアドレス発生
制御器104に送られる。アドレス発生制御器104は
クロック発生器105と同期信号発生器106とのそれ
ぞれから出るクロック信号d及びブランキング信号fを
受けて、映像フレームメモリ103へ書き込み信号mを
、座標変換部107ヘアドレス算出用クロツクlを送る
座標変換部107は端子■を通して走査角度信号−を、
また原点座標(Xo 、Yo )を受けて書込みアドレ
ス(X% 、Y3)を切換スイッチS1を通して映像フ
レームメモリ103に送り量子化されたビデオ信号を書
き込み記憶する。切換スイッチS1はアンブランキング
時ζこは切換って読み出しアドレス発生器108からの
アドレスを映像フレームメモリ103に送り、相当する
番地の映像記録を読み出し、映倫信号nをカラーコード
変換器109に送り、その出力はRGBカラー表示器1
10に入って映像として表示される。同期信号発生器1
06は水平及び垂直同期信号8及びTをRGBカラー表
示器11(■こ送る。この場合表示器の水平掃引の帰線
時間に新しいビデオ信号を記録し次の掃引時には絖出し
と交互に繰返される。しかしながらこのgtには一画面
分の画像メモリしかないので以下に述べるような問題点
を有する。
読み出しと畜き込みは同時にできないので、水平走査期
間の読み出しの合い間すなわち帰線期間に新しいデータ
の書き込みを行っている。従って次のような問題点があ
った。
(1)高分解能画面とする暑こは画面の画素数を多くす
る。すなわちレーダの一掃引当りの画像メモリへの書き
込み点数が多くなり、データの書き込みが間に合わなく
なり、高分解能化は不可能となる。
(2) 高分解能、高輝度にするためには表示CRTの
掃引周波数を高めて、ラスタ一本数を増やさなければな
らないが帰線時間が短かくなり、1回では書き込み切れ
ず擾こ分割して書き込まなければならない。
(3) レーダの長距離範囲(ロングレンジ)やオフセ
ンタの場合には書き込みのデータ数が多い場合には、な
おさら書込みに要する時間を増加するので書き込みの分
割回数が多いと次のレーダー周期となって書き込み切れ
ない場合が起り得る。
(4) 読み出し、書き込みの切換タイミングが− 複
雑で使用するCRTモニターに応じてtX−ドウエアを
構成しなければならない。例えば上山述べたようにレー
ダ1周期分のデータをCRT掃引の2周期以上にわたっ
て書き込まなければならない場合には書き込みアドレス
発生を分割して行う必要があるが、CRTモニターの機
種により、帰線時間が異なるため、タイミング回路を構
成しなければならない。
C0発明の目的 本発明は、このような従来の問題点に鑑みてなされたも
ので、レーダなどの高分解能、高輝度のブライト・ディ
スプレイ装置において、より高分解能化を図り、回路を
簡単化しまたラスターの異なった表示CRTや繰返し周
波数の違うレーダその他の信号源に対する対応を容易に
することを目的とする。
d0発明の構成 この目的を達成するため本発明は、レーダなどにおける
映像信号を量子化するビデオ処理部と極座標をX、Y座
標に変換する座標変換部とを有し、高分解能、高輝度の
画像を得るブライト・ディスプレイ装置において、映映
像フレームメモリを映像信号の読み出し専用に、他方の
映像フレームメモリを新しい映像信号の書き込み専用と
し、次の画面切換え信号以降交互lこ映像フレームメモ
リを切換え作動させて映像を映し出すようにしたもので
ある。
80作用 以下ζここのような構成による本発明の詳細な説明する
。レーダなどの高分解能、高輝度の画像を得るブライト
・ディスプレイ装置において、画面切換え信号によって
、例えば一つのヘディングマーカー(船首尾線)発生信
号iこよって、次のヘディングマーカーまでの一画面分
の表示時間の間、一方の映像フレームメモリに記憶され
ている信号をラスタ走査速度に同期して映像信号位置に
対応して専ら読み出してカラー映像を得ると共に、他方
の映像フレームメモリには、極座標位置における映像信
号を、それぞれ対応する直交座標位置の映像信号に変換
しつ\、当該位置に専ら記憶する。次のヘディングマー
カーによって作動を反転し、次々と交互に作動を繰返す
ものである。
f、実施例 第2図は本発明の実施例を示したブロック図である。
まず構成を説明する。101はビデオ信号eと標本化ク
ロックbとを受けて量子化されたビデオ信号を発生する
ビデオ処理部、102は送信トリガーを受けて角度サン
プル信号Cと転送許可信号0と標本化クロックbとを発
生するビデオ処理タイミング発生器、103A及び10
 :3Bは量子化されたビデオ信号を記憶する2つの映
像フレームメモリ、104は角度サンプル信号Cと転送
許可信号Oとクロック信号d等を受けて書き込み信号m
とアドレス算出用クロックlとを発生するアドレス発生
制御器、105はクロック信号を発生す△ るクロック発生器、106はクロックを受けてカラーテ
レビ表示器の水平、垂直の同期信号SとT及びブランキ
ング信号を発生する同期信号発生器、107は走査角度
信号、原点座標及びアドレス算出用クロック■を受けて
X、Y座標の書き込みアドレスを発生する座標変換部、
108は同期信号発生器からの信号を受けて映像フレー
ムメモリの読み出しアドレスを指定する読み出しアドレ
ス発生器、109は映像フレームメモリから読み出され
た信号をRGBのカラーコードに変換するカラーコード
変換器、110はRGBカラー表示器、111はプリッ
プフロップ回路などから成り画面切換信号を受けてスイ
ッチS3ム。
SOB・・・83mを駆動し2つの映像フレームメモI
J 103 A及び103Bの入出力を切換える画面切
換回路、S3ムと8BBとは各々映像フレームメモリA
とBへの、読み出しまたは書き込みアドレスの切換えス
イッチ、S30は映像フレームメモリAまたはBへの書
き込み信号を切換えるスイッチ、SIDは映像フレーム
メモリAまたはBへの量子化されたビデオ信号を切換え
るスイッチ、83Mは映像フレームメモリA−7たはB
の選択をし映像記憶を読み出すためのスイッチである。
次に第2図の実施例の作動を説明する。
構成る時刻に画面切換信号によって画面切換回路が働き
スイッチS3A乃至83Nが各々第2図に示す状態にな
っているとする。クロック発生器105はクロック信号
を発生し、図で示す各回路に信号を送っており、同期信
号発生器106は水平及び垂直同期信号SとTを発生し
RGBカラー表示器110を駆動しテレビ画像を出す。
才た信号を読み出しアドレス発生器108に送る。この
読み出しアドレス発生器108から出る読み出しアドレ
スS3□を通って映像フレームメモ!JA 103Aは
送られ、指定したアドレスの記憶を読み出しその信号は
S3.を経てカラーコード変換器1094こ入りカラー
コードきなって表示器110に入りカラー映像として表
示される。
一方レーダなどからのビデオ信号eは端子1を通ってビ
デオ処理部101に入り、ビデオ処理タイミング発生器
102からの標本化クロック信号すによって量子化され
、スイッチS3Dヲ経て映像フレームメモリB1B10
3B 送うrt 7) Oレーダなどのトリガー信号a
は端子2を通ってビデオ処理タイミング発生器102に
入り、上記標本化クロック信号すのほか、角度サンプル
信号Cと転送許可信号0を発生し、後2者をアドレス発
生制御器1041こ送りアドレス算出用クロックlを発
生させ座標変換部107に送る。こ\では走査角度信号
を端子3から受け、また原点座標を入力することによっ
て書き込みアドレス信号を発生し、83Bを通って映像
フレームメモ1JB103Bに送る。こ\で前述したよ
うに量子化ビデオが指定アドレスに記憶される。映像フ
レームメモ1JB103Bにレーダなどの一画面分の映
像が記憶されると次の画面切換信号が入りS3ム乃至8
31!の各スイッチは切換えらnるので、次の一画面分
のレーダのビデオ信号は映像フレームメモリA 103
Aに記憶され、その間、映像フレームメモリB 103
Jこ記憶されている映像は読み出されてカラー表示器1
10に表示さnる。このようをこして画面切換信号毎に
交互に読み出しと書き込みが繰返されて常に新しいレー
ダの映像を映し出すことが出来る。
g、 発明の効果 上述の説明で明らかなようlこ、本発明によれば、読み
出しの回路と書き込みの回路とが完全に独立しているの
で、 (1) 従来のように読み出し後の帰線時間(ブランキ
ング時間)を利用して書き込むような複雑な回路は必要
でなく、また分割して書き込んだり、次のレーダ周期に
入って書き込めなくなるようなことはなくなり、高速の
CRTを使っても、書き込みは一画面終了するまで中断
されることなく、フレームメモ1月こ連続して十分に高
密度(画素数多く)に時間を掛けて完全に書き込めるの
で、高分解能の画面が実現できる。
(2) ラスターの異なったCRT表示器に対しても読
み出し側だけを変更すればよく、これは最近のLSI化
されたCut、Tコントローラやグラフィック・ディス
プレイ・コントローラーを使えばソフトウェアで簡単に
できる。
(3)対応するレーダやその他の繰返し周波数の異なっ
た信号源に対し、では書き込み側の標本化iこ関する回
路部分だけの変更で使用することが出来る。
【図面の簡単な説明】
第1図は従来例を示したブロック図、 第2図は本発明の一実施例を示したブロック図である。 101:ビデオ処理部 102:ビデオ処理タイミング発生器 103:映像フレームメモリ 103A:映像フレームメモリA 103B:映像フレームメモリB 104ニアドレス発生制御器 1o5:クロツタ発生器 10.6:同期信号発生器 107:座標変換部 108:読み出しアドレス発生器 1 (19:カラーコード変換器 110:RGBカラー表示器 111:画面切換回路

Claims (1)

  1. 【特許請求の範囲】 レーダなどにおける映像信号を量子化するビデオ処理部
    と極座標をX、Y座標に変換する座し 標変換部とを有吏会高分解能、高輝度の画像を得るブラ
    イト−ディスプレイ装置において、映像フレームメモリ
    を2個設け、画面切換え信号により始まる一画面分の表
    示時間の間、一方の映像フレームメモリを映像信号の読
    み出し専用に、他方の映像フレームメモリを新しい映像
    信号の書き込み専用とし、次の画面切換え信号以降交互
    ζこ映像フレームメモリを切換え作動させて映像を映し
    出すことを特徴とするブライト・ディスプレイ装置。
JP58182279A 1983-09-30 1983-09-30 ブライト・デイスプレイ装置 Pending JPS6073677A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58182279A JPS6073677A (ja) 1983-09-30 1983-09-30 ブライト・デイスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58182279A JPS6073677A (ja) 1983-09-30 1983-09-30 ブライト・デイスプレイ装置

Publications (1)

Publication Number Publication Date
JPS6073677A true JPS6073677A (ja) 1985-04-25

Family

ID=16115489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58182279A Pending JPS6073677A (ja) 1983-09-30 1983-09-30 ブライト・デイスプレイ装置

Country Status (1)

Country Link
JP (1) JPS6073677A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468788A (en) * 1987-09-09 1989-03-14 Asahi Shimbun Publishing Display image switching apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122623A (ja) * 1973-03-24 1974-11-22

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122623A (ja) * 1973-03-24 1974-11-22

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468788A (en) * 1987-09-09 1989-03-14 Asahi Shimbun Publishing Display image switching apparatus

Similar Documents

Publication Publication Date Title
US5543824A (en) Apparatus for selecting frame buffers for display in a double buffered display system
JPS6256533B2 (ja)
JPS6061796A (ja) 表示装置
US4754279A (en) Scan converter for radar
JPS6333711B2 (ja)
US20070030260A1 (en) Circuit for controlling display of modulated image in an image display device, and image display method and device
JPS6073677A (ja) ブライト・デイスプレイ装置
JPH05292476A (ja) 汎用走査周期変換装置
JPS61208578A (ja) 画像作成装置
JPH02312380A (ja) 表示装置
JPS62239672A (ja) 表示方法
JP3221676B2 (ja) 超音波診断装置
JPS6345098Y2 (ja)
JPH0368886A (ja) レーダ走査変換装置
JP3252359B2 (ja) 画像処理装置
JPS6362750B2 (ja)
JPH0125071B2 (ja)
JPH0370288A (ja) スキャンコンバータ
SU1462405A1 (ru) Устройство дл отображени информации
SU1564660A1 (ru) Устройство дл селекции элементов изображений объектов
JPH0654428B2 (ja) ビツトマツプデイスプレイ装置におけるメモリアドレス発生方式
JPS6240021B2 (ja)
SU1647628A1 (ru) Устройство дл отображени информации на экране телевизионного индикатора
JPS6327234Y2 (ja)
JPS62192794A (ja) 画像合成表示装置