JPS607294B2 - マイクロプログラムロード方式 - Google Patents
マイクロプログラムロード方式Info
- Publication number
- JPS607294B2 JPS607294B2 JP51015204A JP1520476A JPS607294B2 JP S607294 B2 JPS607294 B2 JP S607294B2 JP 51015204 A JP51015204 A JP 51015204A JP 1520476 A JP1520476 A JP 1520476A JP S607294 B2 JPS607294 B2 JP S607294B2
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- option
- byte
- signal
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は、電子計算機におけるマイクロプログラムのロ
ード方式に関するものである。
ード方式に関するものである。
最近、電子計算機はマイクロプログラムで制御すること
が一般的になりつつある。
が一般的になりつつある。
例えば小型機から中型機においては低速入出力機器の制
御装置への内蔵が行なわれることが多いが、この場合、
処理装置のマイクロプログラムを使って制御するという
方式をとることがある。しかし、この方式をとると、一
般に入出力機器はシステムによりその構成が異なるので
、当然、マイクロプログラムもシステムにより変つてく
る。このような場合のため、予めマイクロプログラムの
最大構成分を全てのシステムに入れておくのは、原価上
、著しく不利なので実際的でない。そこで、対策として
マイクロプログラムを記憶している媒体の中身はシステ
ムごとに、それに合ったマイクロプログラムにしておく
ことがまず考えられるが、これは管理上非常に煩雑であ
るという欠点がある。本発明は叙上の点に鑑み開発され
たもので、記憶媒体の中のマイクロプログラムは最大構
成にしておき、それをロードする際に、そのシステムに
あったマイク。
御装置への内蔵が行なわれることが多いが、この場合、
処理装置のマイクロプログラムを使って制御するという
方式をとることがある。しかし、この方式をとると、一
般に入出力機器はシステムによりその構成が異なるので
、当然、マイクロプログラムもシステムにより変つてく
る。このような場合のため、予めマイクロプログラムの
最大構成分を全てのシステムに入れておくのは、原価上
、著しく不利なので実際的でない。そこで、対策として
マイクロプログラムを記憶している媒体の中身はシステ
ムごとに、それに合ったマイクロプログラムにしておく
ことがまず考えられるが、これは管理上非常に煩雑であ
るという欠点がある。本発明は叙上の点に鑑み開発され
たもので、記憶媒体の中のマイクロプログラムは最大構
成にしておき、それをロードする際に、そのシステムに
あったマイク。
プログラムのみをロードするようにした方式を提供する
ものである。以下、図面により本発明の内容を詳述する
ことにする。図は本発明の一実施例のブロック図である
。
ものである。以下、図面により本発明の内容を詳述する
ことにする。図は本発明の一実施例のブロック図である
。
図示しない磁気ディスク、その他の適当な外部記憶装置
には最大構成のマイクロプログラムが格納されているも
のとする。又、それら各々のマイクロプログラムの先頭
（１バイト目）には、そのマイクロプログラムが制御す
るオプションを指定するコードが入っているものとする
。ロードのため外部記憶装置から次々に読み出されたマ
イクロプログラムは入力データ線２に現われる。１は予
めコンソールキー等により与えられる入出力機器等のオ
プション有無を示す信号であり、このオプション有無信
号１と上記データ線２に現われた任意マイクロプ。
には最大構成のマイクロプログラムが格納されているも
のとする。又、それら各々のマイクロプログラムの先頭
（１バイト目）には、そのマイクロプログラムが制御す
るオプションを指定するコードが入っているものとする
。ロードのため外部記憶装置から次々に読み出されたマ
イクロプログラムは入力データ線２に現われる。１は予
めコンソールキー等により与えられる入出力機器等のオ
プション有無を示す信号であり、このオプション有無信
号１と上記データ線２に現われた任意マイクロプ。
グラムの１バイト目データとが比較回路３で比較され、
両者が一致すると、比較回路３の出力は“１”となる。
同時に、入力データ線２に任意マイクロプログラムの１
バイト目データが現われると、１バイト目表示フリップ
フロツプ４はセットされ、そのセット出力が“１”にな
るようになっている。従って、比較回路３の出力が“１
”になるとアンド回路６が開いてオプション表示フリッ
プフロップ７がセットされる。容易に理解されるように
、オプション表示フリップフロップ７がセットされたと
いうことは、データ線２に現われるマイクロプログラム
に対応するオプションが装置に用意されていることを意
味する。上記オプション表示フリップフロップがセット
されると、入力データ線２に現われる２バイト目以降の
データつまりマイクロ命令群は次のようにして取り込ま
れる。即ち、フリツプフロツプ７がセットされていると
きに、マイクロ命令の演算部に対応するデ−夕が来たと
いう信号１５が“１”になると、アンド回路１０が開き
、入力データ線２上のデータはそのままレジスタ１１に
セットされる。又、マイクロ命令の分岐部に対応するデ
ー夕が釆たという信号１４が“１”になると、アンド回
路１３が開き、入力データ線２のデータとべ‐スレジス
タ８の内容とを加算回路９で加算した結果がレジスター
２にセットされる。ここで、レジスタ１１はマイクロ命
令の演算部を指定するものであり、レジスター２はマイ
クロ命令の分岐部を指定するものである。信号１４，１
５の発生タイミングは、一つのマイクロ命令で演算部と
分岐部のバイト数が固定であるので、例えばデータ線２
に現われるデータ・バイトを１マイクロ命令分ごとにカ
ウントすることにより容易に指定可能である。このよう
にして、一つのマイクロ命令がレジスタ１１，１２にセ
ットされ、同時に、アンド回路１６が開いてロード信号
が送出されると、レジスター１，１２の内容はコントロ
ール・ストレッジに書き込まれる。以下、同様にして順
次マイクロ命令がコントロール・ストレッジに書き込ま
れ、当該マイクロプログラムの最後のバイトまで進むと
、最後バイト終了表示信号５が発せられる。この信号５
によりオプション表示フリップフロツプ７がリセツトさ
れ、一つのマイクロプログラムのロ−ドが終了する。な
お、１バイト目表示フリップフロツプ４は２バイト目の
データが到来したらりセットされるようになっている。
一方、オプション有無信号１と入力データ線２に現われ
る任意マイクロプログラムの１バイト目データとを比較
回路３で比較し、両者が一致しなければ、オプション表
示フリツプフロツプ７はリセットされたままである。
両者が一致すると、比較回路３の出力は“１”となる。
同時に、入力データ線２に任意マイクロプログラムの１
バイト目データが現われると、１バイト目表示フリップ
フロツプ４はセットされ、そのセット出力が“１”にな
るようになっている。従って、比較回路３の出力が“１
”になるとアンド回路６が開いてオプション表示フリッ
プフロップ７がセットされる。容易に理解されるように
、オプション表示フリップフロップ７がセットされたと
いうことは、データ線２に現われるマイクロプログラム
に対応するオプションが装置に用意されていることを意
味する。上記オプション表示フリップフロップがセット
されると、入力データ線２に現われる２バイト目以降の
データつまりマイクロ命令群は次のようにして取り込ま
れる。即ち、フリツプフロツプ７がセットされていると
きに、マイクロ命令の演算部に対応するデ−夕が来たと
いう信号１５が“１”になると、アンド回路１０が開き
、入力データ線２上のデータはそのままレジスタ１１に
セットされる。又、マイクロ命令の分岐部に対応するデ
ー夕が釆たという信号１４が“１”になると、アンド回
路１３が開き、入力データ線２のデータとべ‐スレジス
タ８の内容とを加算回路９で加算した結果がレジスター
２にセットされる。ここで、レジスタ１１はマイクロ命
令の演算部を指定するものであり、レジスター２はマイ
クロ命令の分岐部を指定するものである。信号１４，１
５の発生タイミングは、一つのマイクロ命令で演算部と
分岐部のバイト数が固定であるので、例えばデータ線２
に現われるデータ・バイトを１マイクロ命令分ごとにカ
ウントすることにより容易に指定可能である。このよう
にして、一つのマイクロ命令がレジスタ１１，１２にセ
ットされ、同時に、アンド回路１６が開いてロード信号
が送出されると、レジスター１，１２の内容はコントロ
ール・ストレッジに書き込まれる。以下、同様にして順
次マイクロ命令がコントロール・ストレッジに書き込ま
れ、当該マイクロプログラムの最後のバイトまで進むと
、最後バイト終了表示信号５が発せられる。この信号５
によりオプション表示フリップフロツプ７がリセツトさ
れ、一つのマイクロプログラムのロ−ドが終了する。な
お、１バイト目表示フリップフロツプ４は２バイト目の
データが到来したらりセットされるようになっている。
一方、オプション有無信号１と入力データ線２に現われ
る任意マイクロプログラムの１バイト目データとを比較
回路３で比較し、両者が一致しなければ、オプション表
示フリツプフロツプ７はリセットされたままである。
従って、この場合はアンド回路１６が開かないためロー
ド信号は発せられず、先頭の１バイトに制御されるデー
タは全て読みとばされることになる。なお、マイクロプ
ログラムの基本部は最初にでてくるものと仮定すれば、
ベースレジスタ８を初め零にしておき、オプション有無
信号１を“１”にしておけば、マイクロ命令の分岐部は
変化をうけずにレジスター２に入ることになる。
ド信号は発せられず、先頭の１バイトに制御されるデー
タは全て読みとばされることになる。なお、マイクロプ
ログラムの基本部は最初にでてくるものと仮定すれば、
ベースレジスタ８を初め零にしておき、オプション有無
信号１を“１”にしておけば、マイクロ命令の分岐部は
変化をうけずにレジスター２に入ることになる。
又、べ−スレジスタ８のセットの仕方は、最初零にして
おき、１つのオプションに対応するマイクロプログラム
を読み終えたとき、その長さをセットしてやり、あとは
次々に、あるオプションに対応するマイクロプログラム
を読み終えたときに、そのマイクロプログラムの長さと
、そのときのベースレジスタ８の内容を新しいベースレ
ジスタの内容とすればよい。以上の説明から明らかな如
く、本発明によれば、マイクロプログラムの入った媒体
はシステムがかわっても同じもこしておいてよいので管
理上きわめて楽である。
おき、１つのオプションに対応するマイクロプログラム
を読み終えたとき、その長さをセットしてやり、あとは
次々に、あるオプションに対応するマイクロプログラム
を読み終えたときに、そのマイクロプログラムの長さと
、そのときのベースレジスタ８の内容を新しいベースレ
ジスタの内容とすればよい。以上の説明から明らかな如
く、本発明によれば、マイクロプログラムの入った媒体
はシステムがかわっても同じもこしておいてよいので管
理上きわめて楽である。
又、本発明によれば、多数のオプションがあった場合で
も、コントロールストレツジは空番地がなく、詰めた形
で効率的にマイクロプログラムを格納することができ、
原価上きわめて有利である。
も、コントロールストレツジは空番地がなく、詰めた形
で効率的にマイクロプログラムを格納することができ、
原価上きわめて有利である。
図は本発明によるマイクロプログラムロード方式の一実
施例のブロック図である。 １・…・・オプション有無信号、２・・・・・・入力デ
ータ線、３・・・・・・比較回路、４・・・・・・１バ
イト目表示フリップフロツプ、５・・・・・・最終バイ
ト終了表示信号、６，１０，１３，１６…・・・アンド
回路、７……オプション表示フリップフロップ、８・・
・・・・ベースレジスタ、９・・・・・・加算回路、１
１，１２…・・・ロード用レジスタ、１４・・・・・・
分岐部指示信号、１５・・・・・・演算部指示信号。
施例のブロック図である。 １・…・・オプション有無信号、２・・・・・・入力デ
ータ線、３・・・・・・比較回路、４・・・・・・１バ
イト目表示フリップフロツプ、５・・・・・・最終バイ
ト終了表示信号、６，１０，１３，１６…・・・アンド
回路、７……オプション表示フリップフロップ、８・・
・・・・ベースレジスタ、９・・・・・・加算回路、１
１，１２…・・・ロード用レジスタ、１４・・・・・・
分岐部指示信号、１５・・・・・・演算部指示信号。
Claims (1)
- １ マイクロプログラムの先頭に当該マイクロプログラ
ムが制御するオプシヨンを指定するコードを挿入し、マ
イクロプログラムのロードに際し、前記コードで指定さ
れたオプシヨンが装置に用意されているか否かをチエツ
クし、用意されていれば、そのマイクロプログラムを各
マイクロ命令の演算部はそのまま、分岐部は所定の値を
加算又は減算して読み込み、用意されていなければ読み
とばすことを特徴とするマイクロプログラムロード方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51015204A JPS607294B2 (ja) | 1976-02-14 | 1976-02-14 | マイクロプログラムロード方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51015204A JPS607294B2 (ja) | 1976-02-14 | 1976-02-14 | マイクロプログラムロード方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5298438A JPS5298438A (en) | 1977-08-18 |
| JPS607294B2 true JPS607294B2 (ja) | 1985-02-23 |
Family
ID=11882327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51015204A Expired JPS607294B2 (ja) | 1976-02-14 | 1976-02-14 | マイクロプログラムロード方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607294B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59114637A (ja) * | 1982-12-22 | 1984-07-02 | Hitachi Ltd | デ−タ処理装置 |
| JP2778594B2 (ja) * | 1996-12-24 | 1998-07-23 | ヤマハ株式会社 | 電子楽器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5187931A (ja) * | 1975-01-31 | 1976-07-31 | Hitachi Ltd |
-
1976
- 1976-02-14 JP JP51015204A patent/JPS607294B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5187931A (ja) * | 1975-01-31 | 1976-07-31 | Hitachi Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5298438A (en) | 1977-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4130867A (en) | Database instruction apparatus for determining a database record type | |
| US4025901A (en) | Database instruction find owner | |
| US4395757A (en) | Process synchronization utilizing semaphores | |
| US3725868A (en) | Small reconfigurable processor for a variety of data processing applications | |
| US4024508A (en) | Database instruction find serial | |
| EP0213842A2 (en) | Mechanism for performing data references to storage in parallel with instruction execution on a reduced instruction-set processor | |
| US4042912A (en) | Database set condition test instruction | |
| US4394729A (en) | Jump return stack | |
| US4351024A (en) | Switch system base mechanism | |
| US5019969A (en) | Computer system for directly transferring vactor elements from register to register using a single instruction | |
| JPS623461B2 (ja) | ||
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS607294B2 (ja) | マイクロプログラムロード方式 | |
| US4562534A (en) | Data processing system having a control device for controlling an intermediate memory during a bulk data transport between a source device and a destination device | |
| JPS6211736B2 (ja) | ||
| US5819081A (en) | Method of executing a branch instruction of jumping to a subroutine in a pipeline control system | |
| JPH0222413B2 (ja) | ||
| JPS6212531B2 (ja) | ||
| AU540728B2 (en) | Stack for a data processor | |
| JP2764947B2 (ja) | 命令制御方式 | |
| JP2883488B2 (ja) | 命令処理装置 | |
| KR0164150B1 (ko) | 씨이크형 마이크로프로세서를 위한 예외 처리 루틴 결정 방법 | |
| US5345568A (en) | Instruction fetch circuit which allows for independent decoding and execution of instructions | |
| JPS63163634A (ja) | 命令フエツチ方式 | |
| JPS61199126A (ja) | マイクロプログラムチエツク方式 |