JPS6072455A - 同期再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、たとえば２ｎ相−ＰＳＫ　（Ｐｈａｓｅ　Ｓ
ｈｉｆｔＫｅｉｎｇ　）　（ｎ　＝＝　１　、２．−　
、）　ＰＣＭ通信システムの受信機で、信号復調に用い
る同期副搬送波発生のための同期再生回路に関する・ 〔発明の技術的背ととその問題点〕 ＰＳＫ　−ＰｐＭ通信７２　ｆ　ｂ　Ｋ　＞　ｕ　′Ｃ
１ｄ　Ｎ信３１信号搬送ｔＷ’、（Ｄ　Ｑ相成分１あら
れｔ″″″−“６０７・信号復調ＩＨｋｋｂ）に罎位相
検波器ゝ１び信号搬送波と同ｉ周波数でかつ特定の位相
差を有する１３″″ｖｑ　Ｍａｌ“ｊ・！■”″′ゝ１
６・３０副畦波発住によ：：る。イ６．号複調を１こな
う′”としては、概傘１的に第１図に示すものがある。

第１図において、ＰＳＫ　−ＰＣＭ入力信号は、入力端
子１１に導かれ、この入力信号は位相検波器１２におい
て、副搬送波との位相差に比例した符号出力となって復
調される。符号出力はミ出力端子１３に導かれるととも
に、切換回路１４にも入力される。切換回路１４におい
ては、符号出力の情報成分は除去され、信号搬送波と信
号復調用副搬送波との位相差に対応した出力が発生され
る。この出力は、フィルタ１５を介して雑音成分が除去
され、制御信号として電圧制御発振器１６の制御端子に
加えられる。これによって電圧制御発振器１６は安定し
た副搬送波を発生する。

上記のシステムで必要な切換回路１４を更にその周辺も
含めて説明する。説明を簡単にするために、４相−’Ｐ
ＳＫ　−ＰＣＭ信号の復調を例として説明する。そして
、４相−ＰＳＫ−ＰＣＭ信号復調システムの一部修正に
よシ、２相−ＰＳＫ　−ＰＣＭ信号復調システムが得ら
れることも説明する。

第２図は、第１図のシステムを利用した４相−ＰＳＫ　
−ＰＣＭ　（、ｆ号復調回路ケ示すブロック図である。

２０は４相−ＰＳＫ　−ＰＣＭ信号の入力端子、２１．
２２は第１．第２の位相波器、２３は切換回路、２４は
フィルタ、２５は電圧制御発振器、２６は移相器である
。

電圧制御発振器２５の発振出力、つまシ副搬送波は、４
相−ＰＳＫ　−ＰＣＭ　（＠号の搬送波とほぼ同じ周波
数であシ、かつその発振位相は、フィルタ１４の出力に
よって制御される。

第１の位相検波器２〕においては、電圧制御発振器２５
からの副ｊ般送波Ｃｗノと人力信号との位相差が検出さ
れ、その位相検波出力が符号信号として出力端子２７に
導かれる。

また、第２の位イ１−１検波器２２においては、前記剛
結送波ＣＷ１を移相器２６でπ々ラジアン移相させた副
搬送波ＣＷ２と、入力信号との位相差が検出され、その
位相検波出方が符号信号として出力端子２８に碑かれる
。

さらに、Ｄ！１記第１．第２の位相検波器２ノ。

２２の出力は、切換回路２３の第１．第２入力端子２３
Ａ、２３Ｂ（第３図参照）にも入力される。

切換回路２３においては、・第１及び第２の位相検波器
２１．２２の出力に基づいてＶ２ラジアンの周期をもつ
位相誤差信号が形成される。

（第４図において更に説明する）さらにこの位相誤差信
号は、雑音を除去するためのフィルタ２４を介して電圧
制御発振器２５のｍ！Ｉ御端子端子えられ副搬送波の位
相を制御ｊすることができる。前記第１．第２の位相検
波器２１．２２はそれぞれ２入力化号の位相差θの余弦
（２）θに比例した出力を得ることができる。

次に、切換回路２３の具体例を第３図に示して説明する
。切換回路２３は、第３図に示すように、ｒ−ト回路３
１，３２，３３，３４、インバータ３６，３７、オア回
ｌｌ！ｌ１ｌｔ３５により４１４成される。第１の位相
検波器２１の出力は、入力端子２３Ａを介してそのまま
ダート回路３１に入力するとともに、ｒ−ト回路３４０
制御信号として用いられ、また、インバータ３６を介し
′たのちゲート回路３２に入力τるとともに、ダ　・−
ト回路３３の制御信号として用いられる。

第２の位相検波器２２の出力は、入力端子２３Ｂを介し
でそのままダート回路３３に入力もれるとともに、ｒ−
ト回路３２の制御信号として用いられ、また、インバー
タ３７を介したのぢケ°−ト回路３４に入力するととも
にゲート回路３２０制側１端子に加えられる。ダート回
路３１〜３４は制御信号が正の期間のみ導通する。

そして各ダート回路３１〜３４の出力はオア回路３５で
合成されたのち、フィルタ２４に入力される。

次に、第２図、第３図に示した後調回路の動作を第４図
を参１ｔｌ　して説す」する。第４図はＸ軸（横軸）に
位相晃０、’ｙ軸（縦軸）に振幅■をとって、各部の信
号波形を示している。

デジタルコードに基づいて位相変ＦＪ’４された入力化
″！＋は、第１の位相横波器２１で電圧制御発振器２５
の出力と位相比較され、それらの位相差θの余弦（９）
θに比例した信号ａ１が検出されする。また、第２の位
相検波器２２では、移相器２６でπ／２ラジアン移相を
れた信号と人力信号が比較されるので、位相差θの正弦
−顕θに比例した信号ａ２が検出される。

前述したように、切換回路２３におけるｒ　−ト動作は
、制御信号が正の期間のみ導通ずるように行なわれるの
で、その期間を仮に斜線で表示すると、入力信号と制御
信号に基づ＜ｙ−トの動作との関係は、第４図（ｂ〕に
示すようになる。

すなわち、例えばダート回路３１は、（ｉ号ａ２の制御
信号によシθ＝−−〜０．θ二π〜丁の期間だけ導通し
、出力信号Ｃ１を形成する。

またダート回路３２は、信号ａ１がイン・々−タ３６で
反転された信号を入力信号とし、しかも信号ａ２がイン
バータ３７で反転された信号を制御信号としている。従
って、ダート回路３２は、θ＝Ｏ〜３π／４°の期間だ
け導通し出力信号Ｃ２を形成する。同様にして、ダート
回路３３．３４は、それぞれ出力信号ｃ３．ｃ４　を形
成し、とれらの信号は、オア回路３５で合成はれて、出
力信号ｃ５、つまり位相誤差信号ｃ５を形成する。

この位相誤差信号ｃ５を数式で示すと、ｃ５＝ｓｉｇｎ
（ａ２）・ａ１＋ｓｉｇｎ（−ａ１）・ａ２∝ｓｉｇｎ
（ｃｏｓθ）ｓｉｎ〔θ−π／４ｓｉｇｎ（ｓｉｎ２θ
）〕ただし、ｓｉｇｎ（Ｘ）＝＋１（Ｘ＞０）となり、
π／２ラジアンの周期国数であることがわかる。従って
、入力信号が４相のうちいずれの位相であっても、位相
誤差信号ｃ５は同じレベルであり、例えば、位相差θが Δθ（−π／２（θ＜π／２）だけずれたとすれば、と
のレベルは、ｓｉｎΔθに比例した信号となる。

前記位相誤差信号ｃ５は、フィルタ１８を介して雑音成
分が除去されたのち、電圧制御発振器２４に供給される
。そして発振器２４では、位相誤差信号ｃ５が矢印の制
御方向で零レベルになるようにその発振位相が制御され
るので、のいずれかに、初期条件によって安定する。こ
のようにして、４相−ＰＳＫ−ＰＣＭ信号復調月品搬送
波を正確に発生させることができる。

ととろで、信号ｃ１、ｃ２を形成しないようにする、即
ちゲート回路３１．３２ｆ除去ないしはオア回路３５へ
の接続を切断すると、オア回路３５からは信号ｃ３．ｃ
４のみが合成され、位相誤差信号ｃ５は、 ｅ５＝ｓｉｇｎ（−ａ１）ａ２∝ｓｉｇｎ（ｃｘｓθ）
ｓｉｎθただし、ｓｉｇｎ（Ｘ）＝＋１（Ｘ＞０）　＝
−１（Ｘ＜０） となる。このように、位相誤差信号は、周期πラジアン
となり、発振器２５は θ＝ｉπ、ｔ＝０、±１．±２．・・・で安定し、２相
復調用副搬送波となる。また、２相復調出力は、出力端
子２８で得られる。

以上のように、４相、２相−ＰＳＫ−ＰＣＭ信号復調で
切換回路がどのように構成され動作するかを示した。こ
れを、２ｎ相、４ｎ相に拡張するには、特公昭５３−４
７８９号公報、特開昭４８−８４５３号公報に示される
方式が利用される。

第３図に示される切換回路２３を第５図に一部修正して
示す。さらに、第５図の切換回路４０を利用した４ｎ相
復調回路を第６図、２ｎ相復調回路を第７図に示す。

第５図の切換回路４０は、ダート回路３１、３２の出力
端を共通にし、またデート回路３３、３４の出力端を共
通にし、出力端子２３Ｃ、２３Ｄを設けたものである。

そして、第６図、第７図の回路は、電圧制御発振器２５
と、フイルメ２４を共通の加速ルーツにおき、位相検波
器と、切換回路を多段並設している。

第６図、第７図において４１ａ〜４１ｈは位相検波器、
４０ａ〜４０ｄは第５図で示したような袈換回路、４２
は合成回路、４３ａ〜４３ｇは移箱器である。第６図の
場合は、切換回路４０ａ〜４０ｄの各２つの出力端子が
合成回路１２に接続されるが、第７図の場合は各片方の
出力端子のみが合成回路４２に接続される。

次に、第５図に示した切換回路４０が４相ＰＳＫ−ＰＣ
Ｍ信号を入力とした場合、従来どのような形で回路実現
されていたか、その問題点とともに説明する。

従来第５図に示すような切換回路４０を実現するには、
ディスクリート素子を組合せるか、又は第８図に示すよ
うに、演算増幅器４５．４６、インバータ４７．４８、
アンド回路４９，５０、５１、５２、オア子回路５３、
５４を組合せて回路構成を行っている。

しかしながらこのような構成であると、次のような問題
がある。

（ａ）個々の論理回路及び素子において直流オフセット
が生じ、出力のレベルがずれて電圧制御発振器２５の発
振轡波数に誤着が生じ信号復調誤いが発生する。

（ｂ）部品点数の増加により製造費用が増大し、また消
費電力も大きく信頼性も乏しい。

（ｃ）個々の論理回路及び素子がそれぞれ異なる温度係
数を有するので、温度によっては、直流オフセットを生
じ復調の誤シを生じる。

（ｄ）２つの演算増幅器の利得差によって、出力偏差が
発生し、出力のレベルがずれて信号口調が狂うことがあ
る。

（、）　第８図に示したようなデジタル素子を使用する
と、位相誤差に線形に比例した位相誤差出力は得られず
電圧制御発振器の制御精度が低下する。

（ｆ）　デジタル素子をそのまま使用すると、演算増幅
器４５．４６、位相検波器４１８〜４１ｈ１発振器２５
等のアナログ素子との瞥合がとれず、ワンチップで巣稙
ＩＣ化が困難である。

（ｇ）　演算増幅器の周波数特性上の限界によるアンプ
入出方間位相移動によシ、発振器制御端に遅れが生じる
。

（ｈ）　ダート制御信号は、インバータを通過した反転
信号であり、ダート制御タイミングのずれによる瞬時パ
ルス（ひげ状）が発生し、誤動作する可能性がある。

、上述したように、従来の切換回路には各種の問題があ
シ、高周波２ｎ相−ＰＳＫ　−ＰＣＭ信号信号口調回路
換回路２３．４０を使用するには実用上困難性があった
。

〔発明の目的〕

この発明は上記従来の欠点を除去すべくなされたもので
、ＩＣ化に適し、ＰＳＫ　−ＰＣＭ　（ｉ；ｉ号復調に
適し、正確な位相差出力を得ることのできる同期再生回
路を提供することを目的とする。

〔発明の概念〕

この発明は、第１１図（ａ）、第９図に示すように、２
重平衡形の差動増幅器を位相誤差検出用の切換回路とし
て用いることによって、検出精度を向上し、電圧制御発
振器のコントロールが正確となるようにしたものである
。

〔発明の実施例〕

以下この発明の実施例全図面を参照して説明する。

第９図は一災施例を示すもので、４相−ＰＳＫ−ＰＣＭ
（ｉ号復調回路の切換回路を示している。

第９図において、６５．６６は位相検波出力の入力端子
である。次に６７．６８，６９，７０゜７１は、第１乃
至第５のバイアス電源入力端子である。更に７２は、フ
ィルタを介して電圧制御発振器の制御端子に与える制御
電圧を得るための出力端子である。

第２図で示したような第１の位相検波器からの入力信号
は、入力端子６５を介して、トランジスタＱｌ　、Ｑ２
のベースに供給される。トランジスタＱｌ、、Ｑ２は、
トランジスタＱ３．Ｑ４と対になシ差動増幅器を構成し
、トランジスタＱ３．Ｑ４のベースには、第１のバイア
ス電源入力端子６７が執続されている。トランジスタＱ
ｌ、Ｑ４のエミッタは、第１の定電流源６１に接続され
、またトランジスタＱ２．Ｑ３のエミッタはそれぞれ抵
抗Ｒ１，Ｒ２を介したのち共通に接続され第２の定電流
源６２に接続されている。トランジスタＱ２のコレクタ
は、差動増幅器構造のトランジスタＱ９．ＱＩＯの共通
゛エミッタに接続され、トランジスタＱ３のコレクタも
、差動増幅器構造のトランジスタＱ１１゜Ｑ１２の共通
エミ・ツタに接続される。そして、トランジスタＱＩＯ
，Ｑｌｌの共通ベースには、前記第２のバイアス電源入
力端子６８が接続される。

次に、トランジスタＱ９．Ｑ１２のコレクタは、第４の
バイアス電源入力端子７０に接続され、またトランジス
タＱＩＯ，Ｑｌｌのコレクタは、抵抗Ｒ９を介して第５
のバイアス電源入力端子７１に接続されるとともに出力
端子７−２に接続される。

トランジスタＱ９のベースには、抵抗Ｒ５を介して、第
３のバイアス電源入力端子６９が接続されるとともに、
トランジスタＱ８のコレクタが接続され、トランジスタ
Ｑ１２のベースには、・抵抗Ｒ６を介して、第３のバイ
アス電源入力端子６９が接続されるとともに、トランジ
スタＱ５のコレクタが接続される。

上記したトランジスタＱ１〜Ｑ　４　、　Ｑ９〜Ｑ１２
及び抵抗”ＲＪ、Ｒ，？、Ｒ５，Ｒ６、定電流源６１．
６ｊｐによる構成に対して、対称となる回路が１　トラ
ンジスタＱ５〜ＱＢ　、Ｑｌ　３〜Ｑ１６及び抵抗Ｒ３
，Ｒ４，Ｒ７，Ｒｌｊ、定電流源６３．５４によって構
成されている。そして、−トランジスタ。５．Ｒ６の共
通ペースには、第とこて、第１のバイアス電源入力端子
６７のランジスタＱ　９　、　Ｑ　、１２　、　Ｑ、　
Ｊ　３　、　Ｑ　Ｊ　６のぺＱｌ３．Ｑｌ６のペースの
とる２つの電位ノ中心電位に等しい電圧ｖ２　（第２の
バイアス電源入力端子）に設定される。電圧■３は、上
記のような条件を設定できるように選定される。また、
第４のバイアス電源入力端子７０の電圧■４は回路全体
の電流供給電源であり、第５のバイアス電源入力端子７
１の電圧ｖ５は回路の出力設定電源、抵抗Ｒ９は、出力
設定抵抗である。

電圧ｖＪ　ａ　ＶＢは、共通にしても良く、また抵抗Ｒ
９は分割して対称な回路部分に分割して設けても良い。

さらに電圧ｖ１〜ｖ５は、回路のトランジスタを飽和、
カットオフの領域で動作さ阿ないように電位設定される
。

次に抵抗Ｒ１〜Ｒ４は、トランジスタＱ２゜Ｒ３及びＲ
６，Ｒ７の差動増幅器の出力直線性を保証するためのも
のである。入力振幅によっては、抵抗Ｒ１〜Ｒ４がなく
ても出力直線性が保たれるが、この場合は抵抗Ｒ１〜Ｒ
４は削除しても良い。

上記した回路の各部動作をさらに説明する。

トランジスタＱ２．Ｑ３、抵抗Ｒ１，Ｒ２定電流源６２
によ勺栴成される差動増幅回路は、第１の位相検波器か
らの出方ｍｌを入力とじ、トランジスタＱ２のコレクタ
に反転増幅出力−ＫａＺ、）ランジスタＱ３のコレクタ
に増幅出方ＫａＪを発生し、それぞれをトランジスタ。

Ｊ　Ｏ。

Ｑｌｌのエミッタに伝達する。ここでＫは、この増幅器
の増幅係数である。同様に、トランジスタＱ６．Ｑ７、
抵抗Ｒ３，１１４、定電流源６４ｔｅよ多構成される差
動増幅回路は、第２の位相検波器からの出方ａ２を人力
とじ、トランジス）ｌＱ１４のエミ、りに反転増幅用カ
ーＫａ２トランジスタＱＪ５のエミッタに増幅出力Ｋａ
２を伝達する。

）　ラ：ｙシスＪＱ、、、１　；　Ｑ　４、定電流源６
１で構成される差動増幅回路は、第１の位相検波器の出
力ｓ１．１がａＪ）Ｖｌ　ならば、トランジスタ。１が
導通、トランジスタＱ４が非導通となシ、Ｒ７（ＶＢ　
ならば、トランジスタ。４が導通、トランジスタＱｌが
非導通となる。トランジスタ　。

Ｑｌの：、コレクタは、トランジスタ。１３のペース及
び抵抗Ｒ７に接続されておシ、トランジスタＱ４のコレ
クタは、トランジスタＱ１６のペース及び抵抗Ｒ８に接
続されている。□従って、トランジスタＱ１が導通状態
のときのみ、電源電圧ｖ３側から抵抗Ｒ７を介して定電
流源６）への導通路が形成され、抵抗Ｒ２での電位降下
が生じ、トランジスタＱ１３のペース電位”１３１１が
ＶｓｓＢ＜Ｖ、となる。トランジスタＱ１が導通状態力
らば、トランジスタＱ４は非導通状態であシ、電源電圧
Ｖｓ側から抵抗Ｒ８での電位降下は生ぜずトランジスタ
Ｑ１６のペース電位Ｖｌ’６Ｂは、’１１ｓ　ｍ、、＝
　Ｖｓ　＞　Ｖｓとなる。逆に、トランジスタＱ１が非
導通、）ランジスタＱ４が導通状態の場合には、’Ｊ、
ｓ　ｒ＞　Ｖｚ　、　Ｖｔ６　＠＜’Ｖ雪　となる。ト
ランジスタＱ１４．Ｑ１５のベース電位’１４Ｂ＊マＩ
ＳＲはＸ”Ｆ１４　Ｂ　＝　’７１５　Ｂ　＝　ｖ、で
あるので、トランジスタＱ１３．Ｑ１４よ多構成される
差動増幅回路では、Ｖｌ４　Ｂ　＞　ｖｔａ　Ｂの場合
、即あ）９ｙ＆、ｘＪＱＪｄｆ□、１．や。よ３１，２
゜ジスタＱ１４は導通状態となｊｌ　トラッジスタＧ１
４のコレクタに第２の位相検波器からの出力を反転増幅
した一Ｋａ２が発生する。

同様に、トランジスタＱ１５．Ｑ１６によ多構成される
差動増幅回路では、ｖｒｓｓ　＞　ＶＪｇｌｌ　Ｎ即ち
トランジスタＱ４が導通状態のとき、トランジスタＱ１
５は導通状態となり、トランジスタＱＩ５のコレクタに
第２の位相検波器の出力を増幅したＫａ２が発生する。

トランジスタＱ１４゜Ｇ１５のコレクタは互いに接続さ
れているので、トランジスタＱ１への第１の位相検波器
からの入力ａ１と、トランジスタＱ１４．Ｑ１５のコレ
クタ出力Ｇノの関係は ａｌ〉ｖノならば出力Ｇ１＝−Ｋａ２ ａｌ＜Ｖ１７１らば出力ＧＪ＝＝Ｋａ、？となる。

同様にして、トランジスタＱ５．ＱＢ定電流源６３よ多
構成される差動増幅回路と、抵抗Ｒ５，Ｒ５と、トラン
ジスタＱ９．ＱＩＯ及びよ多構成される部分の入出力関
係、即ち、第２の位相検波器からの入力ａ２と、トラン
ジスタＱＩＯ，Ｑｌｌのコレクタに発生する出力０２七
の関係は、 ａ；）＞ＶｌならばＧ２二　Ｋａｌ ａ、２〈ＶｌならはＧ２＝−Ｋａｌ となる。

以上説明した各部の回路動作の解析を利用して、この４
相−ＰＳＫ　−ＰＣＭ信号復調用の切換回路の動作を、
第１０図を参照して説明する。第１０図はＸ軸に位相差
θ、Ｙ軸に振幅Ｖをとって表示している。

デジタルコードに基づいて位相変調された入力信号は、
第１の位相検波器で電圧制御発振器の出力と位相比較さ
れ、それらの位相差θの余弦＠θに比例し゛た信号ａｌ
が検出される。また、第２の位相検波器においては、電
圧制御発振器の出力信号が移相器でπ々ラジアン移相さ
れた信号と、入力信号が位相比較きれ、位相差θの゛正
弦−５ｉｎθに比例した信号ａ２が検出される。

（第１Ｏ図（ａ）参照） この信号ａＪ、ａ２は、第９図の切換回路の入力端子６
５．６６に入力される。この切換回路の出力Ｇｌ　、Ｇ
２は、第１０図（ｂ）に示すような形となる。出力Ｇｌ
ｆ例にとれは、入力ａ１のａ２を増幅したＫａＺを出力
する。図中方形波で示したものが入力ａ１による制御状
態をあられす。

これら出力Ｇｌ、Ｇ、？は、回路結線されることによシ
合成され、出力Ｇ３の如き位相誤差信号となシ出力端子
７２を介してフィルタに伝達される。この位相誤差イば
号Ｇ３を、数式で茨現すると、 Ｇ３＝Ｇｌ＋０２＝　ｓｉｇｎ（−ａ）　−Ｋａ２−４
−ｓｉｇｎ　（ａ　２　）　・Ｋａ　ＪＣｌ：　ｇ　ｉ
　ｇｎ（ＣＸＱθ）　ｓｉ＋はθ−−ｓｉｇｎ　（Ｓｉ
ｎ　２θ）〕／ζたし、ｓｉｇｎ（Ｘ）二十１　（Ｘ＞
０）＝−１（Ｘ＜０） これは、先の第３図の切換回路で説明した位相誤差出力
信号Ｃ５と同じ形式となっている。

従って、本回路を第３図に示したような切換回路として
使用すると、電圧制御発振器からは４相−ＰＳＫ　−Ｐ
ＣＭ信号復調用副搬送波を正７ｉ１（ｉに発生させるこ
とができる。

またミ　２相−ＰＳＫ　−ＰＣＭ信号復調用として使用
する場合には、出力として出力Ｇ１のみをと勺だせば ＧＪ＝ａｉｇｎ（ａＪ）・Ｋａ２ ＱＣＢｉｇｎ（■θ）辿θ ただしｓ　ｉ　ｇｎ　（Ｘ）　＝＝＋　１　（Ｘ＞０　
）ニー１　（Ｘ＜０） となシ、これは、先に２相用に切換回路を修正した場合
の位相誤差出力信号Ｃ５に一致する。

よって、２相−ＰＳＫ　−ＰＣＭ信号復調の場合も本回
路の使用によＩＥ確な副搬送波が得られる。

２ｎ相、４ｎ相−ＰＳＫ　−ＰＣＭ信号復調へ利用する
には、第６図、第７図で示したシステムの切換回路に本
回路をあてはめれば良い。

〔発明の他の実施例〕

本発明による切換回路の基本回路は、第１１図（、）に
示すような形式となる。ここで、定電流源６１．６２ト
ランジスタＱ１〜Ｑ４．Ｑ９〜Ｑ１２、抵抗Ｒ１，Ｒ２
及び抵抗Ｒ５、Ｒ６、抵抗Ｒ９、バイアス電源入力端子
６８〜７ノは、第９図の回路に準じて示している。抵抗
Ｒ９は、各回路プロ、りごとに分割しておいても、使用
する基本回路全体に対し一括しておいてもよい。

また電源を圧■４＃ｖｓは同一でもよい。さらに、入力
が抵抗Ｒ１，Ｒ２を除いてもトランジスタＱ２．Ｑ３よ
多構成される差動増幅回路出力で直線性を保たれる程度
ならば、抵抗Ｒｊ。

Ｒ２′ｌ１ｉ−除去しても良い。Ｔ１〜Ｔ６は端子とし
て利用される。

上記の基本回路を信号入出力関係で示すと、第１１図（
ｂ）に示すようにブロック化して示すことができる。第
９図の回路は、第１１図（ｂ）に示す基本回路８０ｆ用
いて示すと、第１１図（ｃ）に示すように、２つの基本
回路８０ａ、８０ｂを用い、端子Ｔ２ｍと端子Ｔ４ｂ、
端子ＴＪａと端子Ｔ５”ｂ、端子Ｔ４ｍと端子ＴＪｂ、
端子Ｔ５＆と端子Ｔ２ｂ１端子Ｔｅａと端子Ｔ６ｂがそ
れぞれ接続された形となる。２つの基本回路８０ｈ、８
０ｂを用いる場合、第１１図（ｄンに示すような接続で
あっても同様な動作機能を得ることができる。なお第１
１図（Ｃ）　（ｄ）に示す構成は、４ｎ相ＰＳＫ　−Ｐ
ＣＭ信号復調の場合である力ζ２ｎ相ＰＳＫ　−ＰＣＭ
信号復調の場合には、第１の位相検波器から入力を得る
基本切換回路の出力をフィルタに伝達しないようにすれ
ばよい。上記の回路は、集積化するのに便利であシ、ま
た、第１１図（Ｃ）（句に示すように、使用するときの
融通性もある。

〔発明の効果〕

上記した本発明によると、差動増幅器を用いて反転出力
、正転出力を得ることができ直流オフセットの問題を解
消し得、段進に１めしてもＩＣ化することが容易で部品
点数削減を達成し得、ま゛だ、アナログ素子との整合が
容易で正確な位相出力を得られる同期再生回路を提供で
きる。

【図面の簡単な説明】

第１図は副搬送波使用による位相検波方式を示す構成説
明図、 第２図は４相−ＰＳＫ　−ＰＣＭ信号復調回路の構成説
明図、 第３図は第２図の切換回路を示す構成説明図、第４図は
、第３図の切換回路の動作を説明するのに示した信号波
形図、 第５図は２相−ＰＳＫ　−ＰＣＭ信号復調回路に適用さ
れる切換回路を示す構成説明図、 第６図は４ｎ相−ＰＳＫ　、−ＰＣＭ信号復調回路を示
す構成説明図、 第７図は２ｎ相−ＰＳＫ　−ＰＣＭ信号復調回路を示す
構成説明図、 第８図は、従来の切換回路の例を示す構成説明図、 第９図は本発明の一実施例を示す回路図、第１０図は第
９図の回路の動作を説明す乙の示した信号波形図、 第１１図（ａ）、第１１図（ｂ）は本発明の基本を示す
回路図、プロ、り図、 第１１図（Ｃ）、第１１図（ｄ）はそれぞれ第１図（ｂ
）に示すブロックの使用例を示す図である。 １２．４１ａ　〜４１ｈ・−位相検波器、１４゜２３　
、’　４０　ａ　〜４０　ｄ−・・切換回路、１５．２
４・・・フィル、り、１５．２５・・パ域圧制御発振器
、２６．４３ａ〜４３ｇ−・移相器、Ｑｌ〜Ｑ１６・・
・トランジスタ、Ｒ１−Ｒ８・・・抵抗。 出願人代理人　弁理士　鈴　江　武　彦第２図 ９１ 第４図 （ａ） （ｂ）　（Ｃ） 第１０図 （ａ） 第１０図 （ｂ）

Claims (1)

1. 【特許請求の範囲】 （１）　電圧制御発振器と、それぞれの一方の入力端に
   はＰＳＫ方式による入力信号が加えられる複数の位相検
   波器と、この複数の位相検波器の他方の入力端子にそれ
   ぞれ電圧制御発振器からの発振出力を互いに位相が異な
   るように設定して入力する手段と、前記複数の位相検波
   器の出力が入力され、それぞれの入力信号間の位相誤差
   を検出する切換回路と、 ＭｉＪ記切換回路の出力全平滑して出力を前記電圧制御
   発振器の制御端子に加えるフィルタとを少なくとも具備
   した同期再生回路において、前記切換回路は、第１の位
   相検波器の出力がペースに加えられる第１．第ｚのトラ
   ンジスタと、 第１のバイアス電源がペースに加えられる第３゜鵠４の
   トランジスタと、前記紀１．第４のトランジスタが第１
   の差動増器を形成する如く、その共通エミッタに接続さ
   れる第１の定１わ、流諒と、前記第２．第３のトランジ
   スタが第２の差動増幅器を形成する如くその共通エミッ
   タ側に接続される第２の定電流源と、 前記第２のトランジスタのコレクタにエミッタが共通接
   続され、第３の差動増幅器を形成する第５．第６のトラ
   ンジスタと、ｎａ記第３のトランジスタのコレクタにエ
   ミッタが共通接続され、第４の差動増幅器を形成する第
   ７．第８のトランジスタと、 前記第６．第７のトランジスタのペースに接続される第
   ２のバイアス電源と、ｕ＋を記第５．第８のトランジス
   タのペースにそれぞれ抵抗を介して接続される第３のバ
   イアス電源及びこの第５゜第８のトランジスタのコレク
   タに接続されるムろ４のバイアス電源と、 前記第６．第７のトランジスタの共通、コレクタから出
   力を４出する手段とを倫えた第ｌの基本回路及びこれと
   同様な構造で第２の位相検波器の出力が入力され、出力
   はＨｉＪ記第１の基本回路の出力と合成される第２の基
   本回路を具備し、前記第ｉ”：、ｔｙ：＞’；４イアス
   電源電圧は前記位相検波器の中）力・振幅の中間値・前
   記第２’ｏ′ｑイア′電源電圧は前記第５．第８のトラ
   ンジスタのペースがとル得る２１１σ電圧の中間値に設
   定してなることを特徴とする同期再生回路。 （２１前記第１．第２の基本回路において、第１の基本
   回路の前記８１！１のトランジスタのコレクタが前記第
   ２の基本回路を構成する８１！５のトランジスタのペー
   スに接続され、前記第１の基本回路を構成する第５のト
   ランジスタのペースが前記第２の基本回路を構成する第
   ４のトランジスタのコレクタに接続され、前記第１の基
   本回路を構成する第４のトランジスタのコレクタが前８
   ピ第２の基本回路を構成する第８のトランジスタのペー
   スに接続式れ、前記第１の基本回路を構成する第８のト
   ランジスタのペースが前記第２の基本回路ｆ：徊成する
   第１のトランジスタのコレクタ接続されたこと′ｆ：％
   徴゛とする特許請求の範囲第１項記載の同期再生回路。 （３）前記第１．第２の基本回路において、前記第１の
   基本回路を構成する第１のトランジスタのコレクタが前
   記第２の基本回路を構成する第８のトランジス將のペー
   スに接続され、前記第１の基本回路を構成する第５のト
   ランジスタのペースが前記第２の基本回路を構成する第
   １のトランジスタのコレクタに接続され、前記第１の基
   本回路を構成する亮４のトランジスタのコレクタが前記
   第２の基本回路を構成する第５のトランジスタのペース
   に接続され、前記第１の基本回路を構成する第８のトラ
   ンジスタのペースが前記第２の基本回路を構成する第４
   のトランジスタのコレクタに接続されたことを特徴とす
   る特許請求の範囲第１項記載の同期８住回路。 （（１）　前記第１“、第２の基本回路は、それぞれ独
   立して集積回路化されたことを特徴とする特許請求の範
   囲第１項記載の同期再生回路。 （５）　前記第１．第２の基本回路は一体に集積回路化
   されたことを特徴とする特許請求の範囲第１項記載の同
   期再生回路。 （６）　前記複数の位相検波器はｎ個（ｎは整数）であ
   って、Ｒｉｌ記第１．第２の基本回路を用いた切換回路
   はい個としたことを特徴とする特許請求の範囲第１項記
   載の同期再生回路。