JPH0520005B2 - - Google Patents
Info
- Publication number
- JPH0520005B2 JPH0520005B2 JP27548485A JP27548485A JPH0520005B2 JP H0520005 B2 JPH0520005 B2 JP H0520005B2 JP 27548485 A JP27548485 A JP 27548485A JP 27548485 A JP27548485 A JP 27548485A JP H0520005 B2 JPH0520005 B2 JP H0520005B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase shift
- signal voltage
- resistors
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010363 phase shift Effects 0.000 claims description 20
- 239000000919 ceramic Substances 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は例えばFM受信機等のクオドラチヤ
検波回路に用いられる位相シフト回路に関する。
検波回路に用いられる位相シフト回路に関する。
［発明の技術的背景とその問題点］
従来より、FM受信機にはFM検波器としてク
オドラチヤ検波回路がよく用いられる。このクオ
ドラチヤ検波回路は移相器により90°位相をずら
した周波数変調波と元の周波数変調波とを乗算器
に入力し、その出力ビート成分から復調信号を得
るようにしたものである。特に、上記移相器には
通常インダクタＬ及びキヤパシタＣによるLC共
振方式の位相シフト回路が用いられている。とこ
ろが、このLC共振方式の位相シフト回路は外部
調整が必要であり、IC化には適さない。
オドラチヤ検波回路がよく用いられる。このクオ
ドラチヤ検波回路は移相器により90°位相をずら
した周波数変調波と元の周波数変調波とを乗算器
に入力し、その出力ビート成分から復調信号を得
るようにしたものである。特に、上記移相器には
通常インダクタＬ及びキヤパシタＣによるLC共
振方式の位相シフト回路が用いられている。とこ
ろが、このLC共振方式の位相シフト回路は外部
調整が必要であり、IC化には適さない。
そこで、従来より位相シフト回路の無調整化が
図られているが、その一つに第３図に示すような
回路がある。この位相シフト回路は抵抗Ｒ１〜Ｒ
３及びセラミツク共振子CFで構成されるブリツ
ジ回路１１を用いたもので、ブリツジ回路１１の
一方の入力端ａは信号電圧源１２の出力端に接続
され、他方の入力端ｄはACグランドに接続され
ている。このブリツジ回路１１はＲ１＝Ｒ２であ
り、またセラミツク共振子CFのインピーダンス
をZs＝jXsとしてＲ３＝｜Zs｜に設定される。す
なわち、ブリツジ回路１１の入力端ａに信号電圧
源１２からの周波数信号を供給し、Ｒ１とＲ２，
Ｒ３とCFの各接続点ｂ，ｃ間に現れる電位差を
差動増幅器（図示せず）によつて取出すことによ
り、90°位相のずれた周波数信号を得ることがで
きる。
図られているが、その一つに第３図に示すような
回路がある。この位相シフト回路は抵抗Ｒ１〜Ｒ
３及びセラミツク共振子CFで構成されるブリツ
ジ回路１１を用いたもので、ブリツジ回路１１の
一方の入力端ａは信号電圧源１２の出力端に接続
され、他方の入力端ｄはACグランドに接続され
ている。このブリツジ回路１１はＲ１＝Ｒ２であ
り、またセラミツク共振子CFのインピーダンス
をZs＝jXsとしてＲ３＝｜Zs｜に設定される。す
なわち、ブリツジ回路１１の入力端ａに信号電圧
源１２からの周波数信号を供給し、Ｒ１とＲ２，
Ｒ３とCFの各接続点ｂ，ｃ間に現れる電位差を
差動増幅器（図示せず）によつて取出すことによ
り、90°位相のずれた周波数信号を得ることがで
きる。
しかしながら、上記のような従来の位相シフト
回路は、実際には第４図に示すように構成され、
以下の問題がある。すなわち、第４図においてト
ランジスタＱ１，Ｑ２、抵抗Ｒ４，Ｒ５及び定電
流源Ｉ１は差動増幅回路１３を構成するもので、
その駆動電圧はDC電源電圧ラインVCCから得て
いる。尚、トランジスタＱ１，Ｑ２のコレクタは
出力端子１４，１５に接続されており、ここから
90°位相した周波数信号が得られるようになつて
いる。また、ブリツジ回路１１の他方の入力端ｄ
（ｄ１，ｄ２）はACグランドとしての電源電圧ラ
インVCCに接続されている。ここで、トランジ
スタＱ１，Ｑ２のベースのDCバイアスは信号電
圧源１２の信号電圧により供給されており、抵抗
Ｒ２はDC切離し用のコンデンサＣ１を介して電
源ラインVCCに接続されている。つまり、この
コンデンサＣ１は位相が正確に90°シフトしない
原因となつており、またIC化に関して上記コン
デンサＣ１は大きな面積が必要であるため、非常
に不利である。
回路は、実際には第４図に示すように構成され、
以下の問題がある。すなわち、第４図においてト
ランジスタＱ１，Ｑ２、抵抗Ｒ４，Ｒ５及び定電
流源Ｉ１は差動増幅回路１３を構成するもので、
その駆動電圧はDC電源電圧ラインVCCから得て
いる。尚、トランジスタＱ１，Ｑ２のコレクタは
出力端子１４，１５に接続されており、ここから
90°位相した周波数信号が得られるようになつて
いる。また、ブリツジ回路１１の他方の入力端ｄ
（ｄ１，ｄ２）はACグランドとしての電源電圧ラ
インVCCに接続されている。ここで、トランジ
スタＱ１，Ｑ２のベースのDCバイアスは信号電
圧源１２の信号電圧により供給されており、抵抗
Ｒ２はDC切離し用のコンデンサＣ１を介して電
源ラインVCCに接続されている。つまり、この
コンデンサＣ１は位相が正確に90°シフトしない
原因となつており、またIC化に関して上記コン
デンサＣ１は大きな面積が必要であるため、非常
に不利である。
［発明の目的］
この発明は上記のような問題を改善するために
なされたもので、DCバイアス切離し用コンデン
サをなくし、正確に入力信号を90°位相シフトさ
せることのでき、さらにIC化に適した位相シフ
ト回路を提供することを目的とする。
なされたもので、DCバイアス切離し用コンデン
サをなくし、正確に入力信号を90°位相シフトさ
せることのでき、さらにIC化に適した位相シフ
ト回路を提供することを目的とする。
［発明の概要］
すなわち、この発明に係る位相シフト回路は、
第１の交流周波数信号及びこの第１の交流周波数
信号と逆位相の第２の交流周波数信号を発生する
第１及び第２の信号電圧源と、これらの第１の信
号電圧源の出力端及び第２の信号電圧源の出力端
間に接続した第１及び第２の抵抗でなる第１の直
列回路と、前記第１の信号電圧源と交流グランド
間に接続した第３の抵抗及びセラミツク共振子で
なる第２の直列回路と、前記第１の直列回路の第
１及び第２の抵抗の接続点が一方の入力端に接続
され、前記第２の直列回路の第３の抵抗及びセラ
ミツク共振子の接続点が他方の入力端に接続され
る差動増幅回路とを具備し、前記第１及び第２及
び第３の抵抗を位相シフト量に応じて設定したこ
とを特徴とするものである。
第１の交流周波数信号及びこの第１の交流周波数
信号と逆位相の第２の交流周波数信号を発生する
第１及び第２の信号電圧源と、これらの第１の信
号電圧源の出力端及び第２の信号電圧源の出力端
間に接続した第１及び第２の抵抗でなる第１の直
列回路と、前記第１の信号電圧源と交流グランド
間に接続した第３の抵抗及びセラミツク共振子で
なる第２の直列回路と、前記第１の直列回路の第
１及び第２の抵抗の接続点が一方の入力端に接続
され、前記第２の直列回路の第３の抵抗及びセラ
ミツク共振子の接続点が他方の入力端に接続され
る差動増幅回路とを具備し、前記第１及び第２及
び第３の抵抗を位相シフト量に応じて設定したこ
とを特徴とするものである。
［発明の実施例］
以下、第１図及び第２図を参照してこの発明の
一実施例を詳細に説明する。但し、第１図及び第
２図において、第３図及び第４図と同一部分には
同一符号を付して示し、ここでは異なる部分につ
いてのみ述べる。
一実施例を詳細に説明する。但し、第１図及び第
２図において、第３図及び第４図と同一部分には
同一符号を付して示し、ここでは異なる部分につ
いてのみ述べる。
第１図はその基本構成を示すものである。この
位相シフト回路では第１及び第２の信号電圧源１
２，１６の各出力端Ａ，Ｂを抵抗Ｒ６，Ｒ７の直
列回路を介して接続し、さらに抵抗Ｒ６，Ｒ７の
接続点Ｃを前記差動増幅回路１３のトランジスタ
Ｑ１のベースに接続している。尚、ここではトラ
ンジスタＱ１のコレクタをＤ、トランジスタＱ２
のコレクタ及びベースをＥ，Ｆとする。
位相シフト回路では第１及び第２の信号電圧源１
２，１６の各出力端Ａ，Ｂを抵抗Ｒ６，Ｒ７の直
列回路を介して接続し、さらに抵抗Ｒ６，Ｒ７の
接続点Ｃを前記差動増幅回路１３のトランジスタ
Ｑ１のベースに接続している。尚、ここではトラ
ンジスタＱ１のコレクタをＤ、トランジスタＱ２
のコレクタ及びベースをＥ，Ｆとする。
上記の構成において、その動作について説明す
ると、まず上記第１及び第２の信号電圧源１２，
１６の出力AC電圧をｖ，−ｖとし、上記各接続点
Ａ〜Ｆに発生するAC電圧をそれぞれvA〜vFと
し、抵抗Ｒ６，Ｒ７の抵抗比をＲ６：Ｒ７＝１：
ｎとすると、 vC＝ｎ−１／ｎ＋１ｖ ……(1) となる。また、セラミツク共振子CFのインピー
ダンスをZs＝jXs（セラミツク共振子は共振と反
共振の間を使う）とすると、 vF＝｜Zs｜／R3＋｜Zs｜2・（Zs＋jR3）・ｖ ……(2) となり、vD、vEの差電圧はvC、vFの差に比例
した電圧となる。したがつて、ｎ及びＲ３の設定
によつて任意の位相シフト量が得られる。
ると、まず上記第１及び第２の信号電圧源１２，
１６の出力AC電圧をｖ，−ｖとし、上記各接続点
Ａ〜Ｆに発生するAC電圧をそれぞれvA〜vFと
し、抵抗Ｒ６，Ｒ７の抵抗比をＲ６：Ｒ７＝１：
ｎとすると、 vC＝ｎ−１／ｎ＋１ｖ ……(1) となる。また、セラミツク共振子CFのインピー
ダンスをZs＝jXs（セラミツク共振子は共振と反
共振の間を使う）とすると、 vF＝｜Zs｜／R3＋｜Zs｜2・（Zs＋jR3）・ｖ ……(2) となり、vD、vEの差電圧はvC、vFの差に比例
した電圧となる。したがつて、ｎ及びＲ３の設定
によつて任意の位相シフト量が得られる。
第２図は実際の回路構成を示すもので、前記第
１及び第２の信号電圧源１２，１６から出力され
る各周波数信号はそれぞれ入力端子１７，１８よ
り位相シフト回路に入力され、さらにカツプリン
グコンデンサＣ２，Ｃ３を介して第１及び第２の
エミツタフオロワ増幅回路１９，２０に供給され
る。第１のエミツタフオロワ増幅回路１９はトラ
ンジスタＱ３、抵抗Ｒ８及び定電流源Ｉ２で構成
され、トランジスタＱ３のエミツタが前記接続点
Ａとなつている。また、第２のエミツタフオロワ
増幅回路２０はトランジスタＱ４、抵抗Ｒ９及び
定電流源Ｉ３で構成され、トランジスタＱ４のエ
ミツタが前記接続点Ｂとなつている。尚、前記抵
抗Ｒ６，Ｒ７はＲ６：Ｒ７＝１：３に設定され
る。また、前記抵抗Ｒ３はセラミツク共振子CF
のインピーダンスZs＝jXsに等しく設定される。
１及び第２の信号電圧源１２，１６から出力され
る各周波数信号はそれぞれ入力端子１７，１８よ
り位相シフト回路に入力され、さらにカツプリン
グコンデンサＣ２，Ｃ３を介して第１及び第２の
エミツタフオロワ増幅回路１９，２０に供給され
る。第１のエミツタフオロワ増幅回路１９はトラ
ンジスタＱ３、抵抗Ｒ８及び定電流源Ｉ２で構成
され、トランジスタＱ３のエミツタが前記接続点
Ａとなつている。また、第２のエミツタフオロワ
増幅回路２０はトランジスタＱ４、抵抗Ｒ９及び
定電流源Ｉ３で構成され、トランジスタＱ４のエ
ミツタが前記接続点Ｂとなつている。尚、前記抵
抗Ｒ６，Ｒ７はＲ６：Ｒ７＝１：３に設定され
る。また、前記抵抗Ｒ３はセラミツク共振子CF
のインピーダンスZs＝jXsに等しく設定される。
すなわち、第１及び第２の信号電圧源１２，１
６からの各周波数信号を入力した時、各エミツタ
フオロワ増幅回路１９，２０のトランジスタＱ
３，Ｑ４の各エミツタAC電圧をv′，−v′とする
と、差動増幅回路１３のトランジスタＱ１，Ｑ２
のベースにかかるAC電圧VBQ1、VBQ2は(1)式
より、 VBQ1＝１／２v′ VBQ2＝１／２（１＋j1）v′ となる。したがつて、トランジスタＱ１，Ｑ２の
出力電圧v1、v2は、 v1＝jA・v′ v2＝−jA・v′ となる。但し、Ａは差動増幅回路１３の利得によ
つて決定される。このことからわかるように、ト
ランジスタＱ１，Ｑ２から取出される各コレクタ
電圧の差電圧はv′と90°位相のずれた信号となる。
つまり、第１の信号電圧源１２で発生される周波
数信号は90°位相シフトされて出力端子１４，１
５から出力される。
６からの各周波数信号を入力した時、各エミツタ
フオロワ増幅回路１９，２０のトランジスタＱ
３，Ｑ４の各エミツタAC電圧をv′，−v′とする
と、差動増幅回路１３のトランジスタＱ１，Ｑ２
のベースにかかるAC電圧VBQ1、VBQ2は(1)式
より、 VBQ1＝１／２v′ VBQ2＝１／２（１＋j1）v′ となる。したがつて、トランジスタＱ１，Ｑ２の
出力電圧v1、v2は、 v1＝jA・v′ v2＝−jA・v′ となる。但し、Ａは差動増幅回路１３の利得によ
つて決定される。このことからわかるように、ト
ランジスタＱ１，Ｑ２から取出される各コレクタ
電圧の差電圧はv′と90°位相のずれた信号となる。
つまり、第１の信号電圧源１２で発生される周波
数信号は90°位相シフトされて出力端子１４，１
５から出力される。
したがつて、上記のように構成した位相シフト
回路はDCバイアス切離し用のコンデンサを用い
ないので正確な位相シフトが可能となり、IC化
にも適している。
回路はDCバイアス切離し用のコンデンサを用い
ないので正確な位相シフトが可能となり、IC化
にも適している。
［発明の効果］
以上詳述したようにこの発明によれば、DCバ
イアス切離し用コンデンサをなくし、正確に入力
信号を90°位相シフトさせることのでき、さらに
IC化に適した位相シフト回路を提供することが
できる。
イアス切離し用コンデンサをなくし、正確に入力
信号を90°位相シフトさせることのでき、さらに
IC化に適した位相シフト回路を提供することが
できる。
第１図はこの発明に係る位相シフト回路の一実
施例を示す基本回路構成図、第２図は同実施例の
実際の回路構成を示す回路図、第３図及び第４図
はそれぞれ従来の位相シフト回路の構成を示す回
路図である。 １１……ブリツジ回路、１２……第１の信号電
圧源、１３……差動増幅回路、１４，１５……出
力端子、１６……第２の信号電圧源、１７，１８
……入力端子、１９，２０……エミツタフオロワ
増幅回路。
施例を示す基本回路構成図、第２図は同実施例の
実際の回路構成を示す回路図、第３図及び第４図
はそれぞれ従来の位相シフト回路の構成を示す回
路図である。 １１……ブリツジ回路、１２……第１の信号電
圧源、１３……差動増幅回路、１４，１５……出
力端子、１６……第２の信号電圧源、１７，１８
……入力端子、１９，２０……エミツタフオロワ
増幅回路。
Claims (1)
- １ 第１の交流周波数信号及びこの第１の交流周
波数信号と逆位相の第２の交流周波数信号を発生
する第１及び第２の信号電圧源と、これらの第１
の信号電圧源の出力端及び第２の信号電圧源の出
力端間に接続した第１及び第２の抵抗でなる第１
の直列回路と、前記第１の信号電圧源と交流グラ
ンド間に接続した第３の抵抗及びセラミツク共振
子でなる第２の直列回路と、前記第１の直列回路
の第１及び第２の抵抗の接続点が一方の入力端に
接続され、前記第２の直列回路の第３の抵抗及び
セラミツク共振子の接続点が他方の入力端に接続
される差動増幅回路とを具備し、前記第１及び第
２及び第３の抵抗を位相シフト量に応じて設定し
たことを特徴とする位相シフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27548485A JPS62135008A (ja) | 1985-12-07 | 1985-12-07 | 位相シフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27548485A JPS62135008A (ja) | 1985-12-07 | 1985-12-07 | 位相シフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62135008A JPS62135008A (ja) | 1987-06-18 |
| JPH0520005B2 true JPH0520005B2 (ja) | 1993-03-18 |
Family
ID=17556164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27548485A Granted JPS62135008A (ja) | 1985-12-07 | 1985-12-07 | 位相シフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62135008A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3204565B2 (ja) * | 1993-04-21 | 2001-09-04 | 株式会社東芝 | 位相シフト回路 |
-
1985
- 1985-12-07 JP JP27548485A patent/JPS62135008A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62135008A (ja) | 1987-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4058771A (en) | Double-balanced frequency converter | |
| US4117415A (en) | Bridge amplifiers employing complementary transistors | |
| US5703509A (en) | Frequency multiplier circuit | |
| US4169248A (en) | Oscillating circuit | |
| JP3204565B2 (ja) | 位相シフト回路 | |
| US4560955A (en) | Monolithic integrated transistor HF crystal oscillator circuit | |
| JPH07283652A (ja) | 電圧制御キャパシタ | |
| JPH0520005B2 (ja) | ||
| JPS5947486B2 (ja) | パルス幅変調増巾回路 | |
| JPH0158893B2 (ja) | ||
| JPS5942489B2 (ja) | 周波数弁別回路 | |
| JPS61140210A (ja) | 信号処理回路 | |
| JPH0448019Y2 (ja) | ||
| US3808564A (en) | Semiconductor impedance conversion circuit and applications thereof | |
| JPS58171105A (ja) | 振幅変調器 | |
| JPS6334360Y2 (ja) | ||
| US3530390A (en) | Operational amplifier with varactor bridge input circuit | |
| JPS6125242B2 (ja) | ||
| JPH04172004A (ja) | 差動回路 | |
| EP0447559B1 (en) | Vertical deflection circuit | |
| JPH02296408A (ja) | 差動増幅回路 | |
| JP2629380B2 (ja) | Ａｇｃ回路 | |
| JP2957796B2 (ja) | 移相回路 | |
| KR820000982Y1 (ko) | 펄스폭 변조 증폭회로 | |
| JPS6223164Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |