JPS607238A - Ｄｓｉテスト装置 - Google Patents
Ｄｓｉテスト装置Info
- Publication number
- JPS607238A JPS607238A JP58113626A JP11362683A JPS607238A JP S607238 A JPS607238 A JP S607238A JP 58113626 A JP58113626 A JP 58113626A JP 11362683 A JP11362683 A JP 11362683A JP S607238 A JPS607238 A JP S607238A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- output
- dsi
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/17—Time-division multiplex systems in which the transmission channel allotted to a first user may be taken away and re-allotted to a second user if the first user becomes inactive, e.g. TASI
- H04J3/172—Digital speech interpolation, i.e. DSI
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＤＳＩ／ＤＮＩ装置の試験を行う装置に関する
。
。
ＤＳ Ｉ／ＤＮ Ｉ装置は、衛星通信環、比較的伝送路
費用の高い回線に用いられ１通話回線の約半数の回線で
音声の有音区間のみ信号を伝送することにより、伝送回
線の有効利用を企る装置である。このようなりＳ Ｉ／
ＤＮ Ｉ装置では、伝送回線が高価なことによシできる
だけ装置を有効に使用することが必要で２回線構成が柔
軟であることや障害時間が短いこと等が要求される。
費用の高い回線に用いられ１通話回線の約半数の回線で
音声の有音区間のみ信号を伝送することにより、伝送回
線の有効利用を企る装置である。このようなりＳ Ｉ／
ＤＮ Ｉ装置では、伝送回線が高価なことによシできる
だけ装置を有効に使用することが必要で２回線構成が柔
軟であることや障害時間が短いこと等が要求される。
従来、 ＤＳＩ／ＤＮＩ装置が正常に動作しているか。
それとも何らかの障害状態にあるか、特に、新たな回線
接続構成（どのチャネルを用いて通話回線間を接続する
かということ）が正しいかどうかをチェックする場合、
チャネル毎に実際に音声を通してみて行っていた。しか
しながら、このようなチェック方法では、チェックに多
大の時間が掛かるとともに自動的にチェックすることが
困難になるという欠点があった。
接続構成（どのチャネルを用いて通話回線間を接続する
かということ）が正しいかどうかをチェックする場合、
チャネル毎に実際に音声を通してみて行っていた。しか
しながら、このようなチェック方法では、チェックに多
大の時間が掛かるとともに自動的にチェックすることが
困難になるという欠点があった。
本発明の目的は、上記従来の欠点を解決し。
ＤＳＩ／ＤＮＩ装置の動作状態を自動的に瞬時にチェッ
クできる装置全提供することにある。
クできる装置全提供することにある。
本発明によれば、チャネル毎の擬似ランダム符号を発生
する手段と、チャネル識別信号を発生する手段と、 Ｄ
ＳＩ／ＤＮＩ装置の音声検出器の検出レベル以下の固定
信号を発生する手段と、チャネル毎に擬似音声バースト
信号を発生する手段と、前記擬似ランダム符号、前記チ
ャネル識別信号、及び前記固定信号を受け、前記擬似音
声バースト信号によって制御され時分割多重化された信
号を前記ＤＳＩ／ＤＮＩ装置へ送出する手段とを有する
送信部。
する手段と、チャネル識別信号を発生する手段と、 Ｄ
ＳＩ／ＤＮＩ装置の音声検出器の検出レベル以下の固定
信号を発生する手段と、チャネル毎に擬似音声バースト
信号を発生する手段と、前記擬似ランダム符号、前記チ
ャネル識別信号、及び前記固定信号を受け、前記擬似音
声バースト信号によって制御され時分割多重化された信
号を前記ＤＳＩ／ＤＮＩ装置へ送出する手段とを有する
送信部。
及び、前記ＤＳ Ｉ／ＤＮ Ｉ装置から出力された信号
を受け、前記擬似ランダム符号、前記チャネル識別信号
、及び前記固定信号を検出する手段を有する受信部とか
らなるＤＳＩ／ＤＮＩテスト装置が得られる。
を受け、前記擬似ランダム符号、前記チャネル識別信号
、及び前記固定信号を検出する手段を有する受信部とか
らなるＤＳＩ／ＤＮＩテスト装置が得られる。
このような本発明の構成によれば、 ＤＳＩ／ＤＮＩ装
置は、上記送信部から送出された信号によシ擬似音声バ
ーストモードのもとて各チャネル毎にＤＳＩ（デ（ジタ
ル音声そう人法）動作を行う。そして。
置は、上記送信部から送出された信号によシ擬似音声バ
ーストモードのもとて各チャネル毎にＤＳＩ（デ（ジタ
ル音声そう人法）動作を行う。そして。
上記受信部では、 ＤＳＩ／ＤＮＩ装置から出力された
信号を受信して、各チャネル毎に独立した検出器によシ
ー挙に全チャネルの接続状態（接続の有り無し、 ＤＳ
Ｉ接続（有音時接続）かＤＮＩ接続（常時接続）か、ど
の通話路と接続されているか等）ｆｆ：知ることができ
る。そのため、特に、多対地よりの信号を受信する際に
多対地毎に多数の通話路をチェックすることが容易とな
る。
信号を受信して、各チャネル毎に独立した検出器によシ
ー挙に全チャネルの接続状態（接続の有り無し、 ＤＳ
Ｉ接続（有音時接続）かＤＮＩ接続（常時接続）か、ど
の通話路と接続されているか等）ｆｆ：知ることができ
る。そのため、特に、多対地よりの信号を受信する際に
多対地毎に多数の通話路をチェックすることが容易とな
る。
以下２図面を参照して本発明の実施例について詳細に説
明する。
明する。
第１図は本発明によるＤＳ Ｉ／ｌ）Ｎ Ｉテスト装置
の送信部の一実施例の構成を示したブロック図、第２図
は同受信部の一実施例の構成を示したブロック図である
。
の送信部の一実施例の構成を示したブロック図、第２図
は同受信部の一実施例の構成を示したブロック図である
。
先ず、第１図を参照して、送信部の構成について述べる
。第１図において、■は擬似ランダム符号発生器で、２
４０チヤネル×７ビツトの容量を持つランダムアクセス
メモリ（以下ＲＡＭと略す）１ａと、フィードバックシ
フトレジスタ１ｂから構成されている。２はチャネル識
別信号発生器で。
。第１図において、■は擬似ランダム符号発生器で、２
４０チヤネル×７ビツトの容量を持つランダムアクセス
メモリ（以下ＲＡＭと略す）１ａと、フィードバックシ
フトレジスタ１ｂから構成されている。２はチャネル識
別信号発生器で。
アドレスカウンタ２ａと、アドレスカウンタ２ａから出
力される並列ビットのチャネルアドレスＰＣＡ ｉ直列
ビットのチャネルアドレスに変換する並直列変換器２ｂ
から構成されている。３は固定パターン発生器で、 Ｄ
ＳＩ／ＤＮＩ装置を構成している音声検出器の検出レベ
ル以下の固定パターンを発生ずる。４は擬似音声バース
ト信号発生器４で。
力される並列ビットのチャネルアドレスＰＣＡ ｉ直列
ビットのチャネルアドレスに変換する並直列変換器２ｂ
から構成されている。３は固定パターン発生器で、 Ｄ
ＳＩ／ＤＮＩ装置を構成している音声検出器の検出レベ
ル以下の固定パターンを発生ずる。４は擬似音声バース
ト信号発生器４で。
アドレスカウンタ２ａから出力されるチャネルアドレス
ＰＣＡに同期してチャネル毎に擬似音声バースト信号Ｐ
ＳＢ−ｉ発生する。５はテスト信号発生器で、擬似ラン
ダム符号発生器１から出力される擬似ランダム符号ＰＮ
、チャネル識別信号発生器２から出力されるチャネル識
別信号ＣＩ、及び固定ノ９ターン発生器３から出力され
る固定ノｆターンＦＰとを入力し、擬似音声バースト信
号発生器４から出力される擬似音声バースト信号ＰＳＢ
によって制御され２時分割多重化されたテスト信号ＴＳ
ｉ ＤＳＩ／ＤＮＩ装置に出力するものである。
ＰＣＡに同期してチャネル毎に擬似音声バースト信号Ｐ
ＳＢ−ｉ発生する。５はテスト信号発生器で、擬似ラン
ダム符号発生器１から出力される擬似ランダム符号ＰＮ
、チャネル識別信号発生器２から出力されるチャネル識
別信号ＣＩ、及び固定ノ９ターン発生器３から出力され
る固定ノｆターンＦＰとを入力し、擬似音声バースト信
号発生器４から出力される擬似音声バースト信号ＰＳＢ
によって制御され２時分割多重化されたテスト信号ＴＳ
ｉ ＤＳＩ／ＤＮＩ装置に出力するものである。
」１記テスト信号発生器５の構成を更に具体的に述べる
と、テスト信号発生器５は、擬似音声バースト信号ＰＳ
Ｅ を１フレーム遅延する遅延器５ａ。
と、テスト信号発生器５は、擬似音声バースト信号ＰＳ
Ｅ を１フレーム遅延する遅延器５ａ。
擬似音声バースト信号ＰＳＢと遅延器５ａの出力が否定
された信号との論理積を演算して出力するインヒビット
グート５ｂ、インヒビソトグート５ｂの出力でチャネル
識別信号ＣＩを制御するアンドケ゛ ）５ｃ 、遅延器
５ａの出力で擬似ランダム符号ＰＮを制御するアンドケ
’−ト５ｄ、及び遅延器５ａの出力の否定信号で固定パ
ターンＦＰｉ制御するインヒビットダート５ｅから構成
されている。
された信号との論理積を演算して出力するインヒビット
グート５ｂ、インヒビソトグート５ｂの出力でチャネル
識別信号ＣＩを制御するアンドケ゛ ）５ｃ 、遅延器
５ａの出力で擬似ランダム符号ＰＮを制御するアンドケ
’−ト５ｄ、及び遅延器５ａの出力の否定信号で固定パ
ターンＦＰｉ制御するインヒビットダート５ｅから構成
されている。
次に、第１図を参照して送信部の動作について説明する
。アドレスカウンタ２ａはチャネルクロックＣＣによっ
てアドレスがカウントアツプされ。
。アドレスカウンタ２ａはチャネルクロックＣＣによっ
てアドレスがカウントアツプされ。
フレーム信号Ｆによってリセットされ、チャネルアドレ
スＰＣＡをＲＡＭ １ ａ 、擬似音声バースト信号発
生器４．及び並直列変換器２ｂに供給する。
スＰＣＡをＲＡＭ １ ａ 、擬似音声バースト信号発
生器４．及び並直列変換器２ｂに供給する。
ＲＡＭ １ ａはチャネルアドレスＰＣＡによって指定
された番地（チャネル）の内容（１フレーム前の擬似ラ
ンダム符号ＰＮ）をフィードバックシフトレジスタ１ｂ
へ出力する。フィードバックシフトレジスタ１ｂは、こ
の読み出されたｌフレーム前の擬似ランダム符号ＰＮ’
ｔビットクロックＢＣで演算し、その直列出力（擬似ラ
ンダム符号ＰＮ）ｅアンドゲート５ｄの一方の入力に加
えると伴に。
された番地（チャネル）の内容（１フレーム前の擬似ラ
ンダム符号ＰＮ）をフィードバックシフトレジスタ１ｂ
へ出力する。フィードバックシフトレジスタ１ｂは、こ
の読み出されたｌフレーム前の擬似ランダム符号ＰＮ’
ｔビットクロックＢＣで演算し、その直列出力（擬似ラ
ンダム符号ＰＮ）ｅアンドゲート５ｄの一方の入力に加
えると伴に。
演算結果は再び並列にＲＡＭ １． ａに格納する。一
方。
方。
擬似音声バースト信号発生器４は、フィード・クックシ
フトレジスタ（図示せず）を構成要素として含み、この
フィートノクックシフトレジスタの演算により、有音区
間毎に発生する擬似音声／ｑ−スト信号ＰＳＢ ’ｉ作
成している。この擬似音声・々−スト信号ＰＳＢは上記
チャネルアドレスＰＣＡで各チャネル毎に読み出される
。この読み出された擬似音声バースト信号ＰＳＢは、制
御信号としてテスト信号発生器５に加えられる。
フトレジスタ（図示せず）を構成要素として含み、この
フィートノクックシフトレジスタの演算により、有音区
間毎に発生する擬似音声／ｑ−スト信号ＰＳＢ ’ｉ作
成している。この擬似音声・々−スト信号ＰＳＢは上記
チャネルアドレスＰＣＡで各チャネル毎に読み出される
。この読み出された擬似音声バースト信号ＰＳＢは、制
御信号としてテスト信号発生器５に加えられる。
テスト信号発生器５では、上記擬似音声・々−スト信号
ＰＳＢが遅延器５ａとインヒビットケ９−ト５ｂの一方
の入力に加えられる。遅延器５ａ７＞Ｓら出力される１
フレーム前の擬似音声ノ９−スト信号はインヒビソトケ
゛−）５ｂの他方の入力にカロえられる。インヒビノト
ケ゛−ト５ｂの出力によリトーンバーストの立上す毎ニ
フイード・クックシフトレジスタ１ｂがリセットされる
。又、インヒビ、トケ゛−）５ｂの出力はアンドゲート
５Ｃの一方の入力に加えられる。アンドグー）５ｃは、
このインζビットケ゛−ト５ｂの出力により、他方の入
力に加えられるチャネル識別信号ＣＩｅ）−ンバースト
の立ち上シ毎に出力する。アンドグ゛−）５ｄは。
ＰＳＢが遅延器５ａとインヒビットケ９−ト５ｂの一方
の入力に加えられる。遅延器５ａ７＞Ｓら出力される１
フレーム前の擬似音声ノ９−スト信号はインヒビソトケ
゛−）５ｂの他方の入力にカロえられる。インヒビノト
ケ゛−ト５ｂの出力によリトーンバーストの立上す毎ニ
フイード・クックシフトレジスタ１ｂがリセットされる
。又、インヒビ、トケ゛−）５ｂの出力はアンドゲート
５Ｃの一方の入力に加えられる。アンドグー）５ｃは、
このインζビットケ゛−ト５ｂの出力により、他方の入
力に加えられるチャネル識別信号ＣＩｅ）−ンバースト
の立ち上シ毎に出力する。アンドグ゛−）５ｄは。
トの有る区間出力する。又、インヒビットグート５ｅは
、固定Ａ’ターン発生器３から出力される固定パターン
ＦＰを遅延器５ａの出力により音声・々−ストの無い区
間出力する。これら、アンドタート５ｃから出力される
チャネル識別信号ＣＩ、アンドケ゛−ト５ｄから出力さ
れる擬似ランダム符号ＰＮ、及びインヒビットグート５
ｅから出力される固定パターンＦＰは２時分割多重化さ
れたテスト信号ＴＳとしてテスト信号発生器５からＤＳ
Ｉ／ＤＮＩ装置へ送出される。
、固定Ａ’ターン発生器３から出力される固定パターン
ＦＰを遅延器５ａの出力により音声・々−ストの無い区
間出力する。これら、アンドタート５ｃから出力される
チャネル識別信号ＣＩ、アンドケ゛−ト５ｄから出力さ
れる擬似ランダム符号ＰＮ、及びインヒビットグート５
ｅから出力される固定パターンＦＰは２時分割多重化さ
れたテスト信号ＴＳとしてテスト信号発生器５からＤＳ
Ｉ／ＤＮＩ装置へ送出される。
ＤＳＩ／ＤＮＩ装置は、上記テスト信号ＴＳを受信して
各チャネル毎にＤＳＩ動作を行う。第３図には。
各チャネル毎にＤＳＩ動作を行う。第３図には。
ＤＳＩ／ＤＮＩ装置における動作を説明する波形図が示
されている。７スト信号ＴＳは、第３図ａ）に示される
ように２４０チヤネルに時分割多重されて送られてくる
。これら多重信号のうちの１チヤネルの信号は、第３図
ｂ）のように、擬似音声・ぐ−スト信号ＰＳＢ （第３
図Ｃ）参照）によって、固定・ぐターンＦＰ、１チャネ
ルを示すチャネル識別信号ＣＩ。
されている。７スト信号ＴＳは、第３図ａ）に示される
ように２４０チヤネルに時分割多重されて送られてくる
。これら多重信号のうちの１チヤネルの信号は、第３図
ｂ）のように、擬似音声・ぐ−スト信号ＰＳＢ （第３
図Ｃ）参照）によって、固定・ぐターンＦＰ、１チャネ
ルを示すチャネル識別信号ＣＩ。
擬似ランダム符号Ｐ Ｎ を及び固定・リーン′ＦＰか
らなる。ＤＳ Ｉ／ＤＮ Ｉ装置は、この１チヤネルの
信号’ｉ Ｉ）ＮＩ動作によシ例えばＮチャネルに割当
てる。
らなる。ＤＳ Ｉ／ＤＮ Ｉ装置は、この１チヤネルの
信号’ｉ Ｉ）ＮＩ動作によシ例えばＮチャネルに割当
てる。
このＮチャネ′ルのＤＳＩ／ＤＮＩ装置から出力される
信号は、第３図ｄ）に示されるように、全零信号ＯＳ。
信号は、第３図ｄ）に示されるように、全零信号ＯＳ。
固定・ＰターンＦＰ、ｌチャネルを示すチャネル識別信
号ＣＩ、擬似ランダム符号ＰＮ、固定・母ターンＦＰ、
及び全零信号Ｏ８とからなる。
号ＣＩ、擬似ランダム符号ＰＮ、固定・母ターンＦＰ、
及び全零信号Ｏ８とからなる。
第２図に示された本発明の受信部では、上述のようにＤ
ＳＩ／ＤＮＩ装置でＤＳＩ動作が行われた信号（第３図
ｄ）参照）を受信する。
ＳＩ／ＤＮＩ装置でＤＳＩ動作が行われた信号（第３図
ｄ）参照）を受信する。
次に、第２図を参照して、受信部の構成について述べる
。図において、第１図と同一の記号のものけ同一の構成
のものを示している。ＩＪは受信した直列信号を並列信
号に変換する直並列変換器。
。図において、第１図と同一の記号のものけ同一の構成
のものを示している。ＩＪは受信した直列信号を並列信
号に変換する直並列変換器。
１２はパターン検出器で、直並列変換器１１の出力信号
全骨け、この信号からチャネル識別信号ＣＩ、固定パタ
ーンＦＰ、及び全零信号ＯＳ（非接続信号）を検出する
。１３はパターン検出器１２の検出結果をアドレスカウ
ンタ２ａのチャネルアドレスＰＣＡによシ指定された番
地に書き込む出力レジスタである。１４は直並列変換器
ＩＩの出力信号（受信信号）と擬似ランダム符号発生器
１の出力とを比較する比較器である。１５は比較器１４
の結果（伝送誤り）Ｉｉ ｏ秒毎に累積する加算器であ
る。加算器１５で累積された１０秒毎の累計は、出力レ
ジスタ１３に書き込まれる。
全骨け、この信号からチャネル識別信号ＣＩ、固定パタ
ーンＦＰ、及び全零信号ＯＳ（非接続信号）を検出する
。１３はパターン検出器１２の検出結果をアドレスカウ
ンタ２ａのチャネルアドレスＰＣＡによシ指定された番
地に書き込む出力レジスタである。１４は直並列変換器
ＩＩの出力信号（受信信号）と擬似ランダム符号発生器
１の出力とを比較する比較器である。１５は比較器１４
の結果（伝送誤り）Ｉｉ ｏ秒毎に累積する加算器であ
る。加算器１５で累積された１０秒毎の累計は、出力レ
ジスタ１３に書き込まれる。
１６は・ぐターン検出器１２の検出結果の論理和全演算
するオアケ９−トで、その出力により比較器１４の動作
が制御される。
するオアケ９−トで、その出力により比較器１４の動作
が制御される。
上記のように受信部が構成されていることにより、出力
レジスタ１３の内容をアドレス毎に見ると、 ＤＳＩ／
ＤＮＩ装置の接続状態を知ることができる。
レジスタ１３の内容をアドレス毎に見ると、 ＤＳＩ／
ＤＮＩ装置の接続状態を知ることができる。
以上の説明で明らかなように２本発明によると。
Ｄ Ｓ Ｉ／ＤＮ Ｉ装置のＤＳＩ動作が正しく行なわ
れているか否かを自動的に瞬時にチェックできるという
効果がちる。
れているか否かを自動的に瞬時にチェックできるという
効果がちる。
第１図は本発明によるＤＳＩ／ＤＮＩテスト装置の送信
部の一実施例の構成を示しだブロック図、第２図は本発
明によるＤＳＩ／ＤＮＩテスト装置の受信部の一実施例
の構成を示したブロック図、第３図は本発明の詳細な説
明するだめの波形図である。 １・・・擬似ランダム符号発生器、ｌａ・・・ＲＡＭ
。 １ｂ・・・フィードバックシフトレ・ゾスタ、２・・・
チャネル識別信号発生器＋ ２ ａ・・・アドレスカウ
ンタ。 ２ｂ・・・並直列変換器、３・・・固定Ａターン発生器
。 ４・・・擬似音声バースト信号発生器、５・・・テスト
信号発生器ｒ ５ ａ・・・遅延器、５ｂ・・・インヒ
ビットケ゛−ト、５ｃ・・・アンドゲートｔ ５ ｄ・
・・アンドダート。 ５ｅ・・・インヒビッ）＋”−）、１１・・・直並列変
換器。 １２・・・パターン検出器、１３・・・出力レジスタ。
部の一実施例の構成を示しだブロック図、第２図は本発
明によるＤＳＩ／ＤＮＩテスト装置の受信部の一実施例
の構成を示したブロック図、第３図は本発明の詳細な説
明するだめの波形図である。 １・・・擬似ランダム符号発生器、ｌａ・・・ＲＡＭ
。 １ｂ・・・フィードバックシフトレ・ゾスタ、２・・・
チャネル識別信号発生器＋ ２ ａ・・・アドレスカウ
ンタ。 ２ｂ・・・並直列変換器、３・・・固定Ａターン発生器
。 ４・・・擬似音声バースト信号発生器、５・・・テスト
信号発生器ｒ ５ ａ・・・遅延器、５ｂ・・・インヒ
ビットケ゛−ト、５ｃ・・・アンドゲートｔ ５ ｄ・
・・アンドダート。 ５ｅ・・・インヒビッ）＋”−）、１１・・・直並列変
換器。 １２・・・パターン検出器、１３・・・出力レジスタ。
Claims (1)
- 【特許請求の範囲】 】、 チャネル毎の擬似ランダム符号を発生する手段と
、チャネル識別信号を発生する手段と。 ＤＳＩ／１）ＮＩ架装置音声検出器の検出レベル以下の
固定信号を発生する手段と、チャネル毎に擬似音声バー
スト信号を発生する手段と、前記擬似ランダム符号、前
記チャネル識別信号、及び前記固定信号を受け前記擬似
音声バースト信号によって制御され時分割多重化された
信号を前記ＤＳ Ｉ／ＤＮ Ｉ装置へ送出する手段とを
有する送信部、及び、前記ＤＳＩ／ＤＮＩ装置から出力
された信号を受け、前記擬似ランダム符号、前記チャネ
ル識別信号、及び前記固定信号を検出する手段を有する
受信部からなるＤＳＩ／ＤＮＩテスト装置。 以下余白
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113626A JPS607238A (ja) | 1983-06-25 | 1983-06-25 | Ｄｓｉテスト装置 |
| DE8484107268T DE3485143D1 (de) | 1983-06-25 | 1984-06-25 | Pruefungsgeraet fuer digitalen sprachinterpolator zur anwendung in einem vielfachzugriffszeitmultiplexsystem. |
| US06/623,870 US4608683A (en) | 1983-06-25 | 1984-06-25 | Test apparatus for digital speech interpolator for use in time division multiple access scheme |
| EP84107268A EP0131190B1 (en) | 1983-06-25 | 1984-06-25 | Test apparatus for digital speech interpolator for use in tdma scheme |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113626A JPS607238A (ja) | 1983-06-25 | 1983-06-25 | Ｄｓｉテスト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS607238A true JPS607238A (ja) | 1985-01-16 |
| JPS6334662B2 JPS6334662B2 (ja) | 1988-07-12 |
Family
ID=14616986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113626A Granted JPS607238A (ja) | 1983-06-25 | 1983-06-25 | Ｄｓｉテスト装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4608683A (ja) |
| EP (1) | EP0131190B1 (ja) |
| JP (1) | JPS607238A (ja) |
| DE (1) | DE3485143D1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE140117T1 (de) * | 1989-09-29 | 1996-07-15 | Siemens Ag | Schaltungsanordnung zur prüfung von teilen einer digitalen zeitmultiplex- fernmeldevermittlungsstelle, insbesondere fernsprechvermittlungsstelle |
| US5138619A (en) * | 1990-02-15 | 1992-08-11 | National Semiconductor Corporation | Built-in self test for integrated circuit memory |
| US5475815A (en) * | 1994-04-11 | 1995-12-12 | Unisys Corporation | Built-in-self-test scheme for testing multiple memory elements |
| US5612965A (en) * | 1994-04-26 | 1997-03-18 | Unisys Corporation | Multiple memory bit/chip failure detection |
| US5701313A (en) * | 1995-02-24 | 1997-12-23 | Unisys Corporation | Method and apparatus for removing soft errors from a memory |
| US5666371A (en) * | 1995-02-24 | 1997-09-09 | Unisys Corporation | Method and apparatus for detecting errors in a system that employs multi-bit wide memory elements |
| US5784382A (en) * | 1995-03-01 | 1998-07-21 | Unisys Corporation | Method and apparatus for dynamically testing a memory within a computer system |
| US5511164A (en) * | 1995-03-01 | 1996-04-23 | Unisys Corporation | Method and apparatus for determining the source and nature of an error within a computer system |
| JP3586123B2 (ja) | 1998-12-07 | 2004-11-10 | 三菱電機株式会社 | チャネルチェックテストシステム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3770894A (en) * | 1972-09-25 | 1973-11-06 | Bell Telephone Labor Inc | Automatic transmission line testing system |
| US4002841A (en) * | 1976-01-21 | 1977-01-11 | Bell Telephone Laboratories, Incorporated | Data compression using nearly instantaneous companding in a digital speech interpolation system |
| US4122995A (en) * | 1977-08-02 | 1978-10-31 | Burroughs Corporation | Asynchronous digital circuit testing system |
| US4138599A (en) * | 1977-10-31 | 1979-02-06 | Northern Telecom Limited | Modular communication system having self-identifying modules |
| JPS5568755A (en) * | 1978-11-17 | 1980-05-23 | Mitsubishi Electric Corp | Error measuring instrument for tdma circuit |
| FR2470501A1 (fr) * | 1979-11-22 | 1981-05-29 | France Etat | Equipement d'essai de televiseur recepteur de teletexte |
| JPS5819049A (ja) * | 1981-07-27 | 1983-02-03 | Nec Corp | Ｄｓｉ方式の締め出し率測定装置 |
| US4525789A (en) * | 1982-07-16 | 1985-06-25 | At&T Bell Laboratories | Programmable network tester with data formatter |
| US4503536A (en) * | 1982-09-13 | 1985-03-05 | General Dynamics | Digital circuit unit testing system utilizing signature analysis |
-
1983
- 1983-06-25 JP JP58113626A patent/JPS607238A/ja active Granted
-
1984
- 1984-06-25 DE DE8484107268T patent/DE3485143D1/de not_active Expired - Fee Related
- 1984-06-25 EP EP84107268A patent/EP0131190B1/en not_active Expired
- 1984-06-25 US US06/623,870 patent/US4608683A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3485143D1 (de) | 1991-11-14 |
| EP0131190A3 (en) | 1987-10-14 |
| JPS6334662B2 (ja) | 1988-07-12 |
| EP0131190B1 (en) | 1991-10-09 |
| EP0131190A2 (en) | 1985-01-16 |
| US4608683A (en) | 1986-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4316285A (en) | Framing circuit for digital receiver | |
| EP0320882A2 (en) | Demultiplexer system | |
| JPS607238A (ja) | Ｄｓｉテスト装置 | |
| US3963869A (en) | Parity framing of pulse systems | |
| JPH02131040A (ja) | ディジタルパス監視方法およびスタッフ多重変換装置ならびに通信システム | |
| US5107495A (en) | Frame synchronization system | |
| US6490317B1 (en) | Data, path and flow integrity monitor | |
| US5671248A (en) | Spread spectrum communication equipment | |
| JPH03110947A (ja) | 故障監視回路を備えた通信装置 | |
| JP2973740B2 (ja) | 回線監視方式 | |
| JP3016280B2 (ja) | 装置内監視方式 | |
| JP3008554B2 (ja) | 監視方式 | |
| JP3422403B2 (ja) | パス監視システム | |
| JP3101632B2 (ja) | 試験信号発生装置 | |
| KR100224644B1 (ko) | 직렬 입력 데이터의 수신 저장 장치 | |
| JPS63103528A (ja) | タイムスロツトアサインテ−ブル切替制御方式 | |
| JPH05344100A (ja) | パリティ誤り検出方式 | |
| JP5354455B2 (ja) | シリアル通信装置 | |
| JPH04242351A (ja) | エラーパルス発生回路 | |
| JPH0595387A (ja) | 回線監視回路 | |
| JPS60109344A (ja) | ストップビット長調整方式 | |
| KR980007163A (ko) | 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법 | |
| JPS59229958A (ja) | マルチフレ−ム同期試験方式 | |
| JPH0126597B2 (ja) | ||
| JP2002084262A (ja) | 無瞬断切替装置 |