JPS6068761A - デイジタル信号発振器 - Google Patents
デイジタル信号発振器Info
- Publication number
- JPS6068761A JPS6068761A JP17632783A JP17632783A JPS6068761A JP S6068761 A JPS6068761 A JP S6068761A JP 17632783 A JP17632783 A JP 17632783A JP 17632783 A JP17632783 A JP 17632783A JP S6068761 A JPS6068761 A JP S6068761A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- digital signal
- transmits
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/44—Signalling arrangements; Manipulation of signalling currents using alternate current
- H04Q1/444—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies
- H04Q1/446—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using one signalling frequency
- H04Q1/448—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using one signalling frequency with conversion of a single frequency signal into a digital signal
- H04Q1/4485—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using one signalling frequency with conversion of a single frequency signal into a digital signal which is transmitted in digital form
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Devices For Supply Of Signal Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、複数種類の信号の基本周期分のＰＣＭ符号化
標本値をあらかじめ記憶している読み出し専用のメモリ
を用いたディジタル信号器の改良に係るものである。
標本値をあらかじめ記憶している読み出し専用のメモリ
を用いたディジタル信号器の改良に係るものである。
（従来技術）
第１図は、従来のディジタル信号発振器の構成を示す機
能ブロック図であって、図中、ＣＴＬは複数ある可聴周
波信号の１つを選択する制御回路、ＲＯＭ １は複数の
可聴周波信号の基本周期分のＰＣＭ符号化標本値と無通
話・ぐターンｆ：記憶する読み出し専用メモリ（以下、
単にメモリＲＯＭ １と云う）、ＡＤＲ１は前記メモリ
ＲＯＭ １のアドレスを指定するアドレス制御回路、Ｈ
ＧＴは前記メモリＲＯＭ ２の出力をハイウェイ溜に送
出するケ８−ト回路、ＴＩＭは前記アドレス制御回路Ａ
ＤＲ１およびダート回路ＨＧＴで必要とするタイミング
の発生回路である。
能ブロック図であって、図中、ＣＴＬは複数ある可聴周
波信号の１つを選択する制御回路、ＲＯＭ １は複数の
可聴周波信号の基本周期分のＰＣＭ符号化標本値と無通
話・ぐターンｆ：記憶する読み出し専用メモリ（以下、
単にメモリＲＯＭ １と云う）、ＡＤＲ１は前記メモリ
ＲＯＭ １のアドレスを指定するアドレス制御回路、Ｈ
ＧＴは前記メモリＲＯＭ ２の出力をハイウェイ溜に送
出するケ８−ト回路、ＴＩＭは前記アドレス制御回路Ａ
ＤＲ１およびダート回路ＨＧＴで必要とするタイミング
の発生回路である。
次に、以上の如く構成されたディジタル信号発振器の動
作を説明する。
作を説明する。
外部、例えば図示しない制御部から制御信号が到来する
と、制御回路ＣＴＬは、あらがじめ設定されている複数
ある可聴周波信号の１つを選択して選択信号を作成し、
アドレス制御回路ＡＤＲｌに送出する。アドレス制御回
路ＡＤＲ１では、前記制御回路ＣＴＬからの選択信号と
タイミング発生回路１’ＩＭからのタイミング信号とに
より、前記選択信号に対応したＰＣＭ符号化標本値のワ
ード数分だけメモＩＪ ＲＯＭ ｌのアドレスを標本化
周期で循環的に発生し、フドレス指定信号としてメモリ
ＲＯＭ １に送出する。このアドレス指定信号の送出は
、制御回路ＣＴｌ−から別の選択信号を受け取るか、あ
るいはいずれのｆ択信号も受け取らない状態になるまで
行なわｔする。
と、制御回路ＣＴＬは、あらがじめ設定されている複数
ある可聴周波信号の１つを選択して選択信号を作成し、
アドレス制御回路ＡＤＲｌに送出する。アドレス制御回
路ＡＤＲ１では、前記制御回路ＣＴＬからの選択信号と
タイミング発生回路１’ＩＭからのタイミング信号とに
より、前記選択信号に対応したＰＣＭ符号化標本値のワ
ード数分だけメモＩＪ ＲＯＭ ｌのアドレスを標本化
周期で循環的に発生し、フドレス指定信号としてメモリ
ＲＯＭ １に送出する。このアドレス指定信号の送出は
、制御回路ＣＴｌ−から別の選択信号を受け取るか、あ
るいはいずれのｆ択信号も受け取らない状態になるまで
行なわｔする。
以上、アドレス制御回路ＡＤＲ１よりアドレス指定信号
を受けたメモリＲＯＭ １は、アドレス指定と対応する
エリアの記憶内容を標本化周期で循環的に読み出し、ケ
８−ト回路ＨＧＴに送出する。テート回路ＨＧＴ ｔ」
１、前記メモリＲＯＭ ｌからの出力をタイミング発生
回路ＴＩＭからのタイミング信号によりハイウェイＨＷ
の所定のタイムスロットに標本化周期で送出する。なお
、タイミング発生回路ＴＩＭでは、図示しない回路から
のクロ、り供給により、アドレス制御回路ＡＤＲ１およ
びｒ−）回路ＨＧＴで必要とするタイミング信号を標本
化周期で作成し、送出している。
を受けたメモリＲＯＭ １は、アドレス指定と対応する
エリアの記憶内容を標本化周期で循環的に読み出し、ケ
８−ト回路ＨＧＴに送出する。テート回路ＨＧＴ ｔ」
１、前記メモリＲＯＭ ｌからの出力をタイミング発生
回路ＴＩＭからのタイミング信号によりハイウェイＨＷ
の所定のタイムスロットに標本化周期で送出する。なお
、タイミング発生回路ＴＩＭでは、図示しない回路から
のクロ、り供給により、アドレス制御回路ＡＤＲ１およ
びｒ−）回路ＨＧＴで必要とするタイミング信号を標本
化周期で作成し、送出している。
以上は、可聴周波信号を送出する場合の説明であり、以
下に無通話・ゼターンの送出動作について説明する。
下に無通話・ゼターンの送出動作について説明する。
先ず、制御回路ＣＴＬが、あらかじめ設定されている可
聴周波信号のいずれも選択されていない状態、換言する
と、外部より制御信号が到来せず、無音状態を検出する
と、該制御回路ＣＴＬは、その旨の信号をアドレス制御
回路ＡＤＲ１に送出する。
聴周波信号のいずれも選択されていない状態、換言する
と、外部より制御信号が到来せず、無音状態を検出する
と、該制御回路ＣＴＬは、その旨の信号をアドレス制御
回路ＡＤＲ１に送出する。
アドレス制御回路ＡＤＲ１では、前記信号により可聴周
波信号のＰＣＭ符号化標本値が記憶されているメモＩＪ
ｌｌ０Ｍ ｌの領域に対する循環的なアドレス発生を
抑止、例えば前記信号によりアドレス発生機能をリセッ
ト状態に切替えてアドレス発生を停止させるとともに、
無通話・ぐターンが記憶されているメモリＲＯＭ １の
アドレスを発生し、アドレス指定信号としてメモリＲＯ
Ｍ ｉに送出する。メモリＲＯＭ １では、前記アドレ
ス指定信号により、対応アドレスのエリアから無通話パ
ターンを読み出し、ケ″−１・回路ＨＧＴに送出する。
波信号のＰＣＭ符号化標本値が記憶されているメモＩＪ
ｌｌ０Ｍ ｌの領域に対する循環的なアドレス発生を
抑止、例えば前記信号によりアドレス発生機能をリセッ
ト状態に切替えてアドレス発生を停止させるとともに、
無通話・ぐターンが記憶されているメモリＲＯＭ １の
アドレスを発生し、アドレス指定信号としてメモリＲＯ
Ｍ ｉに送出する。メモリＲＯＭ １では、前記アドレ
ス指定信号により、対応アドレスのエリアから無通話パ
ターンを読み出し、ケ″−１・回路ＨＧＴに送出する。
ケ゛−ト回路ＨＧＴでは、前記読の出された無通話パタ
ーンをタイミング発生回路’ｒｆＭからのタイミング信
号によυノ・イウエ−ｆ ’ＨＷの所定のタイムスロッ
トに標本化周期で送出する。
ーンをタイミング発生回路’ｒｆＭからのタイミング信
号によυノ・イウエ−ｆ ’ＨＷの所定のタイムスロッ
トに標本化周期で送出する。
以上、詳述のように、従来のディジタル信号発振器のｔ
！＋ｉ成では、可聴周波信号のＰＣＭ符号化標本値を送
出する場合のメモリＲＯＭ １のアドレス指定手段と、
無通話・ぐターンを送出する場合のメモリＲＯＭのアド
レス指定手段とが異っており、したがって、ディジタル
信号発振器の中で重要な機能を占めているアドレス制御
回路ＡＤＲ１の回路構成が複列（となり、かつ回路規模
も大きくなる等の問題があった。。
！＋ｉ成では、可聴周波信号のＰＣＭ符号化標本値を送
出する場合のメモリＲＯＭ １のアドレス指定手段と、
無通話・ぐターンを送出する場合のメモリＲＯＭのアド
レス指定手段とが異っており、したがって、ディジタル
信号発振器の中で重要な機能を占めているアドレス制御
回路ＡＤＲ１の回路構成が複列（となり、かつ回路規模
も大きくなる等の問題があった。。
（発明の目的）
本発明は、このような問題点を除去する為になされたも
のであって、アドレス制ｉ″１１１回路の構成条件４４
単一１ヒしてその構成を簡単にし、経済化を図っ／・−
ディジタル信号発振器を提供することを目的どする。
のであって、アドレス制ｉ″１１１回路の構成条件４４
単一１ヒしてその構成を簡単にし、経済化を図っ／・−
ディジタル信号発振器を提供することを目的どする。
（発明の構成）
すなわち、本発明は、この種のディジタル信号発振器に
おいて、可聴周波信号を発生しない無音状態をディノタ
ル信号・ぐターンで設定する回路、および該ディジタル
信号パターンとメモリ出力である可聴周波信号を示すＩ
）ＣＭ符号化標本値とを選択し、出力する回路を付加し
て構成したもので、これにより上記目的を達成するもの
である。以下、図面を用いて本発明を説明する。
おいて、可聴周波信号を発生しない無音状態をディノタ
ル信号・ぐターンで設定する回路、および該ディジタル
信号パターンとメモリ出力である可聴周波信号を示すＩ
）ＣＭ符号化標本値とを選択し、出力する回路を付加し
て構成したもので、これにより上記目的を達成するもの
である。以下、図面を用いて本発明を説明する。
（実施例）
第２図は、本発明に係るディジタル信号発振器の一実施
例を示す機能プロ、り図であり、図中、ＣＴＬ 、 Ｈ
ＧＴ 、 ＴＩＭは各々第１図と同じ制御回路、ケ゛−
ト回路、タイミング発生回路である。ＲＯＭ ２は複数
の可聴周波信号の基本周期分のＰＣＭ符号化標本値を記
憶している読み出し専用メモリ（以下、単にメモリＲＯ
Ｍ ２と云う）、ＡＤＲ２はｒ？ｉ＋記メモリＲＯＭ
２のアドレス制御回路、ＰＴＳは無音状態をアイソタル
１言号パターンで設定している無通話・ぐターン発生回
路、ＳＥＬは前記メモ！Ｊ ’ＲＯＭ ２の出力と無通
話パターン発生回路ＰＴＳの出力のいずれか−方の出力
を岡択し、久゛−ト回路ＨＯＴに送出する選択回路“で
ある。
例を示す機能プロ、り図であり、図中、ＣＴＬ 、 Ｈ
ＧＴ 、 ＴＩＭは各々第１図と同じ制御回路、ケ゛−
ト回路、タイミング発生回路である。ＲＯＭ ２は複数
の可聴周波信号の基本周期分のＰＣＭ符号化標本値を記
憶している読み出し専用メモリ（以下、単にメモリＲＯ
Ｍ ２と云う）、ＡＤＲ２はｒ？ｉ＋記メモリＲＯＭ
２のアドレス制御回路、ＰＴＳは無音状態をアイソタル
１言号パターンで設定している無通話・ぐターン発生回
路、ＳＥＬは前記メモ！Ｊ ’ＲＯＭ ２の出力と無通
話パターン発生回路ＰＴＳの出力のいずれか−方の出力
を岡択し、久゛−ト回路ＨＯＴに送出する選択回路“で
ある。
次に、以」−の如く構・成されたディノタル信号発振器
の動作を説明する。
の動作を説明する。
＊ｉＪ’ ｌｐ３．ｉ周波イ５；号のｐｃＭね骨化標本
値の送出動作は、第１図−Ｃ述べた従来技術と同様に行
なわれる。
値の送出動作は、第１図−Ｃ述べた従来技術と同様に行
なわれる。
このｔｌ、’Ｊ、ｉｌｉ制御回路ＣＴＬでは、＜Ｉｊ制
御信号が外部より’Ｉ’１１来しているか、否かに応じ
て選択回路ＳＥＬにｉＪ Ｌで検出１８号を送出する。
御信号が外部より’Ｉ’１１来しているか、否かに応じ
て選択回路ＳＥＬにｉＪ Ｌで検出１８号を送出する。
詳述すると、制御回１餡ＣＴＬが、制御信号が到来して
いることを検出、換ｈ；すると、いずれか１つの可聴１
周波信号が選択さＪした状態を検出すると、例えは”
ｉ ”の信号を検出信号として選択回路ＳＥＬに送る。
いることを検出、換ｈ；すると、いずれか１つの可聴１
周波信号が選択さＪした状態を検出すると、例えは”
ｉ ”の信号を検出信号として選択回路ＳＥＬに送る。
又、制御信月が到来せず、いずれの可聴周波信号も選択
されず無音状態であることを検出すると、例えば” ｏ
”の信号を検出信号として選択回路ＳＥＴ、に送る。
されず無音状態であることを検出すると、例えば” ｏ
”の信号を検出信号として選択回路ＳＥＴ、に送る。
選択回路Ｓｌ化は、以」二の検出信号” １ ”あるい
は′“（〕″の受け取りにより、その検出信号に応じて
選択切替えを行い、メモＩＪ ＲＯＭ ２からの可聴周
波信号のＲＣＭ杓号化標本値を送出し、あるいは無通話
パターン発生回路ＰＴＳからの無音状態を示すディノタ
ル信号／、ｏターンを送出する。ケ゛−ト回路ＨＧＴは
、所定の標本化周期で、前記選択回路ＳＥＬから出力さ
れたディノタル信号パターンを７・イウエイＨＷの所定
のタイムスロノ１−に送出することになる。
は′“（〕″の受け取りにより、その検出信号に応じて
選択切替えを行い、メモＩＪ ＲＯＭ ２からの可聴周
波信号のＲＣＭ杓号化標本値を送出し、あるいは無通話
パターン発生回路ＰＴＳからの無音状態を示すディノタ
ル信号／、ｏターンを送出する。ケ゛−ト回路ＨＧＴは
、所定の標本化周期で、前記選択回路ＳＥＬから出力さ
れたディノタル信号パターンを７・イウエイＨＷの所定
のタイムスロノ１−に送出することになる。
以上説明したようにこれまで述べた実施例では、無通話
パター／の送出を無通話パターンの発生回路と選択回路
とで構成しているため、従来の如くメモ１．Ｉ ＲＯＭ
に無通話パターンを記憶させ、対応する記憶領域をアド
レス指定することにより無通話・ぞターンを送出する必
要がない。従って、アドレスｆｌｊＩ］御回路は、可聴
周波信号のＰＣＭ符号化標本値のアドレスを標本化周期
で循環的に発生させるだけの機能でよく、いずれの可聴
周波信号も選択されていない状態では、従来の如く該循
環的アドレス発生の抑止及び無通話パターンのアドレス
発生をする必要がなく、アドレス制御回路の構成を簡略
化でき従って規模を小さくできることが明らかである。
パター／の送出を無通話パターンの発生回路と選択回路
とで構成しているため、従来の如くメモ１．Ｉ ＲＯＭ
に無通話パターンを記憶させ、対応する記憶領域をアド
レス指定することにより無通話・ぞターンを送出する必
要がない。従って、アドレスｆｌｊＩ］御回路は、可聴
周波信号のＰＣＭ符号化標本値のアドレスを標本化周期
で循環的に発生させるだけの機能でよく、いずれの可聴
周波信号も選択されていない状態では、従来の如く該循
環的アドレス発生の抑止及び無通話パターンのアドレス
発生をする必要がなく、アドレス制御回路の構成を簡略
化でき従って規模を小さくできることが明らかである。
（発明の効果）
以上、詳述の如く本発明によれば、デイジタルイ１５号
発振：（：）において最も大切な機能の、１つを分担す
るメモリのアドレス制御回路の構ｆｉ、力よ、その構成
４、件のＩ）′・−化によって簡単なものとなり、力・
つ、そＪｌに伴／１、うアドレス制御回路で削減される
回路規（ψは、イ１加した無通話・リーン発生回路と選
択回路の規（、ｌ：＞と較べて大きなものとなり、経済
イし７５＝図１′Ｙる姶−の効果・が期待できるのであ
る。
発振：（：）において最も大切な機能の、１つを分担す
るメモリのアドレス制御回路の構ｆｉ、力よ、その構成
４、件のＩ）′・−化によって簡単なものとなり、力・
つ、そＪｌに伴／１、うアドレス制御回路で削減される
回路規（ψは、イ１加した無通話・リーン発生回路と選
択回路の規（、ｌ：＞と較べて大きなものとなり、経済
イし７５＝図１′Ｙる姶−の効果・が期待できるのであ
る。
第１図（：１従来のディツタノド信号発振器の４狩成全
示り機能ゾロ、り図、第２図は本発明に係るデイノクル
（ＦＡ ”’７発振器の一実施例を示す機能プロ、り図
である。 Ｃ’ｒＬは制御回路、ＡＤＲｌ 、 ＡＤＲ２はア１；
ｖ 、ｔ、 ｌｌｊ御回路、１ζＯＭ ７ 、 ＲＯ
Ｍ ２は読み出し専用メモ１〕、＋１０Ｔはケ８−１・
回路、ＴＩＭはタイミンク゛発生回路、１）ＴＳは無、
１１１話・ぐターン発生回路、ＳＥＬは選甘く回路であ
る。 手続補正書（自発） ５８．１？。 昭和 年 月 特許庁長官 殿 １、事件の表示 昭和５８年 特 許 願第１７６３２７号２ 発明の名
称 ディジタル信号発振器 ３ 補正をする者 事件との関係 特許出願人 住 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号住 所（〒１０５） 東京都港区虎ノ門１丁目７香１
２号沖電気工業株式会社内 氏名（６８９２） 弁理士 鈴木敏明 電話 ５０１−３１１１（大代表） ５ 補正の対象 図面「第２図」 第２図
示り機能ゾロ、り図、第２図は本発明に係るデイノクル
（ＦＡ ”’７発振器の一実施例を示す機能プロ、り図
である。 Ｃ’ｒＬは制御回路、ＡＤＲｌ 、 ＡＤＲ２はア１；
ｖ 、ｔ、 ｌｌｊ御回路、１ζＯＭ ７ 、 ＲＯ
Ｍ ２は読み出し専用メモ１〕、＋１０Ｔはケ８−１・
回路、ＴＩＭはタイミンク゛発生回路、１）ＴＳは無、
１１１話・ぐターン発生回路、ＳＥＬは選甘く回路であ
る。 手続補正書（自発） ５８．１？。 昭和 年 月 特許庁長官 殿 １、事件の表示 昭和５８年 特 許 願第１７６３２７号２ 発明の名
称 ディジタル信号発振器 ３ 補正をする者 事件との関係 特許出願人 住 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号住 所（〒１０５） 東京都港区虎ノ門１丁目７香１
２号沖電気工業株式会社内 氏名（６８９２） 弁理士 鈴木敏明 電話 ５０１−３１１１（大代表） ５ 補正の対象 図面「第２図」 第２図
Claims (1)
- 【特許請求の範囲】 あらかじめ設定された複数の可聴周波信号の基本周期分
のＰＣＭ符号化標本値をメモリに記憶させておき、その
記憶内容を標本化周期で循環的に読み出すことで所望の
可聴周波信号を発生するディジタル信号発振器において
、 可聴周波信号を発生しない無音状態をディジタル信号パ
ターンで設定した回路と、該設定されたディジタル信号
・ぐターンと前記メモリから出力されるＰＣＭ符号化標
本値とを選択し、出力する回路を付加し、無音状態を含
む所望のディジタル信号パターを発発生することを特徴
とするディジタル信号発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17632783A JPS6068761A (ja) | 1983-09-26 | 1983-09-26 | デイジタル信号発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17632783A JPS6068761A (ja) | 1983-09-26 | 1983-09-26 | デイジタル信号発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6068761A true JPS6068761A (ja) | 1985-04-19 |
Family
ID=16011644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17632783A Pending JPS6068761A (ja) | 1983-09-26 | 1983-09-26 | デイジタル信号発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6068761A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5793770A (en) * | 1980-12-02 | 1982-06-10 | Fujitsu Ltd | Digital audible signal tone generation system |
| JPS5864862A (ja) * | 1981-10-14 | 1983-04-18 | Nec Corp | デイジタル可聴音発生回路 |
-
1983
- 1983-09-26 JP JP17632783A patent/JPS6068761A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5793770A (en) * | 1980-12-02 | 1982-06-10 | Fujitsu Ltd | Digital audible signal tone generation system |
| JPS5864862A (ja) * | 1981-10-14 | 1983-04-18 | Nec Corp | デイジタル可聴音発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930005466A (ko) | Dsp를 사용하는 텔레비젼 수상기 | |
| JPS6068761A (ja) | デイジタル信号発振器 | |
| JP2007019668A (ja) | 電力線通信システム、宅内系ｐｌｃモデム、アクセス系ｐｌｃモデムおよび電力線通信方法 | |
| JP2723663B2 (ja) | アクティブソーナー装置 | |
| JP2632354B2 (ja) | 着信音同期方式 | |
| JPH0727740Y2 (ja) | ダイアル信号伝送回路 | |
| JPH0575298B2 (ja) | ||
| KR910015191A (ko) | 음향효과 장치 | |
| JPS61189054A (ja) | デイジタル電話機の可聴音発生回路 | |
| JPH05122752A (ja) | ボタン電話装置 | |
| JPH01248850A (ja) | 音声パケット通信システムの信号欠落防止回路 | |
| JPS62208791A (ja) | デイジタル信号トランク | |
| JPS59101543U (ja) | デジタル式個別選択呼出受信機 | |
| JPS6253092B2 (ja) | ||
| KR19990047700A (ko) | 교환기에서의 톤 발생 장치 및 방법 | |
| JPH01317069A (ja) | 音声圧縮伝送におけるフォーマット変換装置 | |
| KR920005558A (ko) | 전전자 교환기에서의 종합정보통신망 사용자부기능의 구현방법 | |
| KR880003519A (ko) | Tv 수상기용 2배 주사화상 처리장치 | |
| KR940002844A (ko) | 오류 정정 시스템 | |
| JPS61230547A (ja) | デ−タ伝送用網制御装置のアダプタ | |
| JPS59167732A (ja) | 入出力装置制御方式 | |
| JPH025078B2 (ja) | ||
| JPH03175842A (ja) | 音声パケット無音制御方式 | |
| JPH02309892A (ja) | 呼処理信号管理方式 | |
| KR920014334A (ko) | 전전자 교환기의 프레임 감지회로 |