JPS6068457A - 超小型コンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は超小型コンピュータに関する。

例えば、馬場玄式著：最新・電子デバイス事典（昭和５
１年３月２０日発行）の第１５〜１７頁には、記憶装置
・制御装置・演算装置を１つの半導体チノブに搭載した
マイクロコンピー−ｌＸ（超小型コンピュータ）のＣ　
Ｐ　Ｕ　（　Ｃｅｎｔｒａｌ　Ｐｒｏ−ｃｅｓｓｉｎｇ
　Ｕｎｉｔ　）が示されている。

この発明における超小型コンピータは、コンピータを構
成するための少なくとも中央演算制御回路、主メモリ回
路、補助メモリ回路及び周辺装置のための制御回路が１
つのプリント基板に実装され、さらにこのプリント基板
上に、又はプリント基板外に制御信号入力手段及び表示
手段が付加されている構成のコンピュータであるとして
説明される。

マイクロコンと称されている既知の超小型コンピュータ
は専用の機械命令信号によって制御され、また、周辺装
置のための適切な制御回路装置を持っていなかった。

このことにより従来既知の超小型コンピータは使用者に
対し、高度な知識と細心の注意とを要求していた。また
上記のように周辺装置のための適切な制御回路装置を持
っていないので、周辺装置に．特殊なものまたは非常圧
制限されたもの以外を使用しづらく、しかも使用者の熟
練した操作技術を要求していた。

超小型コンピュータは通常、比較的広い汎用性とするた
めの最小の機能を持つ。それ故に使用に当って、使用者
が必要ならばシステムを拡張しなければならない。従来
既知Ｑ超小型コンピュータはこのような拡張のための要
求を充分満足させ得なかった。

したがって、この発明の１つの目的は本格的な超小型コ
ンピュータを得ることにある。

この発明の他の目的は入出力装置と補助記憶装置を装備
できる超小型コンピュータを得ることにある。

この発明の他の目的は使用者に高度の知識と細心の注意
を要求しない超小型コンビーータを得ることにある。

この発明の他の目的はシステムの拡張が容易に行なえる
超小型コンピュータを得ることにある。

この発明の他の目的は広範な用途が可能な超小型コンピ
ュータを得ることにある。

この発明の他の目的は低価格な超小型コンピータを得る
ことにある。

この発明の他の目的は周辺装置の制御が容易な超小型コ
ンピュータを得ることにある。

この発明の他の目的は、汎用性の有る周辺装置を使用で
きる超小型コンビーータを得ることにある。

この発明の他の目的は、比較的安価な表示手段が使用で
きる超小型コンピュータを得ることにある。

この発明の更に他の目的は以下の説明及び図面から明ら
かとなるであろう。

上記目的を達成するための本発明の一実施例は、システ
ム拡張用の多ビンコネクタとは別にＣＰＵボードへの電
源供給用コネクタを設け、ＣＰＵボードのみで使用する
際に、安価なコネクタの４ですむようにしたマイクロ・
コンピュータである。

この発明の実施例は、特に制限されないが、超／」１型
コンピユータは、例えば７８の実行命令と７種のアドレ
シングモードをもつ８ピント処理を行なう１つの半導体
チップを使用したプロセッサ（中央演算制御回路）用の
ＬＳＩ（大規模半導体集積回路、例えば製品名ＨＤ４６
８０００大規模半導体集積回路装置）と、周辺ＬＳＩ（
メモリ、ｌ１０（入出力）ボート等）等から構成される
コンピュータ本体と、入出力装置に相当する電卓ケース
内蔵のボケシタプルコンソールとから構成することがで
きる。

このコンピュータ本体は、アセンブリ言語のためのプロ
グラムメモリを持ち、ユーザのプログラム学習が簡単に
なり、またシンポリンク言語のためデパックが効率的に
行なえる。

今後この装置のことをトレーニングモジュールと称する
。

本発明の一実施例に従うトレーニングモジュールの概要
な次忙説明する。

トレーニングモジュールは、１つのプリント基板により
構成されるモジュール本体とこの本体に複数の配線によ
り結合され、電子式卓上計算機と類似な型のケースに内
蔵された複数のキートップと信号表示手段をもつポケッ
タブルのコンソールとからなる。このトレーニングモジ
ュールにはシステムの制御プログラムとしてのモニタ、
アセンブラがファームウェアとして標準装備されており
、このトレーニングモジュールの操作は上記のポケッタ
ブルコンソールのキー人力で行なわれる。キー人力に対
する応答は、表示手段として口字型の７セグメント及び
小数点表示セグメントを持つ８セグメント１４桁デジト
ロン表示器上忙表示される。最大１４個の表示信号は、
ＡないしＺの英文字、数字及び特殊文字で構成されるい
わゆるアルファメリックである。このモジュールは上記
コンソールのキーからソースプログラムを入力し、上記
のデジトロン表示器で入力文字を確認しつつアセンブル
することができる。このトレーニングモジュールは本体
に例えば、オーディオカセットデツキとして製品化され
ているテープデツキと全く同じ形式のデツキができるよ
う九インクフェイスを装備している。したがって、カセ
ットテープからソースプログラムをアセンブルしたり、
ソーステープの修正等も可能である。第１図にトレーニ
ンクモシュールの１図を示す。このトレーニングモジュ
ールは、プリント基板２上にＭＰＵ（Ｍｉｃｒｏ　Ｐｒ
ｏｃｅｓｓｉｎｇ　Ｕｎｉｔ　）　、ＲＡＭ（Ｒａｎｄ
ｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ　）等を実装したモ
ジュール本体ｌと、これＶＣ７ラツトケーブル４により
連結されるポケッタブルコンソール３とからなる。第２
図にモジュール本体１のブロック図を掲げ、第３図に、
ポケッタブルコンソール２のブロック図を掲げる。

第１図及び第２図においてそれぞれの構成は次のように
なっている。ＭＰＵはＬＳＩで構成されタセントラルプ
ロセッサ（中央演算制御回路）であり、次に説明するメ
モリ回路からの機械命令語にもとづいてメモリ回路及び
周辺装置のための制御回路を制御する。ＭＩはＬＳＩで
構成された制御用メモリ回路としての３゛２にピッ）Ｒ
ＯＭ（読み出し専用メモリ）であり、モニタプログラム
とアセンブリプログラムがファームウェアとして入れら
れている。Ｍ２は１２８バイトのＮチャンネル−ＭＯＳ
ＦＥＴを使用したＬＳＩで構成されたＲＡＭであり、モ
ニタプログラムを実行する際のワークエリアを構成する
。Ｍ３は、ＩＫ×４ビットのＮ−ＭＯ８ＬＳＩの６個か
らなる一ＲＡＭであり、ユーザのためのプログラムエリ
アを構成する。ＰＩＡＩ）’！ＬＳＩに構成されたパラ
レル■１０（入出力）ボート本体１とポケッタブルコン
ソール３とのインク７エイス用に使用される。ｃｌは２
６ピンコネクタであり、ポケッタブルコンソール３から
の７ラツトケーブル４と本体１とを結合するために用い
られる。ＡＣＩＡはＬＳＩに構成されたシリアルＩ１０
ボートであり、カセノトテーブデノキインタフェイス回
路工０とシステムバスとを連絡するのに使用される。Ｓ
Ｂはシステムバスであり、アドレスの１６ライン、デー
タの８ライン及び、Ｒ／Ｗ（読み出し／＠き込み）制御
ライン等により構成される。ＩＯはカセットテープデツ
キ等の磁気テープ記録手段に変調された情報を入力する
ため及びその記録手段からの変調記録情報を復調するた
めのＬＳＩに構成された変復調回路である。ＣＰＧはク
ロック信号を発生させるための発振回路を構成するＬＳ
Ｉであり、ＣＲは上記発振回路のための水晶振動子であ
る。

ＣＴはＬＳＩに構成されたカウンタによる分周回路であ
り、タイマ割込みのためのクロック信号（１，２ＫＨｚ
）、及びカセットテープデツキに情報を書き込む際に使
用されるクロック信号（１，２ＫＨｚ　、　２．、４　
ＫＨｚ　、　４．８　ＫＨｚ　）を発生する。ＴＲは１
命令トレース割込み発生回路であり、ＭＰＵにＮＭＩ　
（Ｎｏｎ　Ｍａｓｋ−ａｂｌｅ　Ｉｎｔｅｒｒｕｐｔｉ
ｏｎ）割込みをする。ＢＤはＬＳＩＩＣ構成されたトラ
イステート・バスドライバであり、論理値１．０状態の
信号を出力し、第３の状態で論理値１，０の状態の信号
を入力する。このドライバは信号に対し、双方向性であ
るので拡張システムを付加する際にこの拡張システムを
本体１のアドレスバス、データバスに連結する時の双方
向バスドライバとして使用される。

ＰＩＡ２はＬＳＩに構成されたパラレルＩ１０ボートで
ありプリント基板２の端子Ｃ２を通してユーザが使用す
るＩ１０ボートである。

ＲＭはカセットテープデツキのスタート／ストップをリ
モート制御するためのリモート制御回路である。この制
御回路は第１図より明らかなように、プリント基板上に
２個設けられており、それ故に２台のカセットデツキの
ス＄−）／ストップを制御する。

Ｃ２はプリント基板２により構成された１００ビンコネ
クタであり、拡張システムとするときにカードケージの
受側コネクタに差込み可能なようにされている。

Ｊｌはテープデツキへ入力信号を入力するためのジャン
ク、Ｊｌはテープデツキからの出力信号を受けるジャッ
クである。

Ｊ、はジャックＪ、に対応したテープデツキをリモート
コントロールするためのジャック、Ｊ４はジャックＪ、
に対応したテープデツキをリモートコントロールするた
めのジャックである。

ＰＴはプリント基板２に取りつけられた電源端子であり
十端子５と一端子６を有する。

次にポケッタブルコンソール３の各ブロックの説明をす
る。

ＳＤはセグメントドライバであり、パラレルエ１０ＰＩ
ＡＩからの８本の信号１１ＰＡｏないしＰＡ７に転送さ
れた表示セグメントパターン信号により表示管ＤＳＰを
駆動する。

ＤＳＰは１桁当り口字型に配列された７個の表示セグメ
ントと１個の小数点表示セグメントを有する１４桁８セ
グメント発光表示管である。

ＤＣは、４−１６ライン拳デコーダである。このデコー
ダはパラレルＩ／Ｑポー）ＰＩＡＩがらの４本の信号線
ＰＢＯないしＰＢ４Ｖｃおけるパラレル４ビツトから成
る表示桁情報をデコードし、表示の桁セレクト及びキー
ボードＫＢの６列のスキャン信号を作る。

ＲＤは表示桁セレクト用ドライバであり、表示管の１桁
と１対工対応忙設けられ上記デコーダＤＣからの桁選択
信号を受けて表示管の対応する桁をドライブする。

ＫＢは６×８キーボードマトリツクスであり、図示しな
いが８本の行導体と６本の列導体とを有し、行導体と列
導体との交点にキートップによりこれら行導体と列導体
の相互を接続する接点を持つ。６本の列導体は上記のよ
うにデコーダＤＣの６本の出力線にそれぞれ接続される
。

ＥＣは８−エンコーダでありキーボードＫ　Ｂの８行ラ
インからの行情報をエンコードし、３ビツト構成のキー
エンコード信号及び１ビツト構成のキー操作表示信号を
出力する。この計４ビットの信号はパラレルＩ１０ボー
トＰＩＡ１の出力端ＰＢ４ないしＰＨ１およびＰＨ７に
転送される。

ＳＶＲはスイッチング・ボルテージ春しギエレータであ
り螢光表示管駆動用回路の電源（２７Ｖ）となる。

上記のトレーニングモジュールは次のような特徴を有す
る。

［１１同一プリント基板２上の３２にビットマスクＲＯ
ＭＭ、にアセンブ２を７アームウエア化したことで、従
来のようなアセンブラ紙テープのローディング無しに直
ぐにアセンブルすることが可能である。さらにこのＲＯ
ＭＭ、によるアセンブラにより、ポケッタブルコンソー
ル３のキーからキー人力されたソースプログラムをＲＡ
Ｍメモリ上に直接にオブジェクトプログラムとして入力
することができる。

したがってプログラム変換ＫＷする労力が不要である。

また、シンポリンク言語が使用されるのでプログラム入
力及びそのデパックが非常に簡単である。

＋２１　コンソール３は本体１より機械的に分離されて
おり、フラットケーブル４により本体ｌｖｃ電気的に結
合されている。フットケーブルは複数本の平行導体をプ
ラスチックからなる絶縁材料により一体成形してつくら
れたものであり、フレキシブルである。コンソール３は
本体ＩＫ対し移動可能である。コンソールは周知の電子
式卓上計算機と類似なり−スにおいて構成され、また上
記のように本体１から機械的に分離されていることから
掌上で操作が可能であり、操作性が優れている。このコ
ンソール３はまた、従来のテレタイプコンソールと同様
なアルファメリック文字のキー人力が可能であり、テレ
タイプライタより低価格である。

このコンソール３はさらに、第１図及び前記説明から明
らかなように、同一ケース内に１４桁表示管（又は素子
）を備えていることにより、信号入力のためのキーと最
も接近した位置で入力信号及びモニタ時等における本体
１内部の情報を表示させることができる。従ってキーの
操作にもとづく表示内容の確認が容易である。

（３１同一プリント基板２上での制御回路とジャックに
よりオーディオカセットテープデツキとして商品化され
ているカセットテープデツキ２台をそれぞれ読み込み専
用と書き込み専用として、又は１台のオーディオカセッ
トデツキを補助記憶装置として利用することができる。

さらにカセットテープデツキに設けられたマイクリモー
ト端子を利用してオーディオカセットデツキのスタート
／ストップのプログラム制御が可能であり、このように
大型計算機用の磁気テープ記憶装置と類した使用が可能
である。

＋４１．：（７））レーニングモジュールは、トレーニ
ングモジュール本体にコネクタＣ２が設けられているの
でカードケージにトレーニングモジュール本体と拡張用
ボードを差し込むだけで、容易に拡張システムとするこ
とが可能である。

カードケージは、４カード（基板）差し込み可能テ、そ
れらをコモンパスで連結するような構造を成している。

拡張用ボードとしては、ＲＡＭメモリ拡張ボード、ＦＤ
Ｃ（Ｆｌｏｐｙ’　Ｄｉｓｃ　Ｃｏｎｔｒｏｌ）　ボー
ド、ＤＭＡＣ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅ
ｓｓ　Ｃｏｎｔｒ−ｏｌｌ　）　ボード、ＣＲＴＣ（Ｃ
ａｔｈｏｄｅ　Ｒａｙ　ＴｕｂｅＣｏｎｔｒｏｌ　）ボ
ード等を使用することができ、これらのボードには、Ｈ
ＴＰ　（Ｈｉｇｈｓｐｅｅｄ　ＴａｐｅＰｕｎｃｈｅｒ
　）インク７ｚイス、Ｐ　Ｔ　Ｒ（ＰａｐｅｒＴａｐｅ
　Ｒｅａｄｅｒ　）インタフェイス、ＴＴＹ（Ｔ−ｅｌ
ｅ　ｔｙｐｅ　）インタ７エイス等も同時忙組み込まれ
る。

第４図に拡張システムの例を掲げる。図中の３（カード
ケージ）に、１（）レーニングモジュール）及び４（拡
張ボード）を差し込み、２（ポケッタブルコンソーｚｂ
）、５（フロ・ノヒティスクドライブ）、６（テレビ）
、７（テレタイプシイク）が接続されている。

＋５１　プリント基板２上に、コネクタＣ，，Ｃ２と独
立に電源配線のための端子ＰＴが使用されている。

この発明により、Ｃ２のような多端子コネクタに対する
高価な受側コネクタを使用しなくても、第１図図示のよ
うな本体１とコンソール３のみを使用可能である。

この方式によると、プリント基板２に前記のよう罠補助
記憶装置として使用するオーディオカセットデツキのた
めのジャックが設けられ、このジャックを介してこのカ
セットデツキのスルー４／ストツプのリモート制御が行
なわれる。

従来、オーディオカセットデツキを補助記憶装置として
使用する場合、このカセットデツキのスタート／ストッ
プのタイミングを考慮してカセットデツキの操作ボタン
と超小型コンピュータのボタン又はキーを同時に手操作
する必要があった。

この方式にしたがうと、リモート制御を行なったことに
より、このような煩わしさは無い。

この方式の一つの着眼点は、オーディオカセットデツキ
に設けられているマイクリモート端子を利用し、そのス
イッチングをリードリレースイッチで行なわせたことで
ある。

上記のリードリレースイッチがプリント基板２内の他の
回路から電気的に絶縁され、またその接点間に流れる電
流の方向を制限しないので、オーディオカセットデツキ
のモータ電源の電圧レベル及び極性に無関係忙スタート
／ストップのスイッチングが可能となる。

さらに、スタート／ストップのプログ２ムによる制御が
可能であることから、オーディオカセント磁気テープ上
にデータのブロック化が可能となる。

前記のように、テープデツキのスタート／ストップ制御
のために、制御回路ＲＭが使用される。

この制御回路ＲＭの詳細を第５図に示す。

第５図で、ジャックＪ、にリードリレーの接点ＳＷが並
列接続されている。スイッチのオンオフの機構は次のと
おりである。

リードリレー３のコイルＬがバッファ増幅回路としての
インバータ２により駆動される。インクく−り２は、Ｄ
型エツジトリガフリップフロノブ１の出力Ｑによって駆
動される。

フリップフロツプ１のデータ入力端子りにはスタート／
ストップ状態信号が入力し、クロック端子ＣＰにはスタ
ート／ストップのタイミングを決めるためのタイミング
信号が入力する。

したがって、端子りが高信号レベルのときにクロック端
子ＣＰＫ信号の立上りがくると、出力端子Ｑは高信号レ
ベルとなり、図中のり−ドリレー３のコイルＬへの入力
はインク（−夕２により低レベルとなる。この状態では
、スイッチＳＷはオフ状態である。

逆に入力端子りが低信号レベルのとぎにクロック端子Ｃ
Ｐに加えられる信号が立上るとスイッチＳＷはオン状態
となる。

本方式に従うと、減少された配線数でしかも特別な制御
信号を得るための複雑な回路を使用することなく、コン
ソール３がものキー人力を本体１に送ることができる。

従来、キーマトリックス（ＸラインとＸ２インとからな
る）の押されたキーから、キーコードを作成する場合、
Ｘラインを全て論理０にした状態でＸ２インに接続され
ているマルチプレクサ−（デコーダ付き）を順次セレク
トしてゆき、押されているラインと一致した時に、マル
チプレクサ−の出力が論理Ｏとなることを利用して先ず
Ｘラインを走査していた。そのときのセレクト情報（Ｙ
ライン情報）を記憶すると同時にマルチプレクサ−にも
出力していた。次にＸラインを論理０信号で順次セレク
トして行き、マルチプレクサ−の出力が論理ＯＫなった
ときのセレクト情報（Ｘライン情報）と先に記憶して（
（たセレクト情報（Ｙライン情報）を合せて１つのキー
コードを作成していた。

この方式は、ＸラインとＸラインの情報を別々にセレク
トするため、回路が複雑となる欠点があ作成を計算機の
ソフトウェア、すなわち演算処理で行なう場合にもソフ
トが複雑になるという欠点がある。

この実施例のトレーニングモジュールにおけるポケッタ
ブルコンソールのキー′入力方式は、従来マルチプレク
サ−に接続されていたＸラインを、マルチプレクサ−の
代りにエンコーダに接続シ、ハードウェア規模の削減お
よびン７トウエア規模の削減を達成した。

これを第６図により説明する。

モジュール本体ｉ（図示しない）とコンソール３とは配
線β、ないし！６により接続され、コンソール３はデコ
ーダＵＩ、エンコーグＵ２及びキーボードＫＢを含む。

デコーダＵ、は、４つの入力端千人ないしＤを持ち、本
体１か’）Ｔ（ｌないしＴ、の４ビツトの２進信号を受
ける。このデコーダは１６個の出力端子を持ち、線！、
。ないし”！！１に選択的に論理０の信号を出力する。

例えば入力ｍ℃、ないしβ４が論理１ｏｏｏなら、出力
線’１０ないしＬＩ＋のうち、線Ｉ１．ｌｏだけが論理
Ｏとなり、他は全て１となる。

同様に入力が０１００なら、出力線Ａｌｔのみが論理Ｏ
となる。

キーボードＫＢは６本のＸライン９、。乃至λ□。

と８本のＹライン！、。乃至β３．とな有し、夫々のＸ
ラインとＸラインの交点に接点Ｃｎを持っている。従っ
て接点数は６×８個である。夫々の接点Ｃｎはキーボー
ドのキートップＫＰ（第１図参照）により操作される。

操作されたキートップＫＰＫ対応したＸラインとＸ２イ
ンが接点Ｃにより接続される。

Ｘライン！、。乃至２．６はデコーダＵＩの出力端子に
接続されている。Ｙライン！、。　乃至！、８は、夫々
抵抗Ｒ８乃至Ｒ６を介して電源に接続されている。従っ
て、キー接点Ｃ，が開放されているならば、対応するＸ
２インは論理値ｌに対応する電位に維持されている。

エンコーダＵｔは８個の入力端子Ｏ乃至７と４個の出力
端子Ａ乃至Ｃ及びＧＳを持っている。このエンコーダの
出力端子ＧＳは、８個の入力端子のいずれか１個に論理
Ｏの信号が入力した場合、論理Ｏの信号を出力し、全て
が論理１の入力信号のときに論理ｌの信号を出力する。

従って出力端子ＧＳＫは８個の入力端子を入力とするエ
ンコーダＵ２内の実質的なＡＮＤ回路（図示しない）に
よって決まる出力が加えられる。

エンコーダＵ、の残りの出力端子Ａ乃至Ｃにはその８個
の入力端子０乃至７の信号を２進数にエンコードした信
号が加えられる。例えば入力端子０乃至７の論理が１０
０（１００００なら出力端子Ａ乃至Ｃは１００となり、
０１００００００なら０１０となり、同様に０００００
０１０なら１１１となる。

以上の説明から明らかなように、キーボードＫＢのＸ２
インはデコーダにより選択され、それ故に本体１からの
配ｍ　Ｉ／、を乃至２．における２進信号により走査さ
れる。キートップＫＰの操作により、このキートップＫ
Ｐに対応するＸ２インに論理０の信号が加わったときの
み対応するＸラインに論理０の信号が出力する。

従って、ａｏｎ信号がでるＹラインは、キーが押されて
いるラインであり、このＹライン情報をエンコーダＵ、
でエンコードしてＦ４　乃至Ｔ、　（Ｄ２進のＹライン
情報を得ることができる。この時Ｇ５３１Ｉ手即ちＴ、
ｔ２’ｏ”となり、Ｆ７が′０”か“１＃かでキーが押
されているかどうがが判断される。従って、本体１内に
おいてＸ２インのスキャン毎にＦ７を読み、Ｆ７が′０
”となった時のＴ。−Ｔ、の送信２進情報とＴ、〜Ｔ６
の受信情報とから一度にキーコードを作成することがで
きる。

この例では、Ｔｏ乃至Ｆ６の情報を演算処理することに
よって操作したキーに対応するキーコードを得ているが
、必要ならばＴ。乃至Ｔ６を受けるエンコーダによって
６Ｘ８種のキーコードを作成することも可能である。

この例では、以上の説明から明らかなように、４８種の
キー情報の入力のために本体１とコンソールとの間の配
線はＴｏ乃至Ｆ６及びＴ、の８本ですむ。

上記のキー人力方式は、コンソール３に特別なタイミン
グ制御及びそのための複雑なタイミング発生回路等を必
要としない。

この例によると、補助記憶装置として使用されるカセ／
トテーブデノギのために改良された再生方式が提供され
る。

テープデツキにおける情報の記録は周波数変調方式によ
り行なわれる。例えば論理０の信号はテープデツキにお
ける周波数１．２　Ｋ）（ｚ　の信号と対応し、論理１
の信号は周波数２．４　ＫＨｚ　の信号と対応する。

従って、チーブチツキへの情報の書き込みは論理回路か
ら周波数変調回路を介して行なわれ、テープデツキから
の情報の読み出しは論理回路へ周波数復調回路を介して
行なわれる。

従来の復調方式はテープデツキより再生された周波数変
調データ相互の時間間隔を予め設定された時間長と比較
することにより２．４　ＫＨｚか１６２ＫＨｚか忙区別
している。しかし乍らこの方式は入力チーブチツキの機
械的特性によって起る再生変調信号のデー−ティ比の変
化、あるいは周波数の変動に弱いという欠点がある。

これらの欠点は以下実施例で説明するような本方式によ
り除去される。具体的実施例の回路を第７図に示し、そ
のタイムチャートを第８図に示す。

第７図において、テープデツキからの再生信号はジャッ
クＪ、を介して抵抗Ｒ４、コンデンサＣｓからなる低減
フィルタに入力される。上記低域フィルタからは、結合
コンデンサＣ６を介して抵抗Ｒ３乃至Ｒ８からなるバイ
アス回路によりバイアスを受ける増幅回路Ａｍｐに入力
され、インバータＩＮＶ、により正弦波から矩形波に変
換される。チーブチツキでの記録信号が論理Ｏ又はＩＩ
Ｃ応じ、１．２ＫＨｚ又は２．４ＫＨｚの周波数とされ
ており、インパークＩＮＶ、の出力信号ははＸ：ｌ、２
ＫＨｚ又ははｒ　２．、４　ＫＨｚの周波数をもつ。

インバータＩＮＶ、の出力はＤ型フリップフロップＦ、
乃至ＦＭ、ナントゲートＧ１及びＧ２、カウンタ回路Ｆ
、及びＦ６からなるデジタル式ワンショット回路と、Ｄ
型７リツプフロツプ回路Ｆ６とカウンタ回路Ｆ１、ナン
トゲートＧ４、ノアゲートＧ３、アンドノアゲートＧ、
及びインバータ■Ｎｖ１１からなる読み出し時間設定回
路とに入力される。

上記のデジタル時間設定回路において、Ｄ型フリップフ
ロップＦ、乃至Ｆ、はクロック端子Ｃ１゜の信号の立上
りで入力端子りの入力を読み込む構成とされている。フ
リップフロップＦ１及びＦ２はクロック端子Ｃｐにテー
プデツキからの１．２ＫＨｚ　又は２４　ＫＨｚ信号に
対し非常に周波数の高い３０　’７．２　ＫＨｚ信号を
受けている。フリップフロップＦ、は、インパークＩＮ
Ｖ、の出力が論理１となっている期間とはｙ同じ期間内
に出力端子ＱＫ　３０７．２　ＫＩ（ｚのパルス信号を
出力し、７リソブフロノブＦ２は１クロック時間遅れて
逆相出力端子ζＫ　３０７．２　ＫＨｚのパルス信号を
出力する。フリップフロップ回路Ｆ１及びＦ、の出力Ｑ
ＩＱＫより、ナントゲートはインバータＩＮＶ、の立上
り時刻とはｇ一致する時刻から１クロック時間だけ論理
Ｏとなる出力を発生し、これ以外の時間に論理１の出力
を発生する。ゲートＧ２の出力はカウンタＦ、、Ｆ、の
ためのイニシャライズ端子りに加えられる。

フリップフロップＦ３のＤ端子には論理１の電子＃Ｖ、
ｃ＃が加えられており、ＣＰ端子にはフリップフロップ
Ｆ１の出力Ｑが加えられる。リセット状態Ｒへの信号（
後述する）によりリセット状態にあったフリップフロッ
プＦ３は、フリップフロップＦ、の出力を受けることに
より、インバータＩＮＶ、の信号の立上りからはｙ１ク
ロック時間遅れて論理１の出力を出力端産生ずる。

７リツプ７０ツブＦ、の論理ｌの出力によりカウンタＦ
４にはゲートＧ、を介して３０７．２　：ＥＧＩｚの信
号が加えられる。

カウンタＦ、、Ｆ５は１６進カウンタから構成され、１
，２，４．８の重みをもつ制御グー）Ａ乃至りをもつ。

Ａ乃至りの接地によりＦ４は１６進カウンタであり、Ｃ
及びＤの接地忙よりＦ、は１２進カウンタである。その
結果、カウンタＦ。

はＦ３の出力が論理１となってから６２５μｓ後にキャ
リーを発生する。このキャリーによりインバータＩＮ■
２を介してフリップフロップＦ５、カウンタＦ４　、Ｆ
、にリセットがかかる。

上記カウント時間は、２．４ＫＨｚ信号の１周期の１．
５倍の時間に相当する。

テープデツキからはｒ　２．４　）Ｇ（ｚ（ｇ号が再生
されている場合、カウンタＦ５からキャリーが発生する
前にゲートＧ２からカウンタにイニシャライズ信号が加
えられ、カウンタ内容がクリアされるのでフリップフロ
ップＦ３にはりセント信号が加えられない。

テープデツキから入力するは’１１．２　ＫＨｚの信号
に対してはカウンタ時間内に上記ゲートＧ２からロード
信号が発せられないので、フリップフロップにはカウン
タＦ５からリセットが加えられる０その結果、フリップ
フロップＦ、は、テープデツキからの出力信号により第
８図のような信号を発生する。

フリップフロップＦ、は、７リツブフロツブＦ３の出力
ＱをＤ端子に受け、インノ（−タＩ　Ｎ　Ｖ　Ｉの出力
をクロック端子ＣＰに受けるので第３図のような信号を
出力端子Ｑに出力する。

フリップフロップＦ、の出力は磁気テープに記録された
信号の論理０，１に榎調された信号である。

１．２，４．８の重みの出力端子ＱＡ、ＱＢ。

Ｑｃ、ＱＤ　をもつカウンタＦ？とそれに付属する各種
ゲート回路は、タイミングクロックＲｘｃを発生する。

このタイミングクロックＲＸｃは２通信号に変換された
フリップフロップＦ６かうの出力信号ＲｘＤの読み出し
時間を規定するために使用される。

上記のようなサンプリングに使われるデジタル式ワンシ
ョットは、従来のＣＲ式ワンショットに比べて１０倍以
上の精度のパルス幅を出力することができる。

本方式に従うと、コンソー／Ｌ−１ＶＣおいてアルファ
メリックの表示のために改良された表示法が採用される
。

従来、７セグメントのＬＥＤ（発光ダイオード）や螢光
表示管では、０〜９．Ａ−Ｆまでしか表示していなかっ
た。この１６進数表示だけでは、例えばアセンブラソー
スステートメントの表示等力できず不便であった。英数
字を表示できるものとして、５×７ドツトマトリクスタ
イブの表示器等が存在するが、デコード回路等が心像で
ある等ハードウェアが複雑になり、しかも表示素子自体
高価になると云う欠点があった。

本実施例によるトレーニングモジュールでは、電卓等の
表示として広く利用されている７セグメント表示を利用
してアルファベット、数字、特殊文字を表示させること
ができる。表現しようとしている記号にできる限りにか
よったセグメントパターンをその記号表現とする。

この７セグメントによる英数字、特殊文字表示器の最大
の利点は次の通りである。

ｆｉ＋　表示素子が安価である。

（２）表示用外部回路が簡単である。つまり１バイトの
表示データから直接セグメントパターンを作ることが可
能である。

１３）表示素子が小型である。

７セグメントによるアルファベット、数字、特殊文字の
具体的な表示法が第９図に示しである。

各ますの上段は表示内容のアルファベット、数字、特殊
文字を示し、１段は夫々に対応する７セグメント表示法
である。なお、参考までにドツト付き７セグメントも同
時に示しておく。

本実施例におけるポケッタブルコンソールのキーは操作
性良く配列されている。従来のキー配列はアルファベッ
トキーの配列がランダムであり、しかも数字キー（これ
はＯ〜９までは小さい数から太ぎい数へ規則的に並んで
いる。）との間にも配列上の考慮がなされていない。従
ってキー配列になれるまで押そうとするキーをさがすの
に時間がかかるという欠点があった。本発明のポケッタ
ブルコンソールで採用したキーの平面を第１０図に示す
。

このキーは化粧板４と、この化粧板４に設けられた複数
の孔の部分で露出するキートップを有する。キートップ
５には入力と対応する記号が形成されており、メ化粧板
には史に他の記号が印刷されている。キートップの配列
は同図に示すように左上から順に数字を増大順に、次に
アルファベット文字を辞書と同様にＡＢＣ’順に並べて
し・る。

この配列は、人（オペレータ）が日常生活ですでになれ
て〜・る順でキー配列がなされて（・る点と、数９の次
にアルファベラ）Ａ、Ｂ、Ｃと並んで（・ることがら１
６進数のキー操作を容易にして（・る。

これはコンビューメ使用時には、１６進数が多用される
ことからも太ぎな利点といえる。更にポケッタブルコン
ソールのキーの色は、１６進数（０〜９．Ａ−Ｆ）とり
セント等のファンクションキーが、他のキーと色分け（
後述する）されてし・ることがら、キー検索が容易にさ
れている。

第１０図の■のように斜線の入ったキ一群を耘キートッ
プがライトブルーで文字は黒、■のようなキ一群はキー
トップが白で文字は黒である。又化粧板上には上記のよ
うに特殊文字が印刷されており、これらの文字を含める
とキーにはＡＳＣＩＩ文字が全て包含されている。

次に、本発明に係る超小型コンピュータにおけるその他
の機能的特徴を述べる。

アポート割込みとタイマ割込みについて；製品名ＨＤ４
６８００のＭＰｔＪＫは、Ｎ　Ｍ　Ｉ　（Ｎｏｎ　Ｍａ
−ｓｋａｂｌｅ　Ｉｎｔｅｒｕｐｔｉｏｎ　）とＩ　Ｒ
Ｑ　（Ｉｎｔｅｒｕ−ｐｔ　Ｒｅｑｕｅｓｔ　）の二種
類の割込みがある。ＭＰＵのＮＭＩ端子に立上り波形の
信号が入ると必ずＮＭＩ割込み処理サブルーチンにＭＰ
Ｕの処理が移る。一方、ＩＲＱ端子に立上り波形が入る
とＭＰＵ内のレジスタ（状態を示すレジスタ）ノマスク
ビットが１０”のとぎｊＲＱの割込み処理ルーチンにＭ
ＰＵの処理が移る。このように、アボート割込みとタイ
マ割込みは夫々ＮＭＩ割込みとＩＲＱ割込みを利用して
いる。

第１２図の１１１に示したように、アボート割込みは、
キーボード（ＫＢ）のＡＢキーから手でキーインされた
信号を一旦ＰＩＡのＣＡＩ端子に入力し、ＩＲＱＡ端子
よりＭＰＵのＮＭＩ端子に出力している。ＣＡＩ端子に
信号が入るとＰＩＡのレジスタＣＡ−ＩＫ対応するビッ
トが“１″となり、このフラグをモニタが判断してＩＲ
ＱＡ端子に対応するレジスタのピントを′Ｏ″（通常は
“１″としてお（）とし、ＮＭＩ割込を発生させる。一
方、第１２図の（２）はタイマ割込みを示すが同図から
も判るように、第２図ＯＣＴブロックから発生する１、
　２　ＫＨｚのクロックはＰＩＡのＣ”ＢＩ端子に入力
されている。ＣＢＩ端子も上記ＣＡＬ端子と同様、レジ
スタに対応するビットをもっている。

ＣＡＩＫクロックのＨｉｇｈレベルが入ると、このビッ
トはＩＩＩＦ＋となり、プログラムの判断でＩＲＱＢ端
子よりＩＲＱ割込みをさせる。

従来、ＮＭＩ割込みは割込みを禁止できないため、シス
テムの電源異常等の最優先割込４に対してだけ使用され
ていた。

上記したように、実施例ではアポート割込みを一旦ＰＩ
Ａを経由してＮＭＩ割込みを行なわせたことで、モニタ
によってＭＰＵのＮＭＩ端子への割込みを禁止したり、
タイミングを遅らせたりすることが可能となった。

この方式によれば、本システムのタイマ割込ろが生じ、
タイマ割込み処理（割込みが生ずるとカウントする）の
間、アボート割込ろを受けつけずタイマ処理終了後に始
めてアボート割込処理をすることで利用されている。

】命令トレース割込み発生回路について；第１１図に不
発明で使用される１命令トレース割込み（ＮＭＩ割込み
）発生回路とそのタイムチャートを示す。この回路はプ
ログラムによりＭＰＵへのＮＭＩ割込みを発生させるた
めの回路である。プログラムによりＤタイプフリップフ
ロップ（１：）Ｄ端子をＬｏｗ　レベルにすると、Ｄタ
イプフリップフロップのＱ出力は、ＭＰＵ駆動クロりク
φ２と同相のφ２ＴＴＬクロックの立上りに同期してＨ
ｉ　ｇ　ｈレベルになる。このＱ出力とφ２ＴＴＬクロ
ックをシンクロナス４ビツトカウンタ（製品名ＨＤ７４
１６１　）２の夫々Ｌ及びＣＰ端子に入力する。ＱがＨ
４ｇｈレベルになるとカウントを開始し、１１周期目の
ＣＡＲ端子がＨｉｇｈレベルとなる。Ｄタイプフリップ
フロップのＤ！子がプログラム処理でＨｉｇｈレベルに
復帰するとζがφ２ＴＴＬの立上りに同期してＬｏｗレ
ベル　になる。

この時ＣＡＲはＬｏｗレベルとなる。ＭＰＵへのＮＭＩ
割込みは立下りでおこるため、ＮＭＩ侶号として出力Ｃ
ＡＲ（Ｌキャリー）にインバータを通したものを使用し
ている。

上記回路は、カウンタのＬ端子の機能を利用して従来の
ものに比ベラノテを一つへらされており回路構成が簡単
になっている。

プリント基板上のＬＳｉの破壊防止について；本実施例
に係る超小型コンピュータにおいては、プリント基板２
上に多数の高集積半導体回路装置（ＬＳｉ）が組ろこま
れているが、万が−このプリント基板２の電源端子（例
えば、Ｓ、Ｔ）が定電圧電源から供給される直流電圧の
極性に対し逆に接続された場合にこれらＬＳｉが破壊す
ることのないようにするため、第１３図１ａｌに示すよ
うに、プリント基板２の電源端子（Ｓ　、Ｔ）間にこの
プリント基板上においてダイオードＫが所定の極性で実
装されている。参考までに、第１３図（ｂｌに定電圧電
源のＩ−Ｖ出力特性を示す。このようにＬＳｉの組みこ
まれたプリント基板上においそ電源端子間にダイオード
を実装しておくことにより、従来のように特別なヒユー
ズを電源入力回路に配設する必要もなく、父方が一逆接
続した場合でもヒユーズをとりかえる必要もなく、単に
プリント基板を接続し直すだけで簡単にすませることが
できる。

【図面の簡単な説明】

第１図は本発明の超小型コンピュータの斜視図、第２図
は第１図の本体ｌのブロック図、第３図は第１図のコン
ソール３のブロック図、第４図は超／ト型コンビ一一夕
の応用の一例を説明するための概念図、第５図はリモー
ト制御回路の回路図、第６図はキー人力部分のブロック
図、第７図は変復調回路の回路図、第８図は第７図の回
路の動作波形図、第９図は表示管の表示パターン図、第
１０図はキーボードの平面図、第１１図は割込ろ発生回
路の回路図及びタイムチャート、第１２図１１１及び＋
２］は他の割込ろ回路を説明するための回路図、第１３
図１ａｌ及びｌｂｌはプリント基板への電源接続な説明
するための回路図及び特性図を示す。 トコンビーータ本体、２・プリント基板、３・・・コン
ソール、４・・・フラノトケーフル。 第１２図 （ｆ） （Ｚ） 第　１３　図 手続補正書（方式） 事件の表示 昭和５９　年特許願第　８１７８８　号発明の名称 超小型コンピュータ 補正をする者 東件との関係　特許出願人 名　称　ｆ５１０１４；１式会社　日　立　製　作　所
代　理　人 補正の対象 図面 補正の内容 別紙の通り

Claims (1)

1. 【特許請求の範囲】 １゜ ｔａｌ　中央演算制御回路を有する配線基板とＦｂｌ　
   上記配線基板に設けられたシステム拡張用の第１のコネ
   クタ手段と ｆｃｌ　上記配線基板に上記第１のコネクタ手段とは別
   に設けられた電源用の第２のコネクタ手段よりなること
   を特徴とする超小型コンピュータ。 ２　上記第２のコネクタ手段の端子数は上記第１のコネ
   クタ手段の端子数に比較して少ないことを特徴とする特
   許 小型コンピュータ。