JPS6068459A - 超小型コンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は超小型コンピュータに関する。

例えば、馬場玄式著：最新・電子デバイス事典（昭和５
１年３月２０日発行）の第１５〜１７頁には、記憶装置
・制御装置・演算装置を１つの半導体チップに搭載した
マイクロコンピュータ（超小型コンピュータ）のＣＰＵ
　（Ｃｅｎｔｒａｌ　ＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）
が示されている。

この発明における超小型コンピュータは、コンピュータ
を構成するための少なくとも中央演算制御回路，主メモ
リ回路．補助メモリ回路及び周辺装置のための制御回路
が１つのプリント基板に実装され、さらにこのプリント
基板上に、又はプリント基板外に制御信号入力手段及び
表示手段が付加されている構成のコンピュータであると
して説明される。

マイクロコンと称されている既知の超小型コンピユータ
は専用の機械命令信号によって制御され、また、周辺装
置のための適切な制御回路装置を持っていなかった。

このことにより従来既知の超小型コンピータは使用者に
対し、高度な知識と細心の注意とを要求していた。また
上記のように周辺装置のための適切な制御回路装置を持
っていないので、周辺装置に特殊なも、のまたは非常に
制限されたもの以外を使用しづらく、しかも使用者の熟
練した操作技術を要求していた。

超小型コンビーータは通常、比較的広い汎用性とするた
めの最小の機能を持つ。それ故に使用に当って、使用者
が必要ならばシステムを拡張しなければならない。従来
既知の超小型コンピュータはこのような拡張のための要
求を充分満足させ得なかった。

したがって、この発明の１つの目的は本格的な超小型コ
ンピュータを得ることにある。

この発明の他の目的は入出力装置と補助記憶装置を装備
できる超小型コンビーータを得ることにある。

この発明の他の目的はプログラムのデバッグが効率的に
行なえる超小型コンビーータを得ることにある。

この発明の他の目的はシステムの拡張が容易に行なえる
超小型コンピュータを得ることにある。

この発明の他の目的は広範な用途が可能な超小型コンピ
ュータを得ることにある。

この発明の他の目的は低価格な超小型コンピュータを得
ることにある。

この発明の他の目的は周辺装置の制御が容易な超小型コ
ンピュータを得ることにある。

この発明の他の目的は磁気記憶手段からの情報を誤りな
（入力できる超小型コンビーータを得ることにある。

この発明の他の目的は、操作が容易な超小型の入力手段
を得ることにある。

この発明の他の目的は、制御入出力手段のため回路が簡
単化された超小型コンピュータを得ることにある。

この発明の更に他の目的は以下の説明及び図面から明ら
かとなるであろう。上記目的を達成するための本発明の
一実施例は、ＣＰＵまたは演算処理機能を有する超小型
コンピュータと外部のオーディオ・カセット・デツキと
の間でのデータ等の転送を可能とするため、超小型コン
ピュータ本体に周波数−電圧または、その逆の信号変換
を行なうエンコーダ、デコーダすなわち、信号変換回路
を搭載したものである。

この実施例に従うと、特に制限されないが、超小型コン
ピュータは、例えば７８の実行命令と７踵のアドレシン
グモードをもつ８ビツト処理を行なう１つの半導体チッ
プを使用したプロセッサ（中央演算制御回路）用のＬＳ
Ｉ　（大規模半導体集積回路、例えば製品名ＨＤ４６８
０００大規模半導体集積回路装置）と、周辺ＬＳ、Ｉ（
メモリ、ｌ１０（入出力）ボート等）等から構成される
コンピュータ本体と、入出力装置に相当する電卓ケース
内蔵のポケッタブルコンソールとから構成される。

このコンピータ本体は、アセンブリ言語のためのプログ
ラムメモリを持ち、ユーザのプログラム学習が簡単にな
り、またシンボリック言語のためデバッグが効率的に行
なえる。

今後この装置のことをトレーニングモジー−ルと称する
。

本発明の一実施例に従うトレーニングモジュールの概要
を次に説明する。

トレーニングモジュールは、１つのプリント基板により
構成されるモジュール本体とこの本体に複数の配線によ
り結合され、電子式卓上計算機と類似な型のケースに内
蔵された複数のキートップと信号表示手段をもつポケッ
タブルのコンソールとからなる。このトレーニングモジ
ュールにはシステムの制御プログラムとしてのモニタ、
アセンブラがファームウェアとして標準装備されており
、このトレーニングモジー−ルの操作は上記のポケッタ
ブルコンソールのキー人力で行なわれる。キー人力に対
する応答は、表示手段として８宇型の７セグメント及び
小数点表示セグメントを持つ８セグメント１４桁デジト
ロン表示器上に表示される。最大１４個の表示信号は、
人ないし２の英文字、数字及び特殊文字で構成されるい
わゆるアルファメリンクである。このモジュールは上記
コンソールのキーからソースプログラムを入力し、上記
のデジトロン表示器で人力文字を確認しつつアセンフル
することができる。このトレーニングモジュールは本体
に例えば、オーディオ・カセット・デツキとし、９て製
品化されているテープデッキと全く同じ形式のデツキが
できるようにインタフェイスを装備している。したがっ
て、カセットテープからソースプログラムをアセンブル
したり、ソーステープの修正等も可能である。第１図に
トレーニングモジュールの外観図を示す。このトレーニ
ングモジュールは、プリント基板２上にＭＰＵ（Ｍｉｃ
ｒｏ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ　）　＊　ＲＡ
Ｍ　（ＲａｎｄｏｍＡｃｃｅｓｓ　Ｍｅｍｏｒｙ）等を
実装したモジュール本体１と、これにフラットケーブル
４により連結されるポケッタブルコンソール３とからな
る。第２図にモジュール本体１のブロック図を掲げ、第
３図に、ポケッタブルコンソール２のブロック図ヲ掲第
１図及び第２図においてそれぞれの構成は次のようにな
っている。ＭＰＵはＬＳＩで構成されたセントラルブロ
セノザ（中央演算制御回路）であり、次に説明するメモ
リ回路からの機械命令語にもとづいてメモリ回路及び周
辺装置のための制御回路を制御する。ＭＩはＬＳＩで構
成された制御用メモリ回路としての３２にピノ）ＲＯＭ
（読み出し専用メモリ）であり、モニタプログラムとア
センブリプログラムがファームウェアとして入れられて
いる。Ｍ２ば１２８バイトのＮチャンネル−ＭＯＳＦＥ
Ｔを使用したＬＳＩで構成されたＲＡＭでア’）、モニ
タプログラムを実行する際のワークエリアを構成する。

Ｍ３は、１ＫＫ４ビツトのＮ−ＭＯ８ＬＳＩの６個から
なるーＲＡＭでアリ、ユーザのためのプログラムエリア
を構成する。ＰＩＡＩはＬＳＩに構成されたパラレルｌ
１０（入出力）ボート本体■とポケッタブルコンソール
３とのインタフェイス用に使用される。Ｃ１は２６ピン
コネクタであり、ポケッタブルコンソール３からの７ラ
ツトケーブル４と本体ｌとを結合するために用いられる
。ＡＣＩＡはＬＳＩに構成されたシリアルＩ１０ボート
であり、カセットチーフチツキインタフェイス回路ＩＯ
とシステムバスとを連絡するのに使用される。ＳＢはシ
ステムバスであり、アドレスの１６ライン、データの８
ライン及び、Ｒ／Ｗ（読み出し／書き込み）制御ライン
等により構成される。ＩＯはカセットテープデツキ等の
磁気テープ記録手段に変調された情報を入力するため及
びその記録手段からの変調記録情報を復調するためのＬ
ＳＩに構成された変復調回路である。ＣＰＧはクロック
信号を発生させるための発振回路を構成するＬＳＩであ
り、ＣＲは上記発振回路のための水晶振動子である。Ｃ
ＴはＬＳＩに構成されたカウンタによる分周回路であり
、タイマ割込みのためのクロック信号（１，２ＫＨｚ）
、及びカセットテープデツキに情報を書き込む際に使用
されるクロック信号（１，２ＫＨｚ。

２．４ＫＨｚ、４．８ＫＨｚ）　を発生する。ＴＲはｌ
命令トレース割込み発生回路であり、ＭＰｔＪ＆ＣＮＭ
Ｉ　（Ｎｏｎ　Ｍａｓｋ−ａｂｌｅ　Ｉｎｔｅｒｒｕｐ
ｔｉｏｎ）割込みをする。ＢＤはＬＳＩに構成されたト
ライステート・バスドライバであり、論理値１．０状態
の信号を出力し、第３の状態で論理値１．０の状態の信
号を入力する。このドライバは信号に対し、双方向性で
あるので拡張システムを付加する際にこの拡張システム
を本体ｌのアドレスバス、データバスに連結する時の双
方向バスドライバとして使用される。

ＰＩＡ２はＬＳＩに構成されたパラレルＩ１０ポートで
ありプリント基板２の端子Ｃ２を通してユーザが使用す
るＩ１０ボートである。

ＲＭは本発明にかかわるカセットテープデツキのスター
ト／ストップをリモート制御するためのリモート制御回
路である。この制御回路は第１図より明らかなように、
プリント基板上に２個設けられており、それ故に２台の
カ七ソトデノキのスタート／ストップを制御する。

Ｃ２はプリント基板２により構成された１００ピンコネ
クタであり、拡張システムとするときにカードケージの
受側コネクタに差込み可能なようにされている。

Ｊｌはテープデツキへ入力信号を入力するためのジャッ
ク、Ｊ２はテープデツキからの出力信号を受けるジャッ
クである。

Ｊ３はジャックＪ１に対応したテープデツキをリモート
コントロールするためのジャック、Ｊ４はジャックＪ２
に対応したテープデツキをリモートコントロールするた
めのジャックである。

ＦＴはプリント基板２に取りつけられた電源端子であり
士端子５と一端子６を有する。

次にポケッタブルコンソール３の各ブロックの説明をす
る。

ＳＤはセグメントドライバであり、ノくラレルエ１０Ｐ
ＩＡｉからの８本の信号ｍ２人０ないしＰＡ７に転送さ
れた表示セグメントパターン信号により表示管ＤＳＰを
駆動する。

ＤＳＰは１桁当り８宇型に配列された７個の表示セグメ
ントと１個の小数点表示セグメントを有する１４桁８セ
グメント発元表示管である。

のデコーダはパラレルＩ１０ボートＰＩＡｌかもの４本
の信号線ＰＢＯないしＰＨ１におけるパラレｆｉｖ４ビ
ットから成る表示桁情報をデコードし、表示の桁セレク
ト及びキーボードＫＢの６列のスキャン信号を作る。

ＲＤは表示桁セレクト用ドライバであり、表示管の１桁
とｌ対ｌ対応に設けられ上記デコーダＤＣからの桁選択
信号を受けて表示管の対応する桁をドライブする。

ＫＢは６×８キーボードマトリックスであり、図示しな
いが８本の行導体と６本の列導体とを有し、行導体と列
導体との交点にキートップによりこれら行導体と列導体
の相互を接続する接点を持つ。６本の列導体は上記のよ
うにデコーダＤＣの６本の出力線にそれぞれ接続される
。

ＥＣは８−エンコーダでありキーボードＫＢの８行ライ
ンからの行情報をエンコードし、３ビツト構成のキーエ
ンコード信号及び１ビツト構成のキー操作表示信号を出
力する。この計４ビットの信号ハパラレルＩ１０ボー）
ＰＩＡｌの出力端ＰＢ４ないしＰＨ６およびＰＨ７に転
送される。

ＳＶＲはスイッチング・ボルテージ・レギュレータであ
り螢光表示管駆動用回路の電源（２７Ｖ）となる。

上記ノトレーニングモジーールは次のような特徴を有す
る。

（１）同一プリント基板２上の３２にビットマスクＲＯ
ＭＭ、にアセンブラを７アームウエア化したことで、従
来のようなアセンブラ紙テープのローディング無しに直
ぐにアセンブルすることが可能である。さらにこのＲＯ
Ｍ　Ｍ　＋　によるアセンブラにより、ポケッタブルコ
ンソール３のキーからキー人力されたソースプログラム
をＲＡＭメモリ上に直接にオブジェクトプログラムとし
て入力することができる。

したがってプログラム変換に要する労力が不賛である。

また、シンボリック言語が使用されるのでプログラム入
力及びそのデパックが非常に簡単である。

（２１コンソール３は本体１より機械的に分離されてお
り、フラットケーブル４により本体１に電気的に結合さ
れている。フラットケーブルは複数本の平行導体をプラ
スチックからなる絶縁材料により一体成形してつ（られ
たものであり、フレキシブルである。コンソール３は本
体ｌに対し移動可能である。コンソールは周知の電子式
卓上計算機と類似なケースにおいて構成され、また上記
のように本体１から機械的に分離されていることから掌
上で操作が可能であり、操作性が優れている。

このコンソール３はまた、従来のテレタイプコンソール
と同様なアルファメリック文字のキー人力が可能であり
、テレタイプライタより低価格であるＯ このコンソール３はさらに、第１図及び前記説明から明
らかなように、同一ケース内に１４桁表示管（又は素子
）を備えていることにより、信号入力のためのキーと最
も接近した位置で入力信号及びモニタ時等における本体
ｌ内部の情報を表示させることができる。従ってキーの
操作にもとづく表示内容の確認が容易である。

（３１同一プリント基板２上での制御回路とジャックに
よりオーディオ・カセット・テープデツキとして部品化
されているカセットテープデツキ２台をそれぞれ読み込
み専用と書き込み専用として、又は１台のオーディオ・
カセット・デツキを補助記憶装置として利用することが
できる。

さらにカセットテープデツキに設けられたマイクリモー
ト端子を利用してオーディオ・カセット・デツキのスタ
ート／ストップのプログラム制御が可能であり、このよ
うに大型計算機用の磁気テープ記憶装置と類した使用が
可能である。

（４１こノトレーニングモシーールは、トレーニングモ
ジー−ル本体にコネクタＣ７が設けられているのでカー
ドケージにトレーニングモジー−ル本体と拡張用ボード
を差し込むだけで、容易に拡張システムとすることが可
能である。

カードケージは、４カード（基板）差し込み可能で、そ
れらをコモンバスで連結するような構造を成している。

ド、ＦＤＣ（Ｆｌｏｐｙ　Ｄｉｓｃ　Ｃｏｒｉｔｒｏｌ
）　ボード。

ＤＭＡＣ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ
　Ｃｏｎｔｒｏｌ）ボード、ＣＲＴ　Ｃ（Ｃａｔｈｏｄ
ｅ　Ｒａｙ　Ｔｕｂｅ　Ｃｏｎｔｒｏｌ　）ボード等を
使用することができ、これらのボードには、ＨＴ　Ｐ　
（Ｈｉｇｈｓｐｅｅｄ　Ｔａｐｅ　Ｐｕｎｃｈｅｒ　）
インタフェイス、Ｐ　Ｔ　Ｒ（Ｐａｐｅｒ　Ｔａｐｅ　
Ｒｅａｄｅｒ）インタフェイス、ＴＴＹ（Ｔｅｌｅ　ｔ
ｙｐｅ）インタ７ｘイス等も同時に組み込まれる。

第４図に拡張システムの例を掲げる。図中の３（カード
ケージ）に、１（トレーニングモジ−一ル）及び４（拡
張ボード）を差し込み、２（ポケンタブルコンソール）
、５（フロノヒティスクドライブ）、６（テレビ）、７
（テレタイプライタ）が接続されている。

（５）プリント基板２上に、コネクタＣ，，Ｃ２と独立
に電源配線のための端子ＦＴが使用されている。

この構成により、Ｃ２のような多端子コネクタに対す・
る高価な受側コネクタを使用しなくても、第１図図示の
ような本体１とコンソール３のみを使用可能である。

この発明によると、プリント基板２に前記のように補助
記憶装置として使用するオーディオ・カセット・デツキ
のためのジャックが設けられ、このジャックを介してこ
のカセットデツキのスタート／ストップのリモート制御
が行なわれる。

従来、オーディオ・カセット・デツキを補助記憶装置と
して使用する場合、このカセットデツキのスタート／ス
トップのタイミングを考慮してカセットデツキの操作ボ
タンと超小型コンピュータのボタン又はキーを同時に手
操作する必要があった。

この発明にしたがうと、リモート制御を行なったことに
より、このような煩わしさは無い。

この発明の一つの着眼点は、オーディオ・カセット・デ
ツキに設けられているマイクリモート端子を利用し、そ
のスイッチングをリードリレースイッチで行なわせたこ
とである３゜ 上記のり−ドリレースイッチがプリント基板２内の他の
回路から電気的に絶縁され、またその接点間に流れる電
流の方向を制限しないので、オーディオ・カセット・デ
ツキのモータ電源の電圧レベル及び極性に無関係にスタ
ート／ストップのスイッチングが可能となる。

さらに、スタート／ストップのプログラムによる制御が
可能であることから、オーディオ・カセット磁気テープ
上にデータのブロック化が可能となる。

前記のように、テープデツキのスタート／ストジブ制御
のために、制御回路ＲＭが使用される。

この制御回路ＲＭの詳細を第５図に示す。

第５図で、ジャックＪ、にリードリレーの接点ＳＷが並
列接続されている。スイッチのオンオフの機構は次のと
おりである。

リードリレー３のコイルＬがバッファ増幅回路としての
インバータ２により駆動される。インバータ２は、Ｄ型
エツジトリガ７リソブフロノブ１の出力Ｑによって駆動
される。

フリップフロップ１のデータ入力端子ＤＫはスタート／
ストップ状態信号が入力し、クロック端子ＣＰにはスタ
ート／ストップのタイミングを決めるためのタイミング
信号が入力する。

したがって、端子りが高信号レベルのときにクロック端
子ＣＰに信号の立上りがくると、出力端子Ｑは高信号レ
ベルとなり、図中のリードリレー３のコイルＬへの入力
はインバータ２により低レベルとなる。この状態では、
スイッチＳＷはオフ状態である。

逆に入力端子りが低信号レベルのときにクロック端子Ｃ
Ｐに加えられる信号が立上るとスイッチＳＷはオン状態
となる。

本方式に従うと、減少された配線数でしかも特別な制御
信号を得るための複雑な回路を使用することなく、コン
ソール３からのキー人力を本体１に送ることができる。

従来、キーマトリックス（ＸラインとＸラインとからな
る）の押されたキーから、キーコードを作成する場合、
Ｘラインを全て論理０にした状態でＸラインに接続され
ているマルチプレクサ−（デコーダ付き）を順次セレク
トしてゆき、押されているラインと一致した時に、マル
チプレクサ−の出力が論理Ｏとなることを利用して先ず
Ｘラインを走査していた。そのときのセレクト情報（Ｘ
ライン情報）を記憶すると同時にマルチプレクサ−にも
出力していた。次にＸラインを論理０信号で順次セレク
トして行き、マルチプレクサ−の出力が論理０になった
ときのセレクト情報（Ｘライン情報）と先に記憶してい
たセレクト情報（Ｘライン情報）を合せて１つのキーコ
ードを作成していた。

この方式は、ＸラインとＸラインの情報を別々にセレク
トするため、回路が複雑となる欠点がある。また２つの
セレクト情報からのキーコードの作成を計算機のソフト
ウェア、すなわち演算処理で行なう場合にもソフトが複
雑になるという欠点がある。

この実施例のトレーニングモジュールにおけるポケッタ
ブルコンソールのキー人力方式は、従来マルチプレクサ
−に接続されていたＸラインを、マルチプレクサ−の代
りにエンコーダに接続し、ハードウェア規模の削減およ
びソフトウェア規模の削減を達成した。

これを第６図により説明する。

モジュール本体ｌ（図示しない）とコンソール３とは配
線−ｅｒ　ないしＪ８により接続され、コンソール３は
テコーダＵ１．エンコーダＵ、及びキーボードＫＢを含
む。

デコーダＵ１は、４つの入力端千人ないしＤを持ち、本
体１がらＴ。ないしＴ、の４ビツトの２進信号を受ける
。このデコーダは１６個の出力端子を持ち、線も。ない
し沼２．に選択的に論理０の信号を出力する。例えば入
力線石、ないし！４が論理１０００なら、出力線−ｅＩ
Ｏないし４５のうち、線２．０だけが論理０となり、他
は全て１となる。

同様に入力が０１００なら、−出力線２１．のみが論理
０となる。

キーボードＫＢは６本のＸラインー１３．、乃至孔。

と８本のＸラインー１３．、乃至−Ｊ、とを有し、夫々
のＸラインとＸラインの交点に接点ｃｎを持っている。

従って接点数は６×８個である。夫々の接点Ｃｎはキー
ボードのキートップＫＰ（第１図参照）により操作され
る。操作されたキートップＫＰＶｃ対応したＸラインと
Ｘラインが接点Ｃｎにより接続される。

ＸラインＪ、。乃至２．６はデコーダＵ、の出力端子に
接続されている。Ｙライン石、。乃至沼、８は、夫々抵
抗Ｒ６乃至Ｒ６を介して電源に接続されている。従って
、キー接点Ｃが開放されているならば、対応するＸライ
ンは論理値１に対応する電位に維持されている。

エンコーダＵ２は８個の入力端子０乃至７と４個の出力
端子Ａ乃至Ｃ及びＧＳを持っている。このエンコーダの
出力端子ＧＳは、８個の入力端子のいずれか１個に論理
Ｏの信号が入力した場合、論理Ｏの信号を出力し、全て
が論理１０入力信号のときに論理１の信号を出力する。

従って出力端子ＧＳには８個の入力端子を入力とするエ
ンコーダＵ２内の実質的なＡＮＤ回路（図示しない）に
よって決まる出力が加えられる。

エンコーダＵ２の残りの出力端子Ａ乃至Ｃにはその８個
の入力端子０乃至７の信号を２進数にエンコーダした信
号が加えられる。例えば入力端子０乃至７の論理が１０
００００００なら出力端子Ａ乃至Ｃは１００となり、ｏ
ｉｏｏｏｏｏｏなら０１０となり、同様［００００００
１０なら１１１となる。

以上の説明から明らかなように、キーボードＫＢのＸラ
インはデコーダにより選択され、それ故に本体１からの
配線沼１乃至−ｅ４における２通信号により定食される
。キートップＫＰの操作により、このキートップＫＰに
対応するＸラインに論理０の信号が加わったときのみ対
応するＸラインに論理Ｏの信号が出力する。

従って、′Ｏ”信号がでるＸラインは、キーが押されて
いるラインであり、このＹライン情報をエンコーダＵ２
でエンコードしてＴ４乃至Ｔ７の２進のＹライン情報を
得ることができる。この時ＧＳ端子即ちＴ、は“０″と
なり、Ｔ７が′０”か１″かでキーが押されて〜・るか
どうかが判断される。従って、本体１内においてＸライ
ンのスキャン毎にＴ７を読み、Ｔ、が０′”となった時
のＴ。−Ｔ、の送信２進情報とて４〜Ｔθの受信情報と
から一度にキーコードを作成することができる。

この例では、Ｔ、乃至Ｔ、の情報を演算処理することに
よって操作したキーに対応するキーコードを得ているが
、必要ならばＴ。乃至Ｔ６を受けるエンコーダによって
６に８種のキーコードを作成することも可能である。

この例では、以上の説明から明らかなように、４８種の
キー情報の入力のために本体１とコンソールとの間の配
線はＴ。乃至Ｔ０及びＴ７の８本ですむ。

上記のキー人力方式は、コンソール３に特別なタイミン
グ制御及びそのための複雑なタイミング発生回路等を必
要としない。

この実施例によると、補助記憶装置として使用される力
七ットテープデッキのために改良された再生方式が提供
される。

テープデツキにおける情報の記録は周波数変調方式によ
り行なわれる。例えば論理Ｏの信号はテープデツキにお
ける周波数１．２　Ｋ　Ｈｚの信号と対応し、論理１の
信号は周波数２．４ＫＨｚの信号と対応する。

従って、テープデツキへの情報の書き込みは論理回路か
ら周波数変調回路を介して行なわれ、テープデツキから
の情報の読み出しは論理回路へ周波数復調回路を介して
行なわれる。

従来の復調方式はテープデツキより再生された周波数変
調データ相互の時間間隔を予め設定された時間長と比較
することにより２．４ＫＨ２か１．２Ｋ　ｌ−Ｉ　ｚか
に区別している。しかし乍らこの方式は人力テープデツ
キの機械的特性によって起る再生変調信号のデユーティ
比の変化、あるいは周波数の変動に弱いという欠点があ
る。

これらの欠点は以下実施例で説明するような本方式によ
り除去される。具体的笑施例の回路を第７図に示し、そ
のタイムチャートを第８図に示す。

第７図において、テープデツキからの再生信号はジャッ
クＪ２を介して抵抗Ｒ４，コンデンサＣ３からなる低域
フィルタに入力される。上記低域フィルタからは、結合
コンデンサＣ４を介して抵抗Ｒ６乃至Ｒ８かうなるバイ
アス回路によりバイアスを受ける増幅回路Ａｍｐに入力
され、インバータＩＮＶ、により正弦波から矩形波に変
換される。

テープデツキでの記録信号が論理０又は１に応じ、１．
２ＫＨｚ又は２．４ＫＩ−１ｚの周波数とされており、
インバータＩＮＶ、の出力信号ははｒｌ、２ＫＨｚ又は
はＷ２．４ＫＨｚの周波数をもつ。

インバータＩＮＶ、の出力はＤ型フリップフロップＦ、
乃至Ｆ３．ナントゲートＧ、及びＧ２゜カウンタ回路Ｆ
４ＭびＦ、か−らなるデジタル式ワンショット回路と、
Ｄ型ンリソゾフロップ回路Ｆ６とカウンタ回路Ｆ、ｌ　
ナントゲートＧ４．ノアゲートＧ３．アンドノアゲート
Ｇ、及びインバータＩＮＶ８からなる読み出し時間設定
回路とに入力される。

上記のデジタル時間設定回路において、Ｄ型７リツプン
ロツプＦ、乃至Ｆ、はクロック端子Ｃｐの信号の立上り
で入力端子りの入力を読み込む構成とされている。フリ
ップフロップＦ、及びＦ２はクロック端子Ｃにテープデ
ツキからの１．２ＫＨｚ又は２．４ＫＨｚ信号に対し非
常に周波数の高い３０７．２ＫＨｚ信号を受けている。

フリップ７０ツブＦ、は、インバーターＮＶ、の出力が
論理１となっている期間とはｙ同じ期間内に出力端子Ｑ
に３０７．２ＫＨｚのパルス信号を出力し、フリップ７
０ツブＦ２は１クロック時間遅れて逆相出力端子Ｑに３
０７．２ＫＨｚのパルス信号を出力する。

フリンブフロソブ回路Ｆ１及びＦ２の出力Ｑ、Ｑにより
、ナントゲートはインバーターＮＶ、の豆上り時刻とは
ｙ一致する時刻から１クロック時間だけ論理０となる出
力を発生し、これ以外の時間に論理１の出力を発生する
。ゲートＧ２の出力はカウンタＦ４．Ｆ、のためのイニ
シャライズ端子りに加えられる。

クリップフロップＦ、のＤ端子には論理１の電位”ＣＣ
′が加えられており、ＣＰ端子にはクリップフロップＦ
、の出力Ｑが加えられる。リセット端子Ｒへの信号（後
述する）によりリセット状態にあったフリップフロップ
Ｆ３は、フリップフロップＦ、の出力を受けることによ
り、インノく−タＩＮＶ、の信号の立上りからはソ１ク
ロック時間遅れて論理１の出力を出力端に生ずる。

フリップフロップＦ３の論理１の出力によりカウンタＦ
４にはゲートＧ、を介して３０７．２ＫＨｚの信号が加
えられる。

カウンタＦ４．Ｆ、は１６進カウンタから構成され、１
．　２．　４．　８の重みをもつ制御ゲー）Ａ乃至りを
もつ。Ａ乃至りの接地によりＦ４は】６進カウンタであ
り、Ｃ及びＤの接地によりＦ、は１２進カウンタである
。その結果、カウンタＦ。

はＦ、の出力が論理１となってから６２５μｓ後にキャ
リーを発生する。このキャリーによりインバータＩＮＶ
、を介してクリップフロップ１；’３゜カウンタＦ、、
Ｆ、にリセットがかかる。

上記カウント時間は、２．４ＫＨｚ信号の１周期の１．
５倍の時間に相当する。

テープデツキからはｒ　２．４　ＫＨｚ信号が再生され
ている場合、カウンタＦ、からキャリーが発生する前に
ゲートＧ２からカウンタにイニシャライズ信号が加えら
れ、カウンタ内容がクリアされるのでフリップフロップ
Ｆ３にはリセット信号が加えられない。

テープデツキから入力するはＸｌ、２ＫＨｚの信号に対
してはカウンタ時間内に上記ゲートＧ２からロード信号
が発せられないので、フリップフロップにはカウンタＦ
、からりセットが加えられる。

その結果、７リンプフロツプＦ、は、テープデツキから
の出力信号により第８図のような信号を発生する。

クリップフロップＦ６は、フリップフロップＦ。

の出力ＱをＤ端子に受け、インバータＩＮＶ、の出力を
クロック端子ＣＰに受けるので第３図のような信号を出
力端子Ｑに出力する。

クリップフロップＦ６の出力は磁気テープに記録された
信号の論理０．　１に復調された信号である。

１、　２．　４．　８の重みの出力端子ＱＡ、ＱＢ。

Ｑｃ９ＱＤをもつカウンタＦ７とそれに付属する各種ゲ
ート回路は、タイミングクロックＲｘｃを発生する。こ
のタイミングクロックＲｘｃは２通信号に変換されたフ
リップ７０ツブＦ６からの出力信号ＲｘＤの読み出し時
間を規定するために使用される。

上記のようなサンプリングに使われるデジタル式ワンシ
ョットは、従来のＣＲ式ラワンショット比べて１０倍以
上の精度のパルス巾を出力することができる。

本方式に従うと、コンソール１においてアルファメリッ
クめ表示のために改良された表示法が採用される。

従来、７セグメントのＬＥＤ（発光ダイオード）や螢光
表示管では、０〜９．Ａ−Ｆまでしか表示していなかっ
た。この１６進数表示だけでは、例えばアセンブラソー
スステートメントの表示等ができず不便であった。英数
字を表示できるものとして、５に７ドツトマトリスクタ
イプの表示器等が存在するが、デコード回路等が必要で
ある等ノ゛−ドウエアが複雑になり、しかも表示素子自
体高価傾なると云う欠点があった。

本実施例によるトレーニングモジー−ルでは、電卓等の
表示として広く利用されている７セグメント表示を利用
してアルファベント、数字、特殊文字を表示させること
ができる。表現しようとしている記号にできる限りにか
よったセグメントパターンをその記号表現とする。

この７セグメントによる英数字、特殊文字表示器の最大
の利点は次の通りである。

（１）表示素子が安価である。

（２１表示用外部回路が簡単である。つまり１バイトの
表示データから直接セグメントパターンを作ることが可
能である。

（３１表示素子が小型である。

７セグメントによるアルファベント、数字、特殊文字の
具体的な表示法が第９図に示しである。

各ますの上段は表示内容のアルファベット、数字。

特殊文字を示し、下段は夫々に対応する７セグメント表
示法である。なお、参考までにドツト付き７セグメント
も同時に示しておく。

−は操作性良く配列されている。従来のキー配列はアル
ファベットキーの配列がランダムであり、しかも数字キ
ー（これはＯ〜９までは小さい数から大きい数へ規則的
に並んでいる。）との間にも配列上の考慮がなされてい
ない。従ってキー配列になれるまで押そうとするキーを
さがすのに時間がかかるという欠点があった。本実施例
のポケッタブルコンソールで採用したキーの平面を第１
０図に示す。

このキーは化粧板４と、仁の化粧板４に設けられた複数
の孔の部分で露出するキートップを有する。キートップ
５には入力と対応する記号が形成されており、又化粧板
には更に他の記号が印刷されている。キートップの配列
は同図に示すように左上から順に数字を増大順に、次に
アルファベット文字を辞書と同様にＡＢＣ順に並べてい
る。

この配列は、人（オペレータ）が日常生活ですでになれ
ている順でキー配列がなされている点と、数９の次にア
ルファベラ）Ａ、Ｂ、Ｃと並んでいることから１６進数
のキー操作を容易にしている。

これはコンピュータ使用時には、１６進数が多用される
ことからも大きな利点といえる。更にポケッタブルコン
ソールのキーの色は、１６進数（０〜９．Ａ−Ｆ）とリ
セット等のファンクションキーが、他のキーと色分け（
後述する）されていることから、キー検索が容易にされ
ている。

第１０図の■のように斜線の入ったキ一群は、キートッ
プがライトブルーで文字は黒、■のようなキ一群はキー
トップが白で文字は黒である。又化粧板上には上記のよ
うに特殊文字が印刷されており、これらの文字を含める
とキーにはＡＳＣＩＩ文字が全て包含されている。

次に、本実施例に係る超小型コンピュータにおけるその
他の機能的特徴を述べる。

アボート割込みとタイマ割込みについて；製品名ＨＤ４
’６８００のＭＰＵには、ＮＭＩ（ＮｏｎＭａｓｋａｂ
ｌｅ　Ｉｎｔｅｒｕｐｔｉｏｎ）とＩ　ＲＱ　（Ｉｎｔ
ｅｒｕｐｔＲｅｑｕｅｓｔ）の二種類の割込みがある。

ＭＰＵのＮＭＩ端子に立上り波形の信号が入ると必ずＮ
ＭＩ割込み処理サブルーチンにＭＰＵの処理が移る。

一方、ＩＲＱ端子に立上り波形が入るとＭＰＵ内のレジ
スタ（状態を示すレジスタ）のマスクビソトカ；　ｆｌ
　Ｑ　＋１のときＩＲＱの割込み処理ルーチンにＭＰＵ
の処理が移る。このように、アボート割込みとタイマ割
込みは夫々ＮＭＩ割込とＩＲＱ割込を利用している。

第１２図の（１１に示したように、アボート割込みは、
キーボード（ＫＢ）のＡＢキーがら手でキーインされた
信号を一旦ＰＩＡのＣＡＬ端子に入力し、ＩＲＱＡ端子
よりＭＰＵのＮＭＩ端子に出力している。ＣＡＩ端子に
信号が入るとＰＩＡのレジスタＣＡＩに対応するビソト
カげ１″となり、このフラグをモニタが判断してＩＲＱ
Ａ端子に対応するレジスタのビットを０″′（通常は１
”としておく）とし、ＮＭＩ割込を発生させる。一方、
第１２図の（２）はタイマ割込みを示すが同図からも判
るように、第２図ＯＣＴブロックから発生する１、　２
　Ｋ　ＨｚのクロックはＰＩＡのＣＢＩ端子に入力され
ている。ＣＢＩ端子も上記ＣＡＩ端子と同様、レジスタ
に対応するビットをもっている。

ＣＡＬにクロックの）（ｉｇｈレベルが入ると、このビ
ットは”１″となり、プログラムの判断でＩＲＱＢ端子
よりＩＲＱ割込みをさせる。

従来、Ｎ　Ｍ　Ｉ　ｉ！Ｉ込みは割込みを禁止できない
ため、システムの電源異常等の最優先割込みに対してだ
け使用されていた。

上記したように、本実施例ではアボート割込みを一旦Ｐ
ＩＡを経由してＮＭＩ割込みを行なわせたことで、モニ
タによってＭＰＵのＮＭＩ端子への割込みを禁止したり
、タイミングを遅らせたりすることが可能となった。

この方式によれば、本システムのタイマ割込みが生じ、
タイマ割込み処理（割込みが生ずるとカウントする）の
間、アボート割込みを受けつけずタイマ処理終了後に始
めてアボート割込処理をすることで利用されている。

１命令トレース割込み発生回路について；第１１図に本
発明で使用される１命令トレース割込み（ＮＭＩ割込み
）発生回路とそのタイムチャートな示す。この回路はプ
ログラムによりＭＰＵへのＮＭＩ割込みを発生させるた
めの回路である。プログラムによりＤタイプフリップフ
ロノブのＤ端子をＬｏｗレベルにすると、Ｄタイプフリ
ップフロップのＱ出力は、ＭＰＵ駆動クロりクφ２と同
相のφ２ＴＴＬクロックの立上りに同期してＨ７ｇｈレ
ベルになる。このＱ出力とφ、ＴＴＬクロックをシンク
ロナス４ビツトカウンタ（製品名ＨＤ７４１６１）２の
夫々Ｌ及びＣＰ銅端子入力する。

ＱがＨｉｇｈレベルになるとカウントを開始し、ＩＩ周
期目のＣＡＲ端子がＨＩｇ１ルベルとなる３、Ｄタイプ
フリップフロップのＤ端子がプログラム処理でＨｉｇｈ
レベルに復帰するとＱがφ２ＴＴＬの立上りに同期して
Ｌｏｗレベルになる。この時ＣＡ’ＲはＬｏｗレベルと
なる。ＭＰＵへのＮＭＩ割込みは立下りでおこるため、
ＮＭＩ信号として出力ＣＡＲ（Ｌキャリー）にインバー
タを通したものを使用している。

上記回路は、カウンタのＬ端子の機能を利用して従来の
ものに比ベランチを一つへらされており回路構成が簡単
になっている。

プリント基板上のＬＳＩの破壊防止について；本発明に
係る超小型コンピュータにおいては。

プリント基板２上に多数の高集積半導体回路装置（ＬＳ
Ｉ）が組みこまれているが、万が−このプリント基板２
の電源端子（例えば、Ｓ、Ｔ）が定電圧電源から供給さ
れる直流電圧の極性に対し逆に接続された場合にこれら
ＬＳＩが破壊することのないようにするため、第１３図
（ａ）に示すように、プリント基板２の電源端子（Ｓ、
Ｔ）間にこのプリント基板上においてダイオードＫが所
定の極性で実装されている。参考までに、第１３図（ｂ
）に定電圧電源のＩ−Ｖ出力特性を示す。このようにＬ
ＳＩの組みこまれたプリント基板上において電源端子間
にダイオードを実装しておくことにより、従来のように
特別なヒユーズを電源入力回路に配設する必要もなく、
父方が一逆接続した場合でもヒーーズをとりかえる必要
もなく、単にプリント基板を接続し直すだけで簡単にす
ませることができる。

【図面の簡単な説明】

第１図は本発明の超小型コンピュータの斜視図、第２図
は第１図の本体１のブロック図、第３図は第１図のコン
ソール３のブロック図、第４図は超、Ｊ４コンピーータ
の応用の一例を説明するたメツ概念図、第５図はリモー
ト制御回路の回路図、第６図はキー人力部分のブロック
図、第７図は変復調回路の回路図、第８図は第７図の回
路の動作波形図、第９図は表示管の表示パターン図、第
１０図はキーボードの平面図、第１１図は割込み発生回
路の回路図及びタイムチャート、第１２図（１）及び（
２１は他の割込み回路を説明するための回路図、第１３
図（ａｌ及び（ｂｌはプリント基板への゛電源接続を説
明するための回路図及び特性図を示す。 １・・・コンピュータ本体、２・・・プリント基板、３
・・・コンソール、４・・・７ラントケーフル。 第１２図 （１） 第　１３　図 （４２ｊで （ｂン 手続補正書（方式） 事件の表示 昭和５９　年特許願第　８１７９１　号発明の名称 超小型コンビーータ 補正をする者 １１件との関係　特許出願人 名　称　１５１０）株式会社　口　立　製　作　所代　
理　人

Claims (1)

1. 【特許請求の範囲】 １、中央演算制御回路を有する超小型コンピュータであ
   って、オーディオ・カセット・デツキとの間での信号の
   転送を行なう為の信号変換回路を有することを特徴とす
   る超小型コンピータ。 ２、上記オーディオ・カセット・デツキの動作を制御す
   る為の端子を有する上記特許請求の範囲第１項に記載の
   超小型コンピュータ。 ３、上記オーディオ・カセット・デツキの動作制御は、
   上記オーディオ・カセット・デツキのマイクリモート端
   子を介して行なうことを特徴とする特許 ュータ。 ４、上記オーディオ・カセ？ト・デツキの動作制御は、
   上記オーディオ・カセット・デツキの動作を制御する為
   の端子に接続されたリレー素子を介して行なわれること
   を特徴とする上記特許請求の範囲第３項に記載の超小型
   コンピュータ。 ５、上記オーディオ・カセット・デツキは複数であるこ
   とを特徴とする上記特許請求の範囲第１項に記載の超小
   型コンピュータ。