JPS6066812A - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法

Info

Publication number
JPS6066812A
JPS6066812A JP17747983A JP17747983A JPS6066812A JP S6066812 A JPS6066812 A JP S6066812A JP 17747983 A JP17747983 A JP 17747983A JP 17747983 A JP17747983 A JP 17747983A JP S6066812 A JPS6066812 A JP S6066812A
Authority
JP
Japan
Prior art keywords
layer
substrate
compound semiconductor
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17747983A
Other languages
English (en)
Inventor
Masabumi Shimizu
正文 清水
Noboru Otani
昇 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP17747983A priority Critical patent/JPS6066812A/ja
Publication of JPS6066812A publication Critical patent/JPS6066812A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は化合物半導体装置の製造方法に関するものであ
り、特にシリコン基板を用いて、このノ、Ｌ板上に化合
物半導体を成膜する方法に関する〇〈従来技術〉 ＧａＰ、ＧａＡｓ等の化合物半導体は、その優れた特徴
を活して、高機能、高性能デバイスに利用されつつある
。しかし化合物半導体結晶は一般に高価であり、大面積
の高品質基板結晶を得に＜ｂ管’；の欠点がある。この
ような欠点に対して、安価で良質、軽量なシリコンを基
板として、このシリ−１ン基板（以下３１基板という）
上に化合物半導体層を積層し、積層された化合物半導体
層にデノヅスを構成して半導体を製造することが試みら
れている。このようなシリコン基板を用いて化合物半導
体装置を製造する方法は従来がらいくつが提′案されて
いるが、未だ結晶品位等の点でバルク結晶に劣るのが現
状である。
例えばＳｉ基板上にＧａＡｓ層を形成する試りには人た
く分けて２通りの方法がある。
第１の方法は８１基板上に分子線ヒームエビタキシー（
八ＩＢＥ）、又は有機金属熱分解法（ＭＯＣＶＤ　）を
用いて直接Ｇ　ａ　Ａ、　ｓ層を形成する方法である。
第１図は８１基板１上への化合物半導体２のエピタキシ
ャル成長の第１の方法例である。Ｓｉ基板１とＧａΔＳ
結晶２結晶格子定数の大きな相違（４Ｕσ）ため、上記
従来の方法では、品質の優れたＧａＡｓ結晶層を得るこ
とは不可能であり、多結晶しか得られていない３．又Ｓ
ｉとＧ　ａ　Ａ　ｓ界面の接着力もＬｊ↓ｉ　＜　１．
ｔ！＋膨張係数の差にょる応力のためはがれ易いＡｙｊ
の間１頂かあ弘良質なＧａＡｓ単結晶の形成には成功し
てい乙ｆいのが現状である。
第２の力θぐはＳｉとＧａＡｓの中間の格子定数をｔ、
つＩＪコ品系を利用するものである。例えば５ｉＧｅ。
（Ｊ　；＋　Ａ　ｓ　Ｐ　箔の混品絹成をわずがずっ変
化さぜた格Ｊ’・１１９２合層をＳｌとＧａＡｓの間に
形成し、格子不整合にＪ、る結晶性への影響を少なくす
るものである。
第２図はＳ　ｉ　！、（板：３」−への、格子整合層４
を有す〈：＋　ｎ、合物半′Ｊコン、休５のエピタキシ
ャル成長の第２の方法例である。この方法では格子整合
層・１のＩｈ−Ｊ’定数の変化率は可能な限り小さくす
る必要があるため、成長の制御か複雑になる。また格子
整合１・、７；４中の内部応力による影響を抑制するＩ
ｌｌ的てＪＷ　Ｉ−整合層４の厚さを大きくとる必要が
ある。ＳｌとＧａＡｓの場合、以上の要請を満足するた
めに必のどな格子整合層４の厚さは数十Ａ　ｎｌ程度と
さねており、これは通常、化合物半導体素子を機能さセ
るために必要な活性層厚の数倍ないし数十倍に相当し、
低価格、軽量化等の条件に反する方法である。
〈発明の目的〉 本発明は−に記従来の製造方法の欠点を除去した化合物
半導体装置の製造方法を提供する６、本発明はシリコン
単結晶基板を用いたＧ；１Δ５−ｊｉ。
又はＧａＰ系単結晶を活性層とする化合物体Ｊ！’Ｊ　
ｆＡ＜装置を製造する方法において、塙板と化合物半導
体層との間に存在する格子不整合に上る結晶・ｌ／ｌ：
　−＼の影響及び熱膨張係数の相違に基づく結晶１１５
を吸収する緩衝層を２段階成長法によって形成する・二
とにより、高品質、低価格かつりφ量化を１Ｕｔｊヒと
勺る化合物半導体装置の製造方法に関するものである。
。 ・′実施例〉 本発明による化合物半導体の製造方法は、Ｓｉ〕１（板
上に化合物半導体を形成する際、成長させるべき化合物
半導体と０．２％以下で格子整合する第３０半尋体を用
いて、室温から通常のエピタキシャル＋’ｆ１１’ｒ度
よての低１’ｉ’ｌｉｉ度域で、第１段階の薄層を形成
し、その後記３の半導体のエピタキシャル成長に最適の
温度まて昇温した後、第２段階のエビタ・１−シャル成
長を行ない、第１．第２各段階を合ゎ−Ｕだ第３の半導
体層を緩幌Ｒりとして用いて、このｊＺ、　ｕ）ｊ層＝
１に化合物半導体層をエピタキシャル成長ｌ′）、にｊ
、り形成する。
１．１．ν化合物半導体の形成方法では、第１段階のＪ
１品質、多結晶を含む第３の半導体薄層が第２段３ｊｉ
７の工しクギンヤル成長時における結晶核発生を容易に
して結晶性向上に寄与し、かつ格子定数の（１１違及び
熱膨張係数の相違による応力を吸収するｆｌ；Ｉｔき４
示す。
第３図を用いて本発明の一実施例を、：（６明する３、
既知の表面処理を行った５　ｉ　、ｊＪｉ結晶基板６を
、イオンポンプにより１０−９′Ｖｏｒｒ以下に１ｊｉ
ｔ　２いｊ」能／「蒸着装置中に装填し、８１基板６を
５００“（゛に予（＋ｉｉｉ加熱した後１００°Ｃ以下
に冷却する。次に１００′Ｃ以下の低い湿度に保持され
たＳｉ基板６上にタンゲステンボートに入れたＧｅを加
熱して１００〜ＡＯＯＡ蒸着して第１段階の非晶質Ｇｅ
層７を形成する１、その後基板６の温度を５００°Ｃま
で昇温し、さらに第２段階のＧｅ層８の蒸着を約１μｍ
Ｂ行どｆい−に記第１段階のＧｅ層と合わせて緩種Ｊ層
９とする。この緩衝層９上に有機金属熱分解法（Ｍｏｃ
ｖｔ＋）を用いてＧａＡ・１０のエピタキシャル成長を
行な−）３、得られたＧａＡｓ層１０の成長表面は゛１
月１１、連わεで良好な鏡面を示し、回折法による解析
結果からウェハのほぼ全面にわたりＧ　ａ　Ａ、　ｓ　
？、ｉ５結晶が結晶ｆ成さねていることが判る。このエ
ビクギシャル単結晶ＧａＡｓのエッチピント密度（Ｅ　
Ｐ　Ｉ）　）の結果より従来の結果に比べ成長層中の欠
陥数か少なく結晶は良好であることも判る。
以上の実施例は第３の半導体層をすべて蒸着法で形成し
たが、第１段階は前記実施例と同しく蒸着法で杉戒し、
第２段階はＧｅＨ４を用いた熱分解ＣＶＤ法を用いて６
００″Ｃでエピタキシャル成長を行なった場合も同様の
良好な結果を示す。同様に分子線ビームエピクギシー　
（八４ＢＥ）、イオンクラスタビームエピタキシー（Ｉ
ＣＢＥ）による第２段階の成長を行なった場合も同様の
良好な結果を示す。
本発明は同一組成の緩衝層をＳｉ基板上に堆積するに際
して、成膜工程を複数の段階に分けて実行し、先の工程
に比べて後の工程における成膜条件をより良好な結晶性
をもつ第３の半導体層を成長させる条件に設定するもの
で、例えば先の工程を低温で実施し、後の工程を高温で
実施する。形成された緩疫層は低温成長層と８１基板と
の界面にストレスが集中し、高温成長された表面側にま
で及ぶことはほとんどなく、従って緩衝層上に高品質の
化合物半導体を得ることができる。緩衝層を１あ長させ
る第１段階と第２段階の各層は同一成長方法を用いても
よく、異なった成長手段を用いてもよい。なお緩衝層」
二への化合物半導体層の形成はＭＯＣＶＤ、１１４ＢＥ
等を用いることかできる５、緩衝層の２段階形成の効果
をみるために、８１基板」二に第１段階を省略して、直
接Ｇ　ｅ　Ｉ−１４の６００（゛での熱分解ＣＶＤ法を
用いて１μＩηのＧ　ｃ、層を形成した後、ＭＯＣＶＤ
法により実施例と同−条（’ｌでＧａＡｓ層を形成した
。得られた試料表１ＴＩｉに４ｊ微細なりラックが発生
し、平田性も損われていることが判る。
以上はＳｉ基板上へのＧａＡｓ層形成について述べたが
、ＧａＰ層の場合も同様の２段階級傍層の形成による本
発明の製造方法を用いることが出来る。ＧａＰとＳｉは
格子定数の差が約０４％とＧａＡｓと８１の差に比べて
小さい。この場合緩（千１層としての第３の半導体はＧ
　ａ　Ｐとの格子′、Ｊ！数の差を０２％以下にできる
５ｉＧｅ混晶を用いることができる。
またＧｅやＳ　ｉＧｅに：＜りＪ’　して同しような性
質を示ｍ−ｖ族の混晶系化合物半導体であるＧａＡμΔ
ら。
ＧａＡｓＰやＩｎＧａＰに対しても、これらの化合物半
導体をＳ１基板上に堆積する場合に本発明を適用するこ
とができる。
Ｓ１基板」二に緩削層を介して形成された化合物半導体
は、各種電子デバイスの半導体基板として利用すること
ができ、特に上記化合物半導体にＰＮ接合を形成して太
陽電池を構成することによりすぐれた効果を示す。ＩＩ
Ｊち受光面側は光電変換効率の高いＧａＡｓ層を用いて
構成し、このＧａＡｓ層を支持する基板を比較的軽い８
１基板を用いて構成することができ、効率及び重量の点
で非常に有利な太陽電池を得ることができる。
〈効　果〉 以上のように本発明の製造法によればＳｉ基板上に従来
の方法に比べて、化合物半導体単結晶層が容易に形成で
きることになり、化合物半導体装置の低価格化、軽量化
に大きく貢献することができる。。
【図面の簡単な説明】
第１図、第２図は従来の化合物半導体装置の構造図、第
３図は本発明の実施例を示すｊｊＩ造図である。 ６°Ｓｉ基板、７：第３半導体の第１段階成（，９層、
８：第３半導体の第２段階成長層、（Ｊ：緩（ｌ・１層
、ｌＯ：化合物半導体層 代理人　弁理士　福　士　愛　彦（化２名）１／、Ｍ ！ＪＪ図

Claims (1)

  1. 【特許請求の範囲】 １）シリコン基板」二に化合物半導体層を形成する方法
    において、シリコン基板上に、成長させるべき半導体層
    と格子定数の相違が０２％以下の第３の半導体を、少な
    くとも成膜条件が異なる２段階を経て予め形成し、先の
    段階に比べて後の段階の成膜条件か第３の半導体の結晶
    成長にｊｌう合する条件に設定されてなることを特徴と
    する化合物半導体装１１′ｒの製造方法。 ２）前記化合物半導体層はＧａＡｓ、ＧａＡｌＡｓ。 Ｇａ　Ｉ’　、　Ｇ　ａΔｓ　ｐ又はＩｎＧａＰのいず
    れかであることを９．′１′徴とする特ｉＦｌ請求の範
    囲第１項記載の化合物−′１′導１４（装置の製造方法
    。 ３）　１ｊｉｉ記第３の半導体の薄層がゲルマニウム又
    はシリコン　ゲルマニウム混晶から成ることを特？：ｔ
    どするギｊ、’ｉ’ｌ請求の範囲第１項記載の化合物半
    導体４４；置の製造方法。
JP17747983A 1983-09-24 1983-09-24 化合物半導体装置の製造方法 Pending JPS6066812A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17747983A JPS6066812A (ja) 1983-09-24 1983-09-24 化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17747983A JPS6066812A (ja) 1983-09-24 1983-09-24 化合物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6066812A true JPS6066812A (ja) 1985-04-17

Family

ID=16031629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17747983A Pending JPS6066812A (ja) 1983-09-24 1983-09-24 化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6066812A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326716A (en) * 1986-02-11 1994-07-05 Max Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Liquid phase epitaxial process for producing three-dimensional semiconductor structures by liquid phase expitaxy
US8686472B2 (en) 2008-10-02 2014-04-01 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326716A (en) * 1986-02-11 1994-07-05 Max Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Liquid phase epitaxial process for producing three-dimensional semiconductor structures by liquid phase expitaxy
US5397736A (en) * 1986-02-11 1995-03-14 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften Liquid epitaxial process for producing three-dimensional semiconductor structures
US8686472B2 (en) 2008-10-02 2014-04-01 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate

Similar Documents

Publication Publication Date Title
US5728623A (en) Method of bonding a III-V group compound semiconductor layer on a silicon substrate
US6525338B2 (en) Semiconductor substrate, field effect transistor, method of forming SiGe layer and method of forming strained Si layer using same, and method of manufacturing field effect transistor
TW200301515A (en) Method for depositing III-V semiconductor layers on a non-III-V substrate
JPH073814B2 (ja) 半導体基板の製造方法
JPS60210831A (ja) 化合物半導体結晶基板の製造方法
JP2570646B2 (ja) Ｓｉベ−ス半導体結晶基板及びその製造方法
JPS61189621A (ja) 化合物半導体装置
JPS6066812A (ja) 化合物半導体装置の製造方法
JPH03284834A (ja) 半導体装置の製造方法
JPH0475649B2 (ja)
Karam et al. Selective area epitaxy of GaAs on Si using atomic layer epitaxy by LP-MOVPE
US20100187539A1 (en) Compound semiconductor epitaxial wafer and fabrication method thereof
JPS61294877A (ja) 半導体装置
JP3979115B2 (ja) 鉄シリサイド層の製造方法並びに半導体基板及び光半導体装置
JPS61189620A (ja) 化合物半導体装置
JPS6066811A (ja) 化合物半導体装置の製造方法
JPH0752713B2 (ja) 化合物半導体の成長方法
JP2003142686A (ja) 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
JPS63186416A (ja) 化合物半導体基板
JPS63236308A (ja) 化合物半導体の成長方法
JPS63184320A (ja) 半導体装置
JP2791900B2 (ja) 半導体基板およびその製造方法
JP3224118B2 (ja) エピタキシャル成長法
JP2959767B2 (ja) 半導体基板並びに半導体装置及びその製造方法
JP2802439B2 (ja) 半導体基板