JPS6066549A - 高速変復調ユニツト - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、高速変復調ユニットに関し、特に比較的小さ
い占有空間により高速、高能率の伝送が可能な変復調ユ
ニットに関するものである。

従来技術 ディジタル伝送網においては、長距離伝送をｔ−１う場
合、変復調ユニットを必要とする。変復調ユニットは、
回線に変調波を送出し、受信した変調波から検波信号を
検出して符号を復元するものである。そして、変調して
から符元するまでの動作は、一般式に現わすことができ
る。しかし、従来の変復調ユニットては、これらの動作
式を実現するのではなく、機能の固定したブロックの組
み合せにより実現しているため、上記動作式で可能〕＝
なる性能を満足するとは限らない。士だ、従来の変復調
ユニットでは、伝送速度ごとにスミ°本構成を異にして
いるため、融通性のある配線配置が不可能である。

なお、本発明者は、変復調動作式、自動等化調整動作式
、および復？、？クロック・タイミングの自動調整動作
式に対して、時間変数にサンプリングタイミングを代入
して得られるザンブル値変徨調動作式と、サンプリング
することにより生ずる不要波の分布帯と信号分布帯とを
分離するサンプル値フィルタ動作式と、上記不要波を抑
圧するサンプル値自動等化動作式とを、それぞれのサン
プリング時刻で演算する手段を具備した変復調ユニット
を先に提案している（特願昭５６−１４７１８８号明細
書参照）。

目　的 本発明の目的は、このような従来の問題点を解決し、融
通性のある配線が可能であり、かつ比較的小さい占有空
間で高速、高能率の伝送が可能な高速変復調ユニットを
提供することにある。

構成 以下、本発明の構成を、実施例により説明する。

本発明の原理および実ｊ布例の説明を、次の順序で進め
ることにする。

（１）変調機能のサンプル値動作式。

（ａ検波のサンプル値動作式。

（３）同期制御のサンプル値動作式。

（４動作確立機能およびディジタル処理周辺回路。

（５ディジタル信号処理回路。

（６）信号処理用ＬＳＩの実現法。

１変調機能のサンプル値動作式 変復調機能を構成するために、変復ｉ？ｌ！　ａｈ作式
を・サンプル値処理ユニットによってリアルタイムに処
理する。変調側においては、周波数帯域が音声帯域に制
限され、周波数変動のある回線を伝送てきるような変調
波形を作るための動作式を作る。

変調波形は次式で表わされる（前記出願明細書参照）。

ｆ（ｔ）＝Ａ（ｔ）ｃｏｏω。’　ｔ−Ｂ（ｔ）ｓｉｎ
ω、／ｌ　・・・（１，ｏ）となる。ここでω。′は搬
送周波数で伝送帯域幅のほぼ中心に当り、Ａ（ｔ）、　
Ｂ（ｔ）は包絡線波形である。

こレヲサンプル値処理ユニットによって作る場合におい
ては、サンプリング間隔を機能ごとに適正に配分する必
要がある。先づ、上記動作式のキャリア部分とボー信号
部分のサンプリング間隔を同じにすることは明らかに不
合理である。これらに対してそれぞれＴ、およびＴ、な
るサンプリング間隔を配分することとする。さらに、こ
れら部分の境界をどこにするかを考えるには、画部分の
中間にサンプリング間隔Ｔ□なるベースバンド部を設定
して考えるのが妥当である。

ここで、ボー信号、ベースバンド信号、およびキャリア
信号のサンプリングにおけるサンプリング番号をそわぞ
’ｆ１１．ｍ、Ｂとすると、であるとする。ここで、（
Ｘ）なる記号はＸの値を越えない最大の整散であること
を意味する。

ベースバンドから見た伝送特性によってキャリア部分の
伝送特性の評価ができるようにするには、変ＷＮ搬送波
は余弦項振幅を実数部、正弦項振幅を虚数部とする複素
数として扱うべきである。これをＦ　（ｔ）と表わす。

サンプリング間隔の異なる部分の接続によって伝送特性
の変形があり、これを明らかにするために ｔ−＝ｍ　Ｔｌ とおきＦ（ｎＴ工）の２変換を考える。即ち、Ｚ（Ｆ　
（ｍＴ□）　）＝Ｆ（ｏ）＋Ｆ　（Ｔｚ）　ｘｓ　’十
Ｆ　（２Ｔ□）　！　”　十ミＦ（ｚ）　・・・（Ｌ　
２） とする。キャリア信号のサンプリングを行う場合におい
ては、ベースバンドサンプリング間隔Ｔ□の間にＦ　（
ｎＴ工）なる値が保持されてＦ’（ｎＴ）が得られるも
のとすると、 Ｚ（Ｆ’（ｎＴ））−Ｆ（ｏ）Ｈ（ｐ）＋Ｆ　σ、）　
Ｉ−１ω）ｐ　’＋Ｆ（２Ｔ□）Ｈ（ｐ）ｐ　”千　・
・・・・　−Ｆ（ｐ−りＩ］ω）−にｉ　・・・（Ｌ　
！Ｓ）ここで ｐ”ｍｚ　、ｘ−’］’□／Ｔ Ｆ（ｔ）”　□Ｘ、　、　ｕ　（ｔ−１Ｔ、）　ａ□−
・（１，ｓ）のように表わされる。ｕ（ｔ）は変調搬送
波のスペクトルを角周波数範囲 り ｖｌ＜Ｗ＜Ｗ。

に限定するための関数であり、ｄｌは次のような複素数
である。

ｅＬｌ−ａ１＋　ｊ　ｂｌ ａｌ、ｂ□は変調エレメシト１に含まれるデータビット
の論理値組合せのそれぞれに対応して定めらねるもので
ある。（１，ｓ）’式の２変換を行うことによって、 ａ　ｚ−ＩＴ＊Ａｔ　ｕ（ｚ）　−・（１，６）これを
（１，３）式に代入すると、 Ｆ′（ｚ１／Ｋ）−企ｄ□ｚ−ＩＴ１１／Ｔｌｕ（→Ｈ
（ｚ１／Ｋ）ｉ、−に−Ｍ ・・・０．７） Ｈは明らかにＦ　（ｍ　Ｔ　ｌ　）を０次ホールドする
ことによってＦ’（ｎＴ）を作る場合における特性の変
形を表わしている。これを補償すると云う考え方かなる
関数を考え、 Ｖ　（ｍＴ　□）　ミ仝　Ｕ’（ｍＴ、−ＩＴ、）　ａ
□・・・（１，９）ｌ＝＝［１１ を定義する。そして、Ｆ　（ｍ　Ｔ　＞　）を０次ホー
ルドする代りにＦ　（ｍ　Ｔ　＞　）を０次ホールドす
ると変形Ｈ（ｐ）を補償した元の伝送特性が得られる。

即ち、Ｕ’（ｚ）Ｈ（Ｚ”）　−Ｆ（Ｚ）　−−−（＋
、　＋　ｏ）となることが（１，６）〜（＋、ａ）式を
用いることにヒつで導かれる。（＋、＋０）式の２変換
の逆をとることを考えると、 のように表わされる。ここでＯは両辺のコンボリューシ
ョンを表わず。これは’ｌ’　ｋ、　Ｆ　（ｍＴ　１）
の値をレジスタに保持しておくことを意味している。

キャリア信号のサンプリング間隔＆ＪＴである。

Ｔは角周波数がω。′である搬送波の−ｐ１期より小さ
くなけ第１ば変調された搬送波を表現することができな
い。このことを正確に表わすとサンプリング周波数のま
わりに分布するギヤリア信号幀よってできた側帯波がキ
ャリア信号の帯域に混入してくることである。こねはサ
ンプリング周波数を大きくすることによってざけられる
が、こ４１とは別にベースバンド信号をサンプリングす
ることによって生ずる高次調波による成分が搬送波周波
数のまわりに分布し、これがベースバンド領域に混入し
てくる。これはベースバンド信号をキャリア信号の処理
部で０次ホールドして作ったＦ（ｎＴ）によるものであ
って、この混入をさけるためにＦｏ（ｎＴ）　−Ｇ　（
ｎＴ）　ＯＦ　（ｎＴ）　−・−（１，１２）なるフィ
ルタリングを行う必要がある。Ｇ（ｎＴ）の遮断周波数
はω。′によって定められるが、通常、１８００）（２
程度となろう。第１Ａ図は出力端りに変調搬送波ｆ（ｎ
Ｔ）を出力する演算回路である。

ｆ（ｎＴ）は第１Ａ図の右側の部分に示されるように、 ／ ｆ　（ｎＴ）　＝Ａ。（ｎＴ）　ａｏｓ　ａ＋ｏ’　ｎ
Ｔ−Ｂｏ（ｎＴ）　ｓｉｎ　ｏｚ。’　ｎＴ・・・（Ｌ
１３） なる形をなすものである。ここで− Ｆ、　（ｎＴ）　−Ａｏ（ｎＴ）　＋　ｊ　Ｂ、　（ｎ
Ｔ）なる信号を作るには（１，１２）式の処理を行う。

この処理は第１Ａ図においてＧ工ｌ　Ｇ、によって示さ
れるもので Ｇ　（ｎＴ）　−Ｃｒ４　（ｎＴ）　＋　ｊ　Ｇｚ　（
ｎＴ）である。ただ、この形は一般形であって実際的に
はＧ、　（ｎη−〇とおくのが便利である。第１Ａ図の
Ｈなるブロックは（＋、１１）式で示される保持作用を
示す。このブロックの入力信号は（１，１１）式右辺第
２項である。Ｉ］までの処理ステップを説明するために
（１，ｓ）式のびを ビ（ｍＴ、）−Ｐ’（ｍＴ、）＋ｊＱ’（ｍＴ、）　−
・（１−１ａ）のように表わし、更に、 Ｆ　（ｍＴ　ｓ　）　−＝−Ａ　（ｍ　Ｔ　ｌ　）　＋
　ｊ　Ｂ　（ｍＴ　ｚ　）とすると、 ｒ（ｍＴ１）　−Ｘ　（Ｐ’（ｍＴｔ　”−ｔＴ、）　
ＩＬＩ　Ｑ’（ｍＴｔ−ＩＴ、）　ｂ□）ｌ−に−Ｍ Ｔ（ｍＴ、）　−５（Ｐ’（ｍＴ□−ｔＴ、）ｂ□＋Ｑ
’（ｍ’ｌ’□−ｔＴ、）ａ□）土−に−Ｍ ・・・（１，１５） Ｕ／、即ち、上式ではＰ’、Ｑ’は（１，ａ）式からめ
られるものでＵを変形したものである。Ｕは両側帯波伝
送では虚数部をもつ必要はない。しかし、ホールド処理
による特性の変形を修正するｋは（１゜１５）式に示す
ｊうに実数部のみならず虚数部も必要になることがわか
る。

第１Ａ図のＲＯＭは余弦と正弦関数値を記録した読取専
用メモリである。第１Ａ図のＡ□、Ａ、。

Ｂ１およびＢ、はそねぞね（＋、＋ｓ）式第１式の第１
゜第２、および第２式の第１．第２項の演算を行うもの
でこの項の関数の変数は λ（ｍｒ　ｉ）　−ｍＴ、−ｉＴ、　ＨＨ＋　（１，１
６）であって、これを引数とする表によってこの関数を
める。この表の内容はＵの所要スペクトルとその補正式
である（１．Ｓ）式によってあらかじめ読取専用メモリ
などに計算結果を記録することによって用意される。そ
して、その表を引＜ツ［数は第１Ｎ図のλなるブロック
とその周辺記号によって表わされる処理によってめられ
る。この処理は（１，１６）式を差分形に直した λ　（ｍｒ　’）−λ　（ｍ−１，土）＋Ｔ、、　λ　
（”＋　ｉ）　−λ　（ｍ、１−１）　”ｓ・・１（１
，１７） 虹よってめられる。（１，１ｓ）式の＆１．ｂｉは第１
Ａ図の表Ｃによってめられる。この表Ｃは変調エレメン
トに入る送信データビットの系列から作られる数を引数
として索引される。ベクトルｄ□”＝　ａ１＋　ｊ　ｂ
□Ｏ取り得る離散値の個数をＮとすると送信データビッ
ト系列はｊ　ｏ　ｇ　ｓ　Ｎ個のビットごとに区切られ
、一つの区切の中に入った各ビットの論理値の組合せで
作られる数に１の差分を第１Ａ図のＲ，なるメモリによ
ってとり、それを引数としてＣの索表が行われる。この
表の内容は復調器における上記ｄ工の雛散値の誤識別が
より少くなるように設定される。

第１Ｂ図は＠ＩＡ図のＢ、、Ａ□の部分の詳細図で、＆
に＋　Ｉ！Ｌニー□、・・・は表Ｃの出力を記憶するシ
フトレジスタである。また　ｐ／　、　Ｑｌなるブロッ
クはその入力値によって”　（”１）＋　Ｑ’　（ｍｒ
工）なる関数表を索引する操作を行うことを表わす。

ボー信号、ベースバンド信号、およびキャリア信号への
サンプリングレイトの配分はそれぞれ１／Ｔ３．し′Ｔ
０およびｌ／Ｔ　となるが、ボー信号は変調速度から定
まる２、　４　Ｋ　ＨＺによって処理されることとなる
から、その他のサンプリングレイトは２．４ＫＨ２の整
数倍になる。搬送周波数のまわりにベースバンドサンプ
リングによって生ずる側帯波がベースバンド帯に入るの
を防止するには、上述のようにＱ（ｎＴ）Ｋよって行う
。従って、間層はキャリア信号サンプリング周波数、お
よびベースバンド信号サンプリング周波数のまわりに分
布する側帯波がさけられる条件を探せばよい。

実現上妥当と考えられるサンプリングレイトの配分はボ
ー信号、ベースバンド信号、およびキャリア信号に対し
、そねぞね、 （刀２．４　Ｋ）４ｚ、　２．４　ＫＨｚ　、およびｇ
、６ＫＨ。

（２）２．４　ＫＨｚ＋　４．８　ｋＨｚ　＋　および
９．６ＫＨｚの２つが考えらねる。α）の条件では（１
＝１５）式においてｍ　＝　ｋとなって Ｆ（ｈＴ、）葦ＬＪ’　（ｈＴ、）Ｏａ（スなるコンボ
リューションによって表わされることとなり、Ｕ′（ｋ
ＴＢ）はディジタルフィルタとして実現できる。しかし
、ベースバンド信号サンプリング周波数のまわりに分布
する側帯波をベースバンド信号から分離するには上記の
ディジタルフィルタは理想濾波器に近いものとなる。そ
して、ベースバンド信号に接近して上記側帯波があり、
α）の条件では実現を不可能にする要因である。ｅ）の
場合は上記（ＩＩｌ［帯波とベースバンド信号の所要帯
域の間にあそびの領域をとることができる。後述のよう
に１ｏＯＨｚ程度の帯域のバックワードチャネルの設定
する余裕を作ることができる。

なお、第１Ａ図において、（ａ）、（ｂ）、および（ｃ
）はそれぞれサンプリング間隔が１’、ＴＩ、およびＴ
。

であるサンプル値処理部であることを示す。また、Ｔ２
　なる処理部から１゛、なる処理部のスなるブロックへ
の入力を示しであるが、こねはλの内容をＴ　ごとにク
リアすることを意味している。λについては（１１７）
式の計算のためのものであることを述べたが、実際に（
１，１５）式などを演算する場合においては現時点をに
−Ｑとして計算することになる。これに合わせるには１
゛、ごとに２をＯとすればよい。第１Ｂ図釘おいて、ａ
ｋｒ　ＡＸ−□、・・・・・ｌａＫ−Ｍ　によって構成
されるシフトレジスタはＴ、なる間隔で更新されるもの
で第１Ｂ図の他の部分と異なる間隔になる。第１Ｂ図に
示す回路を全部同じクロックで処理できるようにするに
は、第１Ｂ図は第１Ｃ図のようにシフトレジスタの各段
にダミーを入れる必要がある。但し、こねはｅ）のサン
プリングレイト配分の場合である。第１ｃ図で（Ｑ）の
部分は２．４　ＫＨ２、（ｂ）０９分ｉ；ｒ４．８ＫＨ
。

で、それぞれサンプリングする。

２検波のサンプル値動作式 変調器から出力された変調搬送波は回線を通して復調器
に受信される。復調器入力の受信波は、もし、回線に周
波数、および位相変動がなければＲ’　（ｔ）−ｒ□（
ｔ）　ｃｏｓ　＠、’　ｔ）　−ｒβ）　ｓｉｎ　（ａ
＋、’　ｔ）のような形になる。しかし、一般に変動が
あるがらこのような形にはならない。検波のサンプル値
動作式をめるには受信側の基準によって受信波を定義す
る必要がある。従って、受信波はＲ（ｔ）−ｒ　、　（
ｔ）　ｃ　ｏ　ｅ　←ｏ１＋α。＆））　ｒ、（ｔ）ｓ
ｉｎ（ｅ−ｏｔ＋α。（ｔ））・・・（２，１） となる。これはω　を中心としてその近ぼうに分布する
スペクトルでこれをベースバンドに近い信号として取扱
うために、先づ、 ｅＯ（ｔ）−肌）。、１（＊ｏ１＋θ（ｔ））−８（１
）。ｊθ（ｔ）　、−０−（２，２）を作る。ここで ｅ（ｔ）−ｅ　、（ｔ）＋　５　ｅ　１ｊ（ｔ）ｅｏ（
ｔ）＝ｃｏｓωｏｔＲ（ｔ）　、θ８（ｔ）＝　ｅ　ｉ
ｎ　（ＩＩｏｔ　Ｒ（ｔ）−・・（２，３） である。（２，２）の操作を行う場合においては高調波
が発生する。これをさく除して一２πＷ〜２πＷ「スペ
クトルを限定する必要がある。このために次のようにξ
（１）なる単位応答をもつフィルタリングを行う。

ｚ（１）−〇（ｔ）＊ξ（１） ここで ｚ（ｔ）−Ｘ（ｔ）＋ｊ　ｙ（ｔ）　、ξ（１）−η（
ｔ）＋ｊζ（ｔＪであるとすると、 となる。検波の目的はｒ□（ｔ）ｌ　ｒ２（ｔ）をめる
ことにあるが、このためには（２，２）式のθ（１）を
α。（ｔ）「近づける必要がある。このため虹は制御が
必要でこれについては後述する。

受信波を検波する動作式をめるに−は（２，１）式にお
けるα。（１）は測定不可能なＪｉｌ：よし、Ｒ（ｔ）
が測定されａｏＢω。ｔ、ｓｉｎωｏｔが復調器で作ら
れるものであると考える。これをサンプル値処理回路で
発生させたときのサンプリングによってｅ　、ｅｃ　Ｂ を表わすと、 のようになる。復調側においても送信側と同じようにキ
ャリア信号部分とボー信号部分があって全部同じサンプ
リング間隔で処理するのは不合理であり、やはり、サン
プリングレイトの適正配分を考える必要がある。しかし
、復調側でマルチレイト系とする場合にはスキップサン
プリングを行うこととなってスキップによる不要波が発
生する。

この影響がさけられる条件を満足する配分法があるかど
うかが問題である。このため（２，４）において、先づ
、ηなどをη。とηに分割し、η。には１／Ｔ、η′Ｃ
は１／Ｔエ　を配分する場合の可能性ある条件を探して
みる。先づ、例として（２，４）式右辺第１項を ノ、１：　ウに：　分割し、右辺第１項においてｔ　−
ｎ　Ｔ　、！：ｘ□（ｎＴ）＝ｉη。（ｎＴ）　Ｏｅｃ
（ｎＴ）　−（２，７）とおいて ｎ＝Ｋ１　（Ｋ、ｉは整数） とおき、Ｕ　（ｎＴ）をｕｎｉｔ　５ｔｅｐ関数とし、
＋ｃ　ｔ　、　（ｉＴｚ）　ミＵ　（ｎ　Ｔ　：　ｎ　
＝＝−Ｋ　ｉ　）　Ｘ　ｌ　（ｎ　Ｔ）　・□　・（２
−８）なるスキップ信号Ｘえ（４Ｔ□）を考える。ここ
で、（ｎＴ：ｎ＝Ｋｉ）なる表示法はｎをに′Ｃ割った
値のうち整数となるような１をとることを意味している
。このＸ□（：ＬＴ、）にスキップサンプリング定理を
適用するとＸよ（４Ｔ工）の２変換は・・・（２，９） となる。ここで　Ｚ−ｐ　である。一方、（２，７）式
の２変換をとれば ｘｌｆｐ）−ｙｐｏωＬ　ｅ、　（ｐ）　−・・（２，
１ｏ）となるが、これに対して（２，９）式右辺の各項
においてｐの代りに ｐ　ｅ　ｊ　２πλ／に とおいた項が現われるととになる。これらの式において
ｐ、、、ｅｊ“７とおくことによってスキップ信号によ
るスペクトル分布がまる。これらのスペクトル分布にお
いてλ−〇の成分は所要波であって、このほかス＋０な
る不要波がサンプリング周波数のｌ／にの間隔で発生す
る。従って、ボー信号のサンプリング周波数のまわりの
不要波とボー信号所要帯域を区別できるためにはボー信
号の所要帯域が遮断周波数がボーレイトの半分の理想濾
波器によるもの、即ち、ナイキスト帯域に等しくなって
いなければならない。この条件を送信側で満足させるに
はサンプリングレイトの配分法が２．４゜４．８　、　
９．６ＫＨ□の場合にベースバンドでナイキスト帯域伝
送に近づける必要がある。しかし、復調側においてサン
プリングレイトを配分する場合においては、変調器の配
分と同じにしても意味がないことがスキップサンプリン
グ定理から云えるから、２．４．２．４　、９．６　Ｋ
Ｈｚとする必要がある。この場合、変調側のベースバン
ドに相当する部分、即ち、（２ｉ）式のη′のサンプリ
ングはボー信号のサンプリングと同じになるからｌ′の
処理はルフィルタで行われることとなる。この場合、ト
ランスバーサルフィルタの人力信号は（２，４）式をサ
ンプル値で表わした次のような式になる。

Ｌ−Ｔ、／Ｔとして、 ｘ　（ｋＴ、）　−Ｕ　（ｎＴ’；ｎ−Ｌｋ）　（（ｖ
ｏ（ｎＴ）　Ｏｏｏ（ｎＴ＋　）＋　（ｏｏ（ｎＴ）　
Ｏｅ８（ｎＴ）））ｙ　（ｋＴ、）　−Ｕ　（ｎＴ；ｎ
−Ｌｋ）　（（’７．）　（ｎＴ）　Ｏｅ、　（ｎ刀）
−（ζ。（ｎＴ）　Ｏｅｏ（ｎＴ）　））・・・（２，
Ｎ） 勿論、この信号にはボー信号の所要帯域に不要波が密接
して分布する。しかし、次に接続さ才する自動等化種に
おいてこの不要波をさく除できる。

即ち、後述のように自動等化処理におけるトランスバー
サルフィルタがナイキスト帯域伝送となるように行われ
る。これは帯域外の信号があるかぎり検波信号のエラー
εＸ（ｋＴｚ）　＋　εＹＱｃＴ、）が発生し、Ｍ　（
ｋＴ、）−εｘ’　（ｋＴｌ）　”　’　ｙ　！（ｋＴ
２）が小さくなる方向にタップ系数の自動調整が行われ
ることによるものである。

第２Ａ図は、・（２，１１）式を処理する場合の処理回
路であり、次の段の自動等化処理の入力となる信号ｘ　
（ｋ’ｒ、）　ｊ　ｙ　Ｑｃ’ｌ’、）は第２Ａ図の９
，１０なるレジスタの出力を間隔Ｔ、ごとに参照するこ
とによって得られる。第２Ａ図の（Ｃ）なる区間はサン
プリング間隔Ｔ、のサンプル値処理・回路である。（Ｌ
）　６る区間はサンプリング間隔Ｔのサンプル値処理回
路で８なる部分は（２，１１）式の＊で示されるコンボ
リューションとそれに関連する表示の処理を行う。

７は受信側の腹調回路入力端子で６によって７のアナロ
グ信号がディジタルに変換される。ｌ、２゜３．４．５
で示される回路は（２，ｓ）式を処理するもので牛には
ｅ　ｏ　（ｎ　Ｔ）を、５にはｏ、（ｎＴ）を出力する
。以上は変復調側のサンプリングレイトの配分をそれぞ
れ２．４．４．８．９．６ＫＨ２，および２、４　、２
．４．９−６ＫＨｚとし、ナイキスト帯域の伝送を行っ
て全てディジタルなサンプル値処理を行う場合であるが
、必ずしもナイキスト帯域の伝送でなくても適用できる
回路は第２Ｂ図に示す。

第２Ｂ図においてｌま６が受信側の復調回路入力端子で
１．２．３．４．５で示される回路は（２，ｓ）式を処
理する。しかし、第２Ｂ図（ｂ）なる部分は線形なアナ
ログ処理回路でη、ζなどは（２，４）式のそれを示す
。一方、（場なる区間キャリア信号のサンプル値処理回
路でディジタルな処理回路である。

そして、手、５はアナログ・）５イ・ディジタル掛算器
でその人出力はアナログ信号である。ｍ２Ｂ図（Ｑ）は
、サンプリング間隔Ｔ、のディジタルなサンプル値処理
回路で（＝）のアナログ区間の部分＆ま、８．９によっ
て示されるアナログ・ディジタル変換器によってディジ
タル値に変換されて（Ｑ）なる自動等化処理に入力され
る。

自動等化の動作式は、前述の出願明細書に述べる式にお
いてｔ　−ｋＴ、とおくことによってめることができる
。ただ、これを処理回路によって計算する場合はに−０
とした式を計算することになる。先づ、伝送路に対して
直列に入るトランス／＜　−サＡ／　フィルタノｔＱ　
合ニハＸ　（ｋ’ｌ　ｚ）　＋　Ｙ　（ｋＴｌ）をトラ
ンスバーサルフィルタの出力信号の（ｉ／、ｊと１−る
と、 Ｘ　ＯｃＴ、）−□、Ｅ。（ｃ０８θ（ｋＴ、Ｘｙ□ｘ
　（（ｋ−１，）　Ｔ、）−δ□７（（ｋ−１）　Ｔ、
）　） −ｓｉｎθ（ｋＴ、）（γ、ｙ　（（ｋ−１）　Ｔ、）
＋δ１Ｘ　（（ｋ−１）　Ｔ、）））Ｙ　ＱｃＴ、）−
Σ　（ｃ　ｏ　ｓθ（ｋＴ１Ｘ７　ｉｙ（（ｋ−１）　
Ｔ４）＋δ□Ｘ１＋＋０ （（ｋ−１）　Ｔ、） →−５ｉｎθ（ｋＴ、）（γ、：ｃ　（（ｋ−１）　Ｔ
、）−δｌｙ　（（ｋ　ｉ）　Ｔｚ）））・・・（２，
１２） この式ＣおけるＸ＋７は（２，４）ｌまたは（２，１１
）である。従って、自動等化処理回路は第２Ｃ図のよう
になるが、この回路の入力は第２Ａ図、または第２Ｂ図
の出力になる。第２Ｃ図の処理回路には、θなどを入力
する必要がある。この変数は（２，１２）式いも示され
ている。これらについては次の項において述べる。第２
Ｃ図において、Ｔ、なるブロックはトランスバーサルフ
ィルタのタップの信号レジスタでγ。、δ。、γ□、δ
□、・・・γ　、δ　はｋｌ−ＩＮ−１ タップ係数である。タップ係数をめる式は検波信号の信
号エラーからめられる。この場合、検波信号は（２，１
６）式でめられる値を、さらに後述のような並列自動等
化種の補正を受けたｘ’、　ｙ’である。

によってめることができる。即ち、 γ□（Ｘ＋１）＝γ□（Ｉｃ）　ａｔ　ｌ　（ｋＴ、）
　ｘ　（（ｋ−１）　ＴＢ）　＋　αε８（ｋＴ２）ｙ
（［有］−１）　Ｔ、） δ□（Ｘ＋１）−δ□←汁αε、（ｋＴ、）ｙ（ｏｃ−
１）Ｔ、）＋αｅ、（ｋＴ、）＝ｃ　（（ｋ　ｉ）　Ｔ
Ｂ） ・・・（２，＋４） なる差分動作式である。ここで ε、ＱｃＴ、）−εｘ（ｋＴ２）　ａｏｓθ（ｋＴ、）
＋ε、（Ｂ　Ｓ　ｉｎθ（ｋＴ、）εｚ　（ｈＴ、）　
−ｘｘ　（ｋＴＪ　Ｂｉｎθ　（”ＴＢ）　５Ｙ（ｌＪ
ａｏｓθ（ｋＴ、）・・・（２，＋５） Ａｙ　（ｋＴｇ）　コＸ。ｖｊｔＹ（（ｋ−ｊ）Ｔ、）
である。ε工とε工は信号エラー（２，１５）式の予測
値である。（２，１３）〜（２，１６）からなる式はト
ランスバーザルフィルタの調整式でその処理回路を第２
Ｄ図に示す。第２Ｄ図において端子γ。δ。、γ、δ、
。

・・・、γＮ−Ｊδｎ−４に接続されているＴ、なるレ
ジスタと＋なる加算回路は（２，１４）式の差分動作式
の処理を示すものである。また、第２Ｄ図におけるｘ　
（ｋＴ、）　、　ｙ　（ｋＴ、）　なる端子から接続さ
れているレジスタＴ、からなるシフトレジスタは第２Ｃ
図のものを再提したものである。第２Ｄ図のＬなるブロ
ックで示される部分において、３，４，５゜６はその入
力端子で（２，１５）式の右辺の各項が入力される。こ
れらの端子からのびる垂直線と水平線の交点に示される
Ｘ印は（２，１ｓ）式右辺の掛算を行うものて一つの水
平線上の２つのＸ印に入力される垂直線の信号が和算さ
れて、その水平線上に結果がでてくることを表わす。ま
た、Ｌブロックの１．２なる出力端子から下っている２
つの垂線は（２，１５）式の左辺を表わし、それぞれの
線上にある＋印に入力される水平線上の信号を加算する
。加算入力に−を付けたものは、引算を行うことを表わ
す。第２Ｃ図のＭなるブロックにおいても以上のしブロ
ックについての処理方法と類似の方法を用いるもので、
（２，１２）式右辺の大きな項の演算を行うものである
。

なお、以上のようなサンプル値動作式を記述する場合、
サンプリング時刻ｔ　−ｋＴ、などを連続な式の変数に
代入した形にしているが、サンプリングクロックには位
相ずれがあってｔ−ｋＴ、＋△。

およびｔ−ｎＴ＋△／Ｌ　（Ｌ−Ｔ、／Ｔ）とするのが
正しい。しかし、処理回路を作る上では、Δは影響しな
いので省いて書くことにする。ただ、ボー信号のサンプ
リングクロックの位相は正確に制御する必要があるので
、この制御機能をとり上ける項において省略した変数を
復活するこ七とする。

ユニット化の都合でキャリア信号のサンプリングクロッ
クの位相も上記の制御にともなって変化することになる
が、こねは特性に影響しない。

変調器においては送信データビットが一定数まとまるご
とに変調信号ｄｋを作る。ｄｋは複素数であって与えら
れた有限個の離散値をもつこれら離散値は複素平面上に
点在する。復調器における検波信号はｔ　−ｋＴｓにお
けるサンプリング値が変Ｈ信号の復元値でこの値からｄ
ｋ　を判定する。

検波信号のｔ−ｋＴ、におけるサンプリング値をＸ′（
ｋＴ２）Ｙ′（ｋＴ２）とし、これらをそれぞれ実数部
、虚数部とする複素数を考える。即ち、 Ｚ’（ｋＴ、）＝Ｘ’（ｋＴ、）　十ｊＹ’□ｒＴ、）
であるとする。Ｚ’（ｋＴ、）はｄｋの各離散値のまわ
りに位置するが、歪のためにｄｋの離散値には一致しｔ
「い。しかし、ｄｋの各離散値に対応する点の近くに位
置するＺ’（ｈＴ、）が得られた場合は、そのＺ’（ｈ
Ｔ、）を送った変調信号はＺ’（ｋＴ、）に近いｄｋの
離散値であると判定する。従って、Ｚ’（ｋＴ、）の複
繁平面上にはｄｋの各離散値を中心とする判定領域があ
り、Ｚ’（ｋＴ、）が入った判定領域の中心の離散値を
判定した変調信号として出方する。

変復調ユニットでは、この判定領域を表として回路化し
ておき、この表の入力にＺ’（ｋＴ、）　、即ち、Ｘ’
、Ｙ’を入力することによって上記の離散値が出力され
るようにする。（２，１３）式のａｋ、ｂｋはこの表の
出力として得られるものである。Ｘ’（ｋＴ、）。

Ｙ’（ｋＴ　、）なる検波信号は（２，１２）式を処理
して得られるＸ　（ｋＴ、）　、　Ｙ　（ｋＴ、）をさ
らに補正して得られるンスバーサルフィルタであり、そ
の出力の補正は、伝送路には並列１入るトランスバーサ
ルフィルタによって行われる。これら２種類の自動等化
に対して適正な機能配分を行うものである。即ち、とし
、その右辺第２項は Ｘ’（ｋＴ、）−、ｘ。（ｇｔ　’に一、ｌ！　−”／
　ｂｋ−／）で表わされ、これを処理するシグナルフロ
ーグラフは第２Ｅ図に示すようにトランスパーサルフィ
ルタには判定された変調符号が入力される。この判定帰
還用のトランスパーサルフィルタの糸数ハ、ｇ７　（ｋ
＋　１）−ｇｚｋ）＋α（ｇｘＱｃｒ、）　ａｋ７−ｔ
ｙＪｋｒｚ）　ｂｘ−７）ｈ、　（ｋ＋１）纏り、（Ｉ
Ｃ）−α（ａ　ｘ　（ｋ’ｌ’、）　ｂｋｔ　’　ｙ　
（ｋＴＪ　ｂ＞−７）・・・（２，１９） によってめられる。ａＫ、εアは（２，１６）式によっ
て与えられるものである。（２，１８）　、　（２，１
９）の処理を行うシグナルフローグラフを第２Ｆ図に示
す。

第２Ｅ図において、Ｔ、なるブロックはサンプリンダ間
隔Ｔ、ごとに更新されるレジスタで、これらによって作
られるシフトレジスタは、（２，１Ｓ）式右辺各項のａ
、およびｂを記録している。こねはトランスバーサルフ
ィルタを形成し、そのタップ係＠ｇ６　ｈｏｒ　ｇｌ　
”１　＋　・・・ｇＭ−１ｈＭ−１を得る回路が第２Ｆ
図である。第２Ｅ図のＴＡなるブロックは検波信号Ｘ’
（ｋＴ、）　、　Ｙ’（ｋＴ、）を入力と１変調信号’
ｋｌ　ｂｋを復元する判定領域を記録した表である。Ｘ
’（ｋＴ、）　、　Ｙ’（ｋＴ、）　は第２Ｅ図の下に
示さねるＸ　（ｋＴ、）　、　Ｙ　（ｋＴ、）が上記の
トランスバーサルフィルタの出力によって補正さねて、
ｘ’（ｋ’ｚ　Ｂ）　＊Ｙ’（ｋＴ、）が得られる。

第２Ｆ図は、第２Ｅ図の入力となるｇ。ｈ（１＋ｇ工ｈ
□、・・・ｇｗ−ｊｈＭ−ｊ　をこれら記号で表わされ
る端子に出力し、直列自動等化器の出力信号の信号エラ
ーの予測値をめるものである。第２Ｆ図の下の部分は前
者を行い１．ヒの部分は後者を行うものである。前者に
おいて、Ｔ、なるブロックはサンプリングごとに更新さ
れるレジスタで、こねによって→さねるシフトレジスタ
はｖ２６図のものを再提したものである。また、シフト
レジスタの各段に使用されるＮなるブロックは、第２Ｇ
図に示すもので、このブロックの出力端子に接続される
Ｔ、なるレジスタ虹よる積分回路を除けば第２Ｄ図のＬ
なる部分と同じ記号法が用いられている。次に、後者は
（２，１６）式を処理するものである。以上の回路がこ
のような形になったことの根拠１ついては前述の先願明
細書で説明しである。

なお、直列自動等化器と並列自動等化器とへの機能配分
を行う場合（おいて、並列自動等化器は判定結果への依
存度が大きいので、主として直列自動等化器に依存し、
並列形１ついては伝送特性の周波数分布のように伝送帯
域の両端部分における大きい遅延を受けた歪成分を補正
する役割を持たせるなどの方法があり得る。この場合は
第２Ｆ図における判定結果であるａｋ、ｂｋを帰還する
トランスパーサルフィルタの係数を作る回路において、
遅延の少ないタップの係数は用いないよう（する。

５同期制御のサンプル値ａ作式 変復調の総合的な動作を完成するには、同期制御を定給
しなければならない。復調側では検波信号Ｘ’（ｋＴ、
）　、　Ｙ’（ｋＴ、）をめ、これを符号判定表である
第２Ｅ図のＴＡに入力してａｋ、ｂｋを得る。

これらの計算を行うためには第２Ｄ図、第２Ｃ図に示す
ようにθ（ｋＴ、）が定まっていなければならないが、
こねはまだ未定である。また、前項て述べたように復、
調側の動作式をサンプル値形にする場合にサンプリング
時刻ｔ−に’ｌ’、などを連続な式の変数に代入したの
であるが、このサンプリング時刻は変復調ユニットのク
ロック系から得られるもので ｔ−ｋＴ　、＋△ の形になり、△は同期ずれのために変化するものである
。復調側では△を自動制御によって変調エレメントの適
正な位置にもってくる必要がある。

先づ、θ（ｋＴ、）の制御は（２，０式のα。（１）に
近づけねばよいのであるが、α。←）は測定不可能なは
であって、別な手段を用いる。こねについては、先願明
細前に示すように、検波信号を最適な状態で検波できる
状態からのずれは、 ａ　”　＋ｂ％ Ｃ比例する。この式は、判定結果ＩＬｚ　＋　ｂｋを利
用して計算できる。ｘｏ’　（ｋ’ｒ、）　＝−０の状
態がθ（ｋｒ、）＝α。ＱｃＴ、）であるとは必ずしも
云えない。（Ｓ、　１）式かられかるように、両方の検
波信号が等しくなるところで、ｘ　ｏ　（ｋ　Ｔ　２　
）が０＆こなる。従って、Ｘ。

（ｋＴ、）がＯになるような制御を行えばよい。先づ、
この信号は Ｍ色１ ｘ　（ｋＴｉ）−Σ　ｃ　ｘｏ　’（ｋ−μ）Ｔ、）−
Σ　”ｓｖμ−０１μ　″−。

ｘ（ｋ−ν）Ｔ、）　・・・（３，２）なるフィルタ処
理に入力し、Ｘｏ（ｋＴ、）に含まねる高周波成分を除
き制御の安定化をはかる。このフィルタ処理については
５０１−１２以下の変動を通ずようにパラメータを選択
する必要がある。しかし、この処理によってθ（ｈＴ、
）　の制御ループに遅延が入ることになる。この遅延を
補償しなければ、制御は正常に行われない″。このため
、ｘ　（ｋＴｚ）の予測として ｘ□（ｋＴ２）　−２（２Ｘ　Ｑｃｒ、）　−ｘ（ｋ−
１）　Ｔ、　）−（ｆｆ１（ｋ−ｉ）　’ｒ、）−ｘｉ
（ｈ−＋１）　Ｔ、）　、、　（５，ｓ）を考える。こ
こで１は予測量のスキップ数であり、１エレメント先の
予測値であることを示す。このような予測がきく範囲は
、（５，２）式のフィルタリングの動作時定数が変調エ
レメント長Ｔ、の１０数倍以下であろうと考えられる。

このような条件において、適正な予測が可能であるよう
に、異なるスキップ数の子７Ｎ！ｔの線形結合を考え、
これをθ（ｋＴ、）　とおいて結合係数を最適化する。

θ（ｋＴ、）−Σ　ｈｉｘ、　（ｋＴ、）　−−−（１
４）ｔコ１ ＆１　（ｋ＋　１）　−ａｉＱｃ）−Ｑ　、Ｘｘ　（ｋ
Ｔｓ）変調ベクトルｄｋの離ｆ！ｆｉ、値の数を多くと
る必要がなければ、低域濾波器が必要でない場合もあり
得る。この場合は、制御ループの高周波成分は多重ラグ
フィルタによって除去するものである。この場合、制御
信号をフィードバックするため：Ｃ→Ｉンプリング処理
によって１変調エレメント分の制御遅延があり、これは θ（ｋＴ、）　＝２　（２Ｘ　（ｋＴ、）　−ｘ７．に
−１）　Ｔ、）−（２θ（ｋ−１）Ｔｍン　−θ（ｊ＝
−２）　Ｔ−・　・・　（３，５）なる予測処理によっ
て補償する。この人力ｘ　（ｋＴｍ）は　ｘ　（ｋＴ、
）−ａ、ｘよ（ｉｒ、）＋　ｃ、ｐｘ（ｋ　Ｑ　Ｔ２）
ｘ、　（ｋ’ｒ、）　−ａ、ｘ、　（ｉ’ｒ、）　＋　
ｃ、　ｐｘ、　（ｘ−１）　’ｒ、）”ｎ　（ｋｒ　ａ
）　−ｃ、Ｘｏ　’（ｋＴ　２）　＋　Ｑ　＊βｘ、（
ｋ＋）　Ｔｍ）・・・（３，６） なる多重ラグフィルタの処理によって得られるものであ
る。（Ｋ、　４）　、　（５，ｓ）式によってめらねる
θ（ｋＴ、）はあらかじめ用意された三角関数表に入力
することによってＱＯ８θ仮Ｔ、）、ｓｉｎθ（ｋＴ、
）を１１へこねを第２Ｃ図、第２Ｄ図に示す回路に入力
する。

第３Ａ図は、低域濾波器を用いる場合の全体的ロックと
その出力回路は、（３，４）式の第１．ｆｆ’２式を計
算することであり、その入力であるｘ’（ｋ　Ｔ　２）
ｉＪ、（５，＋）式と（５，２）式を処理することによ
ってめられる。第３Ａ図のＬＰなるブロック、およびＴ
”　Ｂなるブロックとその周辺回路により計算されるも
のである。第３Ａ図の回路の入力であるで（ｋＴ、）　
、　Ｙ’（ｋＴ２）　、　’ｋ　、　ｂｋなとは第２Ｅ
図の回路から得られる。第３Ａ図の回路の出力は、θ（
ｋＴ、）を図の１゛Ｃなるブロックで示される三角関数
表に入力することによって得られる。ＴＢ、ＴＣなる表
は、あらかじめその内容を計算しておけばよい。

Ｗ＞　３　Ａ図のＬＰなるブロックは、（３，２）式の
ディジクルフィルタの処理を示すもので、その内部回路
は第３　Ｂ　［＞］　（ｂ）に示す。また、第３Ａ図の
Ｘ工、・・・・Ｘ　なるブロックは、（３，３）式にお
いて土に数値を与えた場合の処理を行うブロックでその
内部構成は第３Ｂ図（→に示す。なお、第３Ｂ図（ｂ）
の低域濾波器は一般形で表わしたものであり、最適化を
行うことによってもつと経済的なディジタルフィルタに
することができる。自動位相制御ループに低域法波器を
用いる必要がなく多重ラグ・フィルタを用いる場合の処
理回路は第３Ｃ図のようになる。第３Ｃ図において（ａ
ｊは多重ラグ・フィルタ回路であり、その出力は（ｂ）
なるｌステップ予測回路で処理おくれを補正することに
よってＴＣなる三角関数表に人力し、その出力にａｏｅ
θ（ｋＴ、）１ｓｉｎθ（ｋＴ、）なる信号を作る。ま
た、制御ループの低域濾波器の遅延を補償する焦合、（
１３）式の予測式において右辺の帰還項を用いるのは（
３，４）式のようなアダプティブな調整を行わない場合
に用いるものであると考えることができ、アダプティブ
な調整を行う場合においては上記の帰還項をなく　し　
、 ｘ、（ｋＴ、）−２ｘＱｃＴ、）−ｘ（ｌｃ−ｔ）Ｔ、
）　−・−（５，７）とおいて（５，４）式を用いるの
が適当と考えらねる。

この場合、第３Ａ図のＮなる部分の代りに第３Ｄ図を用
い、第３Ｃ図の処理よりもａ単にすることができる。第
３Ｄ図において、１，２．　・・・Ｌなる番号をつけた
Ｔ２　なるブロックはサンプリング部間Ｔ、で更新され
るレジスタで、これらはシフトレジスタを構成している
。シフトレジスタの各段から引かわた圭直扉と、Ｘ□、
Ｘ８．・・・・、Ｘなる水ｓｅ−線との交点の士印は、
それに接続される垂直線からの入力と同じ水平線上の他
の十印の垂直線との入力との和をとることによってその
水平線上に出力することを童昧する。

１〜３狼までの記述において変調エレメントととのサン
プリング時刻をｔ−ｋＴ、とおいたのであるが、クロッ
クのタイミングずれがある場合にはｔ−ｋＴ　＋△　と
おく必要がある。自動位相制御においては、検波搬送波
ω。ｎＴ’の位相ずれθ（ｋＴ、）を検波信号からめた
（３．１）式によって制御できることを述べた。従って
、△−０でない場合の検波搬送波ω。（１１Ｔ＋△／Ｌ
）の補正も同じ動作式で可能である。これと似た方法に
よってタイミングずね△の調整も可能である。このため
にぼ検波信号をもとにしたタイミング処理回路のほかに
、マスタクロック発振回路を第３Ｅ図のような形にする
必要がある。第３Ｅ図においてＤＥＭは、第２Ａ図〜第
２Ｆ図、第３Ａ図〜第３Ｃ図およびＬ記タイミング処理
回路などを処理する復調回路であって、第３Ｅ図のＣＬ
は上記ＤＥＭにサンプリングクロックを供給するりｐツ
ク作成回路である。ＣＬの出力線のうち２なる複線はク
ロック間隔がＴ。

の多相クロック、１なる複線はりｐツク間隔がＴの多相
クロックである。ＤＥＭは次に述べるようなタイミング
処理回路の出力も作るもので、これは３なる出力線に得
られる。こねはクロックずれΔに比例するものである。

同図ｖＣＯは電圧制御発振器で、その出力線４り上記ク
ロックの整数倍の周波数の周期波を得、こねによってＣ
Ｌを駆動する。■ＣＯの入力３は上記りｐツクずれΔＣ
比例する信号で、この信号がある限り■ＣＯは発振周波
数をずらし、この信号がＯに近い状態に発振周波数を保
持するものである。発振周波数を変える制御を行う場合
はクロックずれは △（ｋ＋１）　−１ｋ）−ｏ　ｚ　（ｋＴ、）　・・・
Ｃ５−８）なる式に従って制御されることとなる。ここ
でＺ（ｋＴ、）は第３Ｅ図のＤＥＭ出力３であって、ア
ナログ信号である。このアナログ信号は次のような調整
動作式をディジタル処理し、その出力をＤＡ変換したも
のである。

Ｚ　（ｋＴ、）　−ｇＩＸｋ　ｋ−１）　Ｔ、）＋ｇ〆
（ｋＴ、）　＋ｇ’、Ｙξに−１）　Ｔ、）十ｇ；Ｙ’
ＱｃＴ、）　・　・　・　（３，９）ｇ　ｌ−１／２　
ａｋ−４＋　ｇ　＊−＋　／２　ａｋｌ　ｇ；−１／２
ｂ　ｋｌ　ｇｚ、−ｂｘ−１／２　ｂ　ｋ”　・・・（
ｓ、１ｏ） 第３Ｆ図はＣ３，９）　、　（ｓ、　１０）式を処理す
る回路で、ＴＢ工、ＴＤ、は（５，１０）式をあらかじ
め計算して内容を設定した表である。

タイミング情報であるＺ（ｋＴ、）は第３Ｆ図に示した
回路の出力として得られ、それはＤＡ変換されて第３Ｅ
図のＤＥＭの出力の一つとして得られ、クロック用主発
振器であるｖＣＯの周波数制御端子に加えられる。この
方法はｖＣＯがクロック用の主発振器である場合に可能
であって、クロックが第３Ｅ図のＶＣＯからではなく、
外部から入力する必要がある場合には、上記の方法を用
いることはできない。この場合には、主クロツク発振町
でなく伝送路の遅延を自動調整する必要がある。この場
合においても、第３Ｆ図の出力Ｚ（ｋＴ、）は０となる
から、第３Ｆ図は変える必要はない。

伝送路の遅延を自動調整するには自動等化種のために使
用されているトランスバーザルフィルタを用いることが
できる。自動等化動作は、（２，１２）式におけるγ□
、δ□を（２，１４）式Ｃよって調整するものであるが
、このトランスバーサルフィルタによってクロックのタ
イミングを行うためには、（２゜１４）式の調整動作式
は変形する必要がある。トランスバーサルフィルタの調
整は、検波信号（２，１７）式の信号エラーの２乗を小
さくする方向に行うが、タイミングの調整も行う場合虹
おいては、Ｅ　（ｋＴ、）−ｔ、”　（ｋＴ、）　＋ｔ
Ｙ”　（ｋＴ、）　＋ｚ”　（ｋＴ、）　・−（３，＋
１）とする。ここでεＸｌ’Ｙは（２，１ｏ式で与えら
れる。

この場合、 なる処理によって調整し、Ｚ（ｋＴ、）は（３，９）式
を用いる。（３，１２）式で調整する場合には検波信号
のエラー、即ち、（３，１１）式右辺の第１．第２項に
基づくタップ係数の調整項は（２，１４）式右辺第２．
第３項と同じであって、こねにタイミング調整のための
項が付加される形になる。この項をめるためには ・・・（５，１５） をめる必要がある。この式においてａｘ’／ａγ１など
幀ついては（２，１２）式、および（２，＋７）式から
ａＸ’ＱｃＴ、）　／　ａγ１−ＱＯ８θ（ｋＴ、）　
ｘ（ｋ−１）　Ｔｌ）−ｓｉｎθ喧、）ｙ　（ｋ−１）
　Ｔ、） ａＸ’（ｋＴ、）　７’　ａδ、＝−ＱＯ８θ（ｋＴ、
）　ｙ（ｋ−１）　Ｔｌ）　−５ｉｎｅ喧、）ｘ（ｋ−
ｔ）Ｔ、） ａＹ’（ｋＴ、）　／　ａγ□−ｃｏｓθ（ｋＴ、）　
ｙ（ｋ−１）　Ｔ、）　＋ｓｉｎθ（ｋＴ２）ｘ　（ｋ
　ｉ）　Ｔｌ） ａＹ’（ｋＴ、）　／　ａδ□−００ＳθＱｃＴ２）　
ｘ（ｋ−１）　ＴＢ）−ｓｉｎθＣｋＴ、）ｙ（ｋ−１
）　Ｔ、） がまる。この式と、この式のｋの代りにに−１を代入し
たものを用いて計算すわばよい。今、Ａ　（ｎ、ｋ）−
ｇ、、ｃｏｓθ（ｋ−ｎ）　Ｔ、）＋ｇ’、　、ｓｉｎ
θ（ｋ　ｎ）ＴＪＢ　（ｎ、ｋ）−ｇ、　−ｎｓｉｎθ
（ｋ−ｎ）’Ｉ、）−ｇ’、　−ｎｃｏＢθ（ｋ　ｎ）
ＴＪとすると、 Ｂ　（０，ｋ）　ｙ（ｋ−１）　Ｔ、　）Ａ　（０＋　
ｋ）　ｙ（ｈ−１）　’ｒ、　）１・（へ、１４） のようになる。トランスバーサルフィルタのタップ係数
を調整する動作式（２，１４）式の左辺の調整項に付加
されるタイミング調整用の項はＣ５，１４）式に比例す
るものとなり、この項の処理回路は第３Ｇ図のようにな
り、その出力はｆｆ１２Ｄ図の出力端子γ　δ　、・・
・、γＮ−４δ、ｌ−４にそれぞれ加算される。

０ 第３Ｇ図におい”（、ＡＢなる一点鎖線より上部番はト
ランスバーサルフィルタのタップに共通して用いられる
もので、ｌ、２，３．４なる端子に＆まそれぞれ（５，
１４）式のＡ（ｏ＋ｋ）、Ｂ（ｏ＋ｋ）＋Ａ（１＋ｋ）
、Ｂ（１，ｋ）を出力する。ＡＢより下の部分をま、（
３，１４）式右辺の各項を計算する。Ｃ□は（３，１４
）式の第１．Ｄ□は（３，１４）式の第２式の計算結果
を出力する。この部分は、１−Ｏｒ　１　＋　・・・、
　Ｎ−１に応じて各タップごとに計算される。以上の処
理の全体的な流れを画くと第３Ｈ図のようになる。

この図のＴ、なるレジスタからなるシフトレジスタは第
２Ｃ図のトランスバーサルフィルタの再提であり、Ａは
第３Ｇ図のＡＢから上の部分であり、タップととに一般
けられている。

ブロックの内部回路は、第３Ｇ図のＡＢなる線より下の
部分を表わしている。また、第３Ｈ図のｃｏｓθ（ｋＴ
、）、　ｓｉｎθ（ｋＴ、）なる端子には第３Ａ図、ま
たは第３Ｃ図の同名の端子から接続されるＯｇ；１　ｒ
　Ｊ　＋　ｇ２　＋ｇｚＺ　ｚ（ｋＴｓ）なる端子に番
まｍ３Ｆ図の同名の端子から接続される。

４動作確立機能、およびディジタル処理周辺回路有限個
の離散値をとる変調ベクトルの伝送を行う変復調方式に
おいて、受信復調側の機能を高能率伝送が可能なように
作るｋは、検波信号から判定された変調ベクトルを用い
て最適化を行うことが必要であり、これは２．δ項Ｃ述
べた）ｍっである。この最適化動作が正常に行われるた
めには、上記の判定が正しくなければならない。しかし
、この判定が正しく行われるためＣは、各種のＲ適化動
作が正常でなければならないと云う一種のジレンマがあ
る。実際に、装置化においては、バンクワードチャネル
を用い復調側でキャリア断があったとき変調側にＯＦＦ
信号を送り、断が回復することによってＯＮ信号を送る
とともにスタート動作を始める。そして、スタートシー
ケンスを送受規定しておく。判定に依存する最適化機能
は、第２Ｃ図〜第２Ｆ図の自動等化、第３Ａ図〜第３Ｄ
図の自動位相制御、およびＭ３Ｅ３Ｈ第３Ｈ図の自動タ
イミング制御などである。今、判定が正しくないと仮定
すると、これらの機能はそれぞね異常状態を走査するこ
ととなる。この走査は、正常状ＩＡが見付からな＆Ｊね
ばいつまても続くことになる。王者が同時に前作Ａの走
査を行うのでは、正常状９ｎを見付けるのに時間がかか
る。従って、先づ、自動等化機能を停止させ、自動位相
制御と自動タイミング制御の動作を正常りもっていく必
要がある。今、伝送路の歪に許容される値が自動等化を
行わない２相、またはヰ相位相変調方式程度であると仮
定する。この場合、自動等化を行わなくても充分の適用
９Ｉｉ域が得られるはずであるから、先づ、この条件で
自動位相制御と自動タイミング制御機能の動作だけを正
常動作にもっていく。

タイミングずね、および位相ずれがある値よりも大きく
なった場合に−は、符号の判定が正しく行われなくなる
ようなずれの範囲がある。もし、伝送路の歪がなければ
、上記のようなずれの範囲が２相、および４相の場合に
はＯに近くなる。８相以−ｈ　ｉなればこのようなこと
にはならない。従って、２相、および手相の賜金は、ど
んな状態で動作が開始さねても異常状態を走査すること
なく制御の中心にもって行ける。伝送路の甲によってｔ
：１″号間干渉が起これば、符号の判定が正しく行わｆ
ｌないずれの範囲が発生して来て、正常状態にもってい
くのが内硬になる。逆じ、２相、および４．相で容易に
正常な：Ｉ７！：間状態にもっていける伝送路の歪を許
容歪とすることができる。こねは、自動等イ［二を用い
ない２相、および手相の適用領域を定める。

従って、スタートシーケンスは２相、または手相伝送を
行い、自動等化を停止する状態を竺］相とし、第２相に
おいて自動等化を人ね、鉛７３相で変調状態を増す。こ
のように行うことによって、２相、および手相位相変調
方式の適用領域によって、その８倍、または４倍の情報
速度の伝送が可能となる。スタートシーケンスで、第］
相、鉛２相のタイミングが変復調器間でほぼ一致する必
要がある。これは、前述のようにバックワードチャネル
を用いる信号伝送によって可能となる。

次に、バンクワードチャネルを用いて、甲１ノ作確立を
行う場合の変調側と復調側での状態系列を示すことにす
る。

第４Ａ図は、復調側におけるスタートシーケンスの状部
転移図である。状態数は５個であって、ｍ　４　Ｂ　６
）のＳ　ｚｃるレジスタに示すように、３ビツトで区別
される。１１１，１１０，１０１，１００．０１１はそ
れぞれキャリア断、スタートシーケンスの第１相、第２
相、萌３相、および通信中の状態を示す。こねに対し、
これら状態間の転移の原因となる事象は、キャリアのｏ
ｐＦ、ＯＮ。

第１〜３相Ｇこある時間を定めるクロックカウンタの出
力が所定のカウント数を計数し終ったことを示す信号で
ある。キャリア断の状態を作るのは、通信を開始するた
めに変調側で人為的に行う場合もあり、また、回線が障
害となることによって発生することもある。キャリアが
ＯＮとなることによって、状態は１１１がら１１０に転
じ、４相の形で受信するために第２Ｅ図のＴ　Ａ　Ｔ　
第３　Ａ図のＴＢ、および第３Ｆ図のＴＤ□およびＴ　
Ｄ、のアト１−ツシングを変更する。同時に、第４Ｂ図
に示すＣ１：ｒ７．レジｙ、夕によって構成されるカウ
ンタによって時間監視を行い、所定１時間が経過したこ
とを示すＯＮ信号を得ることによって状ＩＮは１１０か
ら１０１へ転じ、自動等化を開始する。１１０では自動
等化用トランスバーサルフィルタの係数を第２Ｄ図の出
力のＴ２　のうち、適当に選択された係数１１のものに
だけｌを、他に０を入力する。

δはすべてＯとする。１０１ては、上記各デープルのア
ドレッシングの変更は続行する。上記カウンタ出力がＯ
Ｎとなることによって状態は１００に転じ、上記各テー
ブルのアドレッシングの変更を復旧し、再びカウンタ出
力がＯＮになるとともに、状態が０１１なる通信状態に
入る。第４Ｂ図は、上述の制御を実現する回路である。

この回路の処理は各変調エレメントごとに行うものであ
る。

第４Ｂ図のＣはレジスタで変調エレメントごとに１を累
積することによって時間計測を行う。Ｉ（は所定の値で
、Ｃによって引算さねる。この結果はＴユなる表によっ
て結果が正であるか負であるかが判定さね、ＯＮ、ＯＦ
Ｆで示される出力＠にそれぞれカウント数が一定値以上
になったか否かの表示を行う。Ｃの内容はＴｂなる表出
力によってリセットされる。リセット信号、即ち、０が
Ｔｂなる表によってゲートされてＣに入力される。Ｔｂ
虹加わるゲート信号は、第４Ｂ図のＳなるレジスタが１
１１、および０１１のときに加えられる。

これによって、この状態でＣはリセットされている。カ
ウントは筒ｌ−３相において行うものとし、１１０、即
ち、舘ｌ相に入ると同時にＣのリセットは外されて計数
を開始する。１０１．１００の各状態でも同様であるが
、Ｃの計数値がＫを越えることによってＭ、なるマトリ
ックスによって検出されて、Ｃにリセット信号が送られ
る。Ｍｏ　なるダイオードマトリックスは、Ｓなるレジ
スタの状態を検出するもので、Ｍ工なるダイオードマト
リックスはＳなるレジスタが次にとるべき状態を検出す
る。これらは、第４Ａ図の状態図によって定めらねる。

この転移は、ＤＲなる結線によって実行される。第４Ｂ
図の１なる入力は、後述の自動利得調整回路によって作
られ、変調信号が受信さねているかどうかを示す。また
、２，３なる出力信号は、すでに述べたテーブルアドレ
ス変更、および自動等化用トランスバーザルフィルタ（
ｆ：数の変更を行う信号である。なお、第４１３図にお
いては、Ｃの言［数値もに以上になったときＴａ出力が
ＯＮとなるようにＴ　内容が設電さねるが、Ｓが１１０
．１０１，１００の状態では１゛８出力がＯＮとなるこ
とによってＣがリセ・ントさ才する。一方、このＯＮ信
号によって１１０→１０１．．１．Ｏ１→１００．ある
いは１００→０］１なる転移を起こさなければならない
。ＯＮとなったことの効果を現わすための時間を充分に
とるしこは、Ｃをリセットするのは任意の変調エレメン
トにおける第４Ｄ図の処理の最終ステップ（おく。この
ために、処理のワークメモリ（リセット信号の一時的な
記録を行っておく必要がある。第４Ｂ図に−おいては、
複線の処理と単線の処理を示しであるが、＋ν線の処理
はバイト単位の信号処理であるのに対し、単線の処理は
論理処理で一ピット単位のものである。

また、第１，２相では？ｎ２Ｆ図のＴ、なる各ブロック
の内容をＯとし並列の等化を停止する。

次に、上述の復調側に対する変調側のスタートシーケン
スを定める。

変説Ｍ側のスタートシーケンスは復調側のスタートシー
ケンスに対応して定めらね、状態図は＠４０図のように
なる。即ち、バックワードチャネルをｉｎｊ　Ｌで復調
側から返送されて来たバックワード信号信号によって、
第１相の状態になる。バックワードがＯＮになったこと
は復調側ではすでに２相、または手相の受信状態になっ
ていることを意味する。変調側では、第１相で２相、ま
たは手相変調の送信を桁う。第４Ｄ図のＣとその付属回
路に示すように復Ｗ１ｇ側と同じカウント数の計数で行
う。復調側と同じカウント数を計数し第１相から第２相
、第２相から第３相、第３相から通信状態への変化を行
う。第１相と第２相は、特に動作上は区別する必要はな
いが、復調側との時間調整のために２つに分りだもので
ある。第１．２相ではデータイａ号を禁止し、変調器入
力にあるデータ符号のスクランブラだけを動作させ、第
１Ａ図のＣに示す変調符号を作る表のアドレスを変更し
、Ｃの２つの出力端子にそれぞれ２進符号が出力される
ようにする。第３相では、復調側で自＠等化器を動作さ
せており、また、多状態で復調を行う態勢ができている
時刻であることから、第２相までに行っていた第１Ａ図
のＣのアドレス変更ｔ−解除し、データ信号を禁止した
ままで多状態で変調を行う。第４Ｄ図のＣがカウントア
ウトすることによって通信状態に入る。勿論、復ル、ｌ
側はすでに通信態勢に入っている。このように、復調側
か先Ｃ状態転移を起こすのは、バックワードチャネルに
よって０Ｎ−ＯＦＦ個号を伝送するのｗ−Ｈ延がともな
い、さらにデータチャネルの伝送迎延が加わることを考
慮したものである。この遅れは、動作確立上望ましいも
のである。第４Ｄ図は、第４Ｃ図の状態転移図に従って
作った処理回路図である。

こねは第４Ｂ図の復調側のスタートシーケンス回路とほ
ぼ同じ機能を実行する。第４１）図の記号の中で第４Ｂ
図の記号と同じものは同じ役割、または機能を実行する
ものである。第４Ｄ図の入力信号であるバックワード信
号は０Ｎ−ＯＦＦ形式のもので、第４Ｄ図のバックワー
ド信号端子の近傍の回路はヒ記信号の立上りを検出する
もので、Ｔ。

′／、ｒるレジスタを用い１変調エレメント前の値との
差分を取り、Ｔｏｔｒる表によって差分信号をスライス
して０Ｎ−ＯＦＦに変換する。ＯＮとなるのはバックワ
ード信号の立上り時間だけとし、他は０　ト”　Ｆとな
るようにする。また、第４Ｂ図のテーブルアドレス変更
端子は、第１Ａ図のＣなる表の入力端に加えられてアド
レスを変更する動きをする。また、データ入力禁止端子
は、データ信号が入力される端子を禁止し、データ符号
スクランブラ−だけを動作させるものである。

キャリアＯＮ　−ＯＦ　Ｆ信号は、Ｍ４Ａ図において述
べたように、スタートシーケンスを開発するものとなる
が、この信号の検出は自動利得調整機能と密接な関連が
ある。自動利得調整機能、即ち、ＡＧＣは復調回路入力
に入る信号を増幅するもので、ＡＧＣの信号の増幅率は
検波信号のレベルが適切な値になるように自動的に調整
される。この信号を増幅する回路はディジタル信号処理
によって行うのは適当ではない。一般に、ディジタル信
号処理いよって処理できる信号では、レベル力；ある程
度大きくなりればならない。Ａ　Ｇ　Ｃｋ−Ｗ４　？ｉ
！　、。

る処理回路とアナログ的な増幅回路との関連（ま、次の
ようになる。先づ、Ａ　Ｇ　Ｃ：の信号利０をα（ｋ）
とすると、α朝）の調整動作式は、 Ｅ（ｋＴり一εｘ２（ｋＴ、）十εＹ′（ｋＴ２）とな
るが、ここで ・・・（４，２） である。第４Ｅ図において、αなるー／晟釦４９のブロ
ックはアナログ増幅器の部分で、その帰遠ｐ［路の倍率
が（４，１）　、　（４，２）式をディジタルｎつに信
号処理を行って作った値になる。第４Ｅ図の１．／αな
るブロックはαを引数として索引すると１／αカー出力
されるようにあらかじめ内容の定めら才また表であって
、その第１の出力である１／αカ′−Ｘ　ｊ、ｒ　ルブ
ロックで表わされるアナログ・ノぐイ・デイジタル掛ｎ
器に入力される。このとき増幅器ＡＭＰの帰還回路は信
号をｌ／αに減衰させるがら、ＡＭＰの総合利得はαに
なる。表１／αの第２の出方がＯＮとなることによって
、ある所定レベルＡより利得αが大きくなったことを示
すもので、この信号はｆｆ１４Ｂ図の１なる端子に入力
され、受信側のスタートシーケンスの制御を行う。

ディジタル信号処理は、論理デバイスからなる処理ユニ
ットによって行われるものて、その入力信号はアナログ
・ディジタル、あるいはディジタル・アナログ変換を行
う必要がある。１〜４項において説明した各回路は、デ
ィジタル信号処理によって実行されるものが大部分であ
り、この場合にはディジタル信号処理を行う処理ユニッ
トの周辺部分を明確にする必要がある。この周辺部分に
おいて処理される信号、あるいは機能を示すと第４Ｆ図
のようになる。

先づ、変調側では （イ）送信符号回路：第４Ｆ図のＳで示される。こねは
ｇｌ　ｌ　Ａ図のＩ（□を作る回路で、第４Ｆ図のＳＤ
端子から端末装置の出力である送佃勾号を受け人ねる。

Ｓの内部はＳＤ符号のスクランプリングとに１信号を作
る。第４Ｄ図の「データ入カ県止」信号によって、ＳＤ
倍信号禁止される。

（→送信波送出回路：送信波を作るディジタル信号処理
は第４Ｆ図のＭＯＤによって行わｔｌ、その出力アナロ
グ信号はＡＭＰ２で増幅さね、Ｓ　Ｆ　Ｄなる分離濾波
器によって線路りへ送出される。

ｒ　２−４Ｊなるブロックは２ｆ’Ｍ−４，１１，１変
換回路である。ＭＯＤの出力は、第１Ａ図のｆ（…Ｔ）
に相当する。

（ハ）ハックワード回路：受信データチャネルとＨＦＤ
、およびＲＦＢなる濾波器により周波数分割方式によっ
て作ったバックワードチャネルのイバ号をＦＭＲによっ
てＦＭ検波する。この出力をＭＯＤの１０なる端子を通
し、第４Ｄ図の１バツクワ一ド信号」端子に入力される
。

に）クロック：ＣＬｌｌ　で示され、■ＣＯから動作り
四ツクが供給される。

次に、復調側では （イ）変調波受信回路：第２Ａ図の６に示すＡＤ変換、
あるいは第２Ｂ図の８，９に示すＡＤ変換、および４，
５Ｇこ示すアナログ・パイ・ディジタル掛算回路までの
部分を含み、第４Ｆ図ではＲＦＤなるデータ受信帯域波
波器とＡＭＰ、なる部分からなる。ＡＭＰよにはｍ　４
６図な自動利得調整回路のαなる部分が含ま才］、ＡＭ
Ｐ、の６なる入力線は第４Ｅ図の下部の処理回路の出力
信号である。

また、６′なる入力線はｆ＜２Ｂ図を使用する場合にお
ける三角関数波で、第２Ｂ図の３の出力線を表わす。

（Ｔ→り四ツク回路：第４Ｆ図のＣＬＩなるクロック供
給回路と、■ＣＯなる電圧制御形の主発振器とを主とす
る樺成であって、復調におけるクロックタイミング信号
は第３Ｆ図でめられるが、これは第３Ｇ図に入力される
場合と、第３Ｅ図の３に出力する場合とがある。第３Ｅ
図のＤＥＭは第４Ｆ図のＤＥＭと同一物であって、第４
Ｆ図のＳなるスイッチによって■ＣＯを制御する場合と
、自動等化用トランスバーサルフィルタの遅延を調整す
る場合とを切替える。

（ハ）受信符号回路：第４Ｆ図のＲに−よって示さｔす
る回路で、第２Ｅ図のａ　ｂ　の差分をとって送に’　
ｋ 信符号を再生する。この部分は第４Ｆ図の５なる線で示
すように、第４Ｂ図の自動等化変更端子と接続する必要
がある。

（→バックワード回路：第４Ｆ図のＦＭＳ、ＳＦＢなる
ＦＭ変調器と、帯域波波器によって惜成される。第４Ｅ
図のＡＧＣの自動調整信号から検出したキャリア断信号
をＤＡ変換し、こオ］によりＳＦＢによって分離したバ
ックワードチャネルのＥＭＳなる変調器を動作させる。

第４Ｆ図に示−ｉ、ｃＬｌ、ＣＬ２Ｇ；ｉ、１ｉｉｌ　
［１２］　Ｖ　ＣＯなる電圧制御発振器からクロックを
供給されることによって、その他のブロックにディジタ
ル信号処理、および論理処理用のクロックを供給する。

これらクロックについては、後述のように時間表を定め
る必要がある。これら時間表は、相当数にのぼる。これ
ら時間表を少数のＬ　Ｓ　Ｉ　孝子によって実現するこ
とができる。ｆｆ１４Ｇ図にＯＳ　Ｃ、およびＶＣＯの
ように高周波の主クロツク源を設ける。こねは第４Ｆ図
のＶＣＯに相当する。その出力を計数する計数器を設け
、その出力論理値をアドレス信号として読取廖用メモリ
から読取った出力値において、各桁のビットの論理値の
時間割が第４Ｆ図のＤＥＭ、あるいはＭＯＤに加えられ
るクロックの時間表、即ち、後述の第５Ｂ図、第５Ｇ図
、　第、５に図、および第５Ｐ図に示すように、読取専
用メモリの内容を設定することが可能である。ｍ４Ｇ図
のＢＣは上記の主発振器の計数器であり、ＲＯＭは読取
り専用メモリ、ＲＲは出力レジスタ、端子１，２．・・
・Ｎは出力レジスタＲＲの各桁ビットから取出されたク
ロック線である。

復１１４　器の場合は、主クロツク源は電圧制御発振器
ｖＣＯを用い、クロック端子１，２．・・・、Ｎの中の
変調エレメントごとに発生するクロックが相手側変調器
の変調エレメントクロックと位相同期するように制御さ
れることになる。

凸ディジタル信号処理回路 変復調方式の動作については、前記先願明細書Ｃ示した
解析によって機能を動作方程式と云う形に表わすことが
できる。変復Ｗ３塊能は、このような動作方程式を処理
することによって実行される。

一般に、変復調器を構成する部品やデバイス回路による
実現性を無視している烏合には、こねら動作式を数学的
な手段によって合理化する必要がある。また、これら動
作式の処理によって変復調機能の実現をはかる場合には
、各種の手段が考えらねる。動作式の処理を実行するの
虹、思い通りに融通性ある実現を行うには、ディジタル
的な信号処理を考える必要がある。この場合には、上述
の動作方程式は、そのままでは使用できない。サンプル
値動作式に直す必要がある。こねに一ついては、前述の
各項に述べた通りである。しかし、サンプル値動作式を
処理するサンプル値データ系の実現にも、多くの方法が
あり得る。サンプル値データ系に高速化が要求されなけ
１１げ、計算機形式の処理ユニットを利用して汎用性あ
る部品の使用を可能とするのであるが、高速度が要求さ
れる場合にはサンプル値動作式を部分機能に分け、分割
数に等しい多重度のオーバーラツプ処理を行う必要があ
る。本発明ではこのような実現法について述べる０ 変復調機能をサンプル値動作式の演算によって実行する
部分は、第４−　Ｆ図において、ＤＥＭなる受信復調回
路、およびＭＯＤなる送信変調回路からなる。この部分
については、素子デバイスをどのように接続するとこれ
まで述べて来たような処理回路が構成されるかを明らか
にする必要がある。

先づ、第４Ｆ図のＭＯＤなる変調を行う必要がある。第
５Ａ図は、このためのもので、図のＣ工は第１Ａ図（ｂ
）のＢ、、Ａ□を演算する部分、Ｃ８は同じ＜１３□、
Ａ、を演算する部分である。ＲＯＭ、、ＲＯＭ、は、第
１Ｂ図に示すようなＰ’、Ｑ’なる関数表索引処理に必
要な関数表の内容を記録する読取専用メモリである。ま
た、Ｈ□、Ｈおは第１Ａ図のトｌで示さ１１る処理を行
う保持レジスタで、第１Ａ図（ｂ）なる処理の出力とな
る。こねは第５Ｂ図に示ス変調エレメントごとのクロッ
クφ。に対して、その２倍の周波数をもつクロックφ８
１．φ、によって設定される。このクロックの位相は第
５Ｂ図のφ□０〜φ□、に示さねるＣ１．Ｃ，の演算ク
ロックが間隔となる時点に出現し、Ｃ工、Ｃ２の塞吉η
己を記ｉする。φ８０．φ、８に先立って出現するφ、
。、φ、□なるクロックでは、第１Ａ図（ｂ）　ｋ−示
すＢ２　出力とＢｌ　出力との加算、およびＡ工出力と
Ａ、出力に負号をつけたものとの加算を？５Ａ図の（＋
）なる加算回路によって作る。次ｉ、ｆＪｔ５Ａ図のＬ
は第５Ａ図のＰ’、Ｑ’なる関数表ＲＯＭ□、ＲＯＭ、
の引数であるアドレス値を記憶するもので、処理の前虹
その内容は変調エレメントクロックφ。てリセットされ
る。こねは絶ＩＡ図（ｂ）に示ずλの内容を−Ｔ。

で変更する処理に相当する。同じくλの内容なＴ。

で変更する処理は、φ。′なるクロックにより、第５Ａ
図の８２．Ａ工、Ｂ工ｌ　Ｂ、なるベースバンド処理が
、φ、。〜φＩｌｌ’よって開始される前に行われる。

φ、。は（＋）なる加算器をＲＯＭよ、ＲＯＭ、なる関
数表の索引アドレスを変更するために用いるクロックで
ある。これはＦＩＡ図では、Ｂ２．Ａ□ブロックとＢｌ
、Ａ、ブロックの間に示した演算に相当する。第５Ａ図
に示すＣ□、Ｃ２の内部構成は第５Ｃ図（→のよう（な
る。Ｓ　Ｈは第１Ｂ図に示すａ□１ａ１−１．・・・を
蓄積するシフトレジスタで、φ０なるクロックによって
新しい変調エレメントのａｌが記録さね、その後φ、。

なるクロックでＡ工、Ａ、なるブロックにおいて、第１
Ｂ図のトランスハーサｋ　４ｉＱ成の各段の演算と、そ
れらの集計を行うために、それらの入力にＳＨ内に蓄積
されたａ　ａ、・・・などを順次印加する。φ□０にＪ
ｉ−１ よる動作に引き続いてφ　、φ　によるＡ工、Ａ。

１１　１１ の処理が行われる。第５Ｃ図（ａ）に示すφ。′は、ベ
ースバンド処理の開始に当ってＡ□、Ａ、の必要なリセ
ットを行うクロックである。八〇とＡ、のもう一方の入
力にはＭ５Ａ図のＲＯＭｌとＲＯＭ、からの出力信号が
印加され第１Ｂ図に示すＰ’、Ｑ’が供給される。第５
Ｃ図（ａ）の内部構成は同図（ｂ）に示す。

同図の〆）と（＋−）は第１Ｂ図のトランスバーサル構
成の各段の乗算と加算を表わすもので、第５Ｃ図（ｂ）
の１．２端子は、そねぞね（ａ）図のＡ１１ＡＢのＳＨ
からの人力とＲＯＭよ、ＲＯＭ、がらの入力である。

はこれらの演算クロックで第５Ｂ図に示すように、ＳＨ
のシフトパルスφ、２ごとにそねより後ねた位相をもっ
て出現する。

送信データから変調符号ａ□、ｂ１を作る過程は、第１
Ａ図（ａ）の処理回路では、Ｃ，Ｒ□　とその周辺の図
によって表わされる。これを装置クロックによる部品構
成図で画けば第５Ａ図のＲ□、ＲＯＭ、。

ａ、、ｂ□、およびＳＨ，なるブロックとその関連図の
ようになる。Ｆｔ　ＯＭ８は（１，１５）式の＆１．ｂ
□。

即ち、第１Ａ図のＢ、、Ａ□、Ｂ□、Ａ、の入力信号を
作り出すもので、Ｒ１はＲＯＭ８の引数を記録するレジ
スタで、このレジスタの内容はｍｌＡ図のＲ□に関連す
る操作によって、入力データから作られるに１　なる信
号が←）なる加勢器て累積されることによって作られる
。この動作クロックは変調エレメントクロックφとφ。

である。入力データは第５Ａ図のＤ端子から入力される
。こねは、ＳＨｓ　なるシフトレジスタの内容がφ５な
るピットクロック虹よってシフトされたあと、このシフ
トレジスタの最低位桁に人力される。ＳＨ，の出力は、
Ｋ□としてクロックφによりエレメントごとに利用され
る。

次に、第１Ａ図の（ａ）なるキャリアサンプリング部分
は、第５Ｄ図のようなディジタルフィルタとマイク）リ
セツサμＰＵとからなる。第５Ｄ図ＤＦはディジタルフ
ィルタで第１Ａ図（ａ）の２つのＧ工の処理を公知の多
重処理方式で行う。Ｇ、に相当する処理は両側帯波方式
では不用であるから、ｆｆ１５Ｄ図Ｃは示さない。Ｈ，
、Ｈ，なる回路は、第５Ａ図のそれと同一物であり、Ｄ
ＦではＨ工の最低桁とＨ８の最高桁を接続し、−個のシ
フトレジスタｓ　ｈ、としてその出力がシリアルにＤＦ
に入力さね、ＤＦ出力はＧｌ、　Ｇ、なるレジスタをＨ
□。

Ｈ，と同様の方法でシフトレジスタｓ　ｈ、としてシフ
トしたあとに、その最低桁にクロック当り１ビツトづつ
、即ち、シリアルに人力される。

Φ０　は、８　Ｊ　＋　Ｉｌｌ　ｈＢ　＋　およびＤＦ
の動作クロックで、第５Ｂ図のφ、。〜φ、２なるチャ
ートと同様の位相関係をもつ、また、μＰＵは一様なり
ロックΦ、全動作クロックとするマイクロプロセッサで
あり、ＲＯＭ２　はそのプログラムを記録し、その内容
は鎮ｌＡ図（ａ）のｓｉｎ、ｅｏｓをとり、その合計を
とってＤＡなるディジタル・アナログ変換器を経て線路
に送出される。ＲＯＭ’、　は、ｓｉｎ、ｃｏｅを出力
する関数表である。φ０′は第５Ｂ図に示す通りで、Ｄ
Ｆなるディジタルフィルタの処理クロックΦ。とけ重な
らない位相関係にある。φ。′によってμＰＵは割込み
状態となり、リアルタイムプログラムの出発点から実行
し、次のφ。′クロック以前に、プログラムの最終点で
ある割込特命台まで実行し待機する。ＤＦの処理の休止
タイミングをとらえる必要から、φ０′クロックにおい
て、Ｇ、　、　Ｇ、の内容をμＰＵ内データバスレジス
タに取込台ことか必要である。

次に、第４Ｃ図なる状卵図で示されるスタートシーケン
スの制御を行う部分番３ついて述べる。

第５Ｅ図は、このためのデバイス回路である。スタート
シーケンスの制御アルゴリズムは第４１）図の論理、お
よび演算フローで表わされるが、この］ス「おけるバッ
クワード信号、データ入力禁止、およびテーブルアドレ
ス変更なる端子は第５Ｅ図においては、そねぞね１１，
１３、およびｔなる端子に人力、あるいは出力される。

１１．１３は第４Ｆ図の１１．１３と同じものとなる。

第５Ｅ図のμＰＵは、マイクロプロセッサの形の制御を
行う処理ユニットで第４Ｄ図のアルゴリズムを実行する
。また、このためのプログラムを持っている。μＰＵの
動作クロックは第５Ｄ図と同じΦ、であり、変調エレメ
ントクロックに同期したリアルタイム処理クロックφ。

にょって割込みによって８ｒ＜　４　［）図のアルゴリ
ズムを実行し、プログラムの最後の割込特命令を実行す
ることによって、次のφ。クロックの割込みを待つ状態
に入る。第５Ｅ図のＲＥ　Ｓは共通メモリであって、μ
ＰＵ、Ａ。

Ｂ、およびＣなるブロック相互間の情報バイトの転送を
中継するもので、それぞれのブロックがＲト】Ｓをアク
セスするタイムスロットは、ＭＰＸによって供給される
。ＭＰＸはΦ□　クロックによって動作し、その出力線
は複数ビットがらなって、その論理値構成によって各ブ
ロックにゲート信号を送り同時にＲＥ　Ｓのアドレス指
定を行う。Ｃなるブロックにスロットが割当てらねると
、バックワード信号をＲＥＳの指定アドレスは記録され
る。

Ｂなるブロックにスロットが割当てらねると、データ禁
止出力が＜’４４　Ｆ図のＳなる送信符号回路に送られ
る。また、Ａなるブロックがタイムスロットを得ること
によって、Ｒ，Ｅ　Ｓの指定番地から第５Ａ図のＲＯＭ
８　のアドレスを変更しａ１＋　ｂ□が力１なる値をと
るように変更する。第５Ａ図のｔなる端子、は第５Ｅ図
のｔに接続される。Ｆ記のようなＲＥＳの各指定アドレ
スの内容は、７１　Ｐ　ＵがＭＰＸからスロットを得た
ときに一更新が行われるようにすることができる。

次に、第４Ｆ図のＤＥム・１なる部分の構成について述
べる。

第２Ａ図、およびｐ、２Ｂ図は、（２，１１）式のｘ　
（ｋ　Ｔ　Ｆ＋　）ｙ　（ｋＴ、）　を作るまでの復調
のシグナル７０−グラフを示すものである。第５Ｆ図は
、第２Ａ図の演算回路を実現するクロックを明示した回
路構成を示すものである。両但Ｑ　４＋’ｊ波方式の場
合を＋Ｖ　丑げ、ζ。はＯであるとする。回路構成は３
つの部分Ｉ。

ｎ、ｍからｔｆりそれぞれオーバーラツプして並列処理
が可能となる４Ｑ？戊をとる。■なる部分のμＰＵとそ
のｌ”ｔＯＭからなる部分は第２Ａ図の１〜０までの演
算をプログラミングすることによって実行するもので、
ＦＬＯＭはそのプログラムを記録する。ＷＡはμＰＵに
よる処理結果、−即ち、（２，１１）式のη。虹入力す
る信号を記録するＬよＺ　、／を指定するアドレスレジ
スタである。次に、■なる部分は、ディジタルフィルタ
ＤＦエ　を主体とし、第２Ａ図のη。なる２チヤネルの
濾波器の処理を行う。ＤＦ□は公知の多重ディジタルフ
ィルタで、その入出力レジスタをＬＬ　Ｌｌｌ　＋およ
びＬ□′Ｌ、′とし、ぞねぞれ第５Ｆ図じ示すように最
高桁が次のレジスタの最低桁に接続される形をとり、Ｌ
ＩＬ、はシフトレジスタ８ｈ、、Ｌ工′Ｌ、′はシフト
レジスタＢｈ、を形成してクロックΦ、□によって動作
する。

μＰ’　ＵとＤＦ工はり、。Ｌ、。、　ＬＩＬ、なる２
重にレジスタを役目ることによってオーバーラツプを可
能とする。■と■からなる部分は第２Ａ図の（１）に相
当する。第５Ｆ図のＩｌｌの部分は＊２Ａｔン１のコ゛
。

の部分に相当し、Ｌ、、Ｌ、の出力は、信号ｘ　（ｋ　
Ｔ　！　）およびｙ（ｋＴ２）として第５Ｆ４図〜？；
ｓ　５　Ｋ図に示す回路において使用される。第５Ｇ図
はｆｆ（５Ｆ’図において使用する各クロックの同図最
り部の変調エレメントタイミングの時間表を示すもので
ある。

φ。は（２，１１）式のベースバンドサンプリングタイ
ミングｔ−ＩＴ、を指定するもので、φ０′はφ。の補
助的な役割のもので、第５１”図では使用しｔ〔い。

次に、Φ。は（２，１１）式のキャリアバンドサンプリ
ングタイミングｔ−ｎＴ　を定めるもので、Φ、１は（
２，１１）式のη。なるフィルタリングを行うための動
作クロックである。Φ１□は第５Ｆ図のμｍ）　Ｕの動
作クロックで（２，１１）式のｏ、ｅ　を計算するクロ
ックである。第５Ｈ図において、γ、δとして位置づけ
されるトランスバーサルフィルタのタップ係数は第２Ｄ
図のようにしてめらＪする。

この図においてＴ、によって区切られるトランスバーサ
ルフィルタの各段は、同一構成のくり返１−からなるも
ので、一段分の計算回路を作り、それを各段で時分割的
に共通利用する形をとる。このため、トランスパーサル
フィルタの各タップ値と係数値は、それぞれシフトレジ
スタに蓄積さね、φ１□なるシフトパルスによってシフ
トすることによって、上記の時分割共通回路に入力され
る。第５１図は、この時分割共通回路で第２Ｄ図のγ。

δなるトランスパルサルフィルタの任意タップに相当す
るφ、。クロックにおいて、タップ値とタップ係数とを
乗じ、こねに前段タツーブの結果を加えてσ［続き、さ
らにタップ係数の更新を行う。第５１図り。にはトラン
スバーサルフィルタのタップ係数を乗算し、それを前段
までの値に加えた答が記録してあり、（ト）なる乗算器
で上記の乗算を行ったあと、その結果とり。の内容を（
ト）なる加算器で加算し、その結果でり。内容を更新す
る。次のφ、。クロックによって上記シフトレジスタの
新しい値について、上記と同様の計算を行ってり。の内
容を更新していく。第５Ｈ図のφ。は、エレメントごと
に１回出現し、エレメントごとに複数回発生するφ、。

、φ００．・・・φ０．などによる動作が行われる以前
に、ＬｏとＬｌをリセットする。φ、。

による動作が終了することにより、次のエレメントでの
タップ係数をめるために、φ１□・・・φ、。

によってタップ係数の更新を行う。こねは第５０図し□
、Ｌ、に関連する回路で行わねる。

第５Ｉ図の”１１Ｌ！には第２Ｄ図のγ、δなるブロッ
クで挾まねた回・路の演算結果が入る。この回路の動作
クロックは、上記シフトパルス多のシフトクロックφ　
を第１相としてφ　・・・φ１４なる１１　１１ 計４相からなる。第５１図の旧係数端子には、タップ係
数シフトレジスタの出力に接続さね、φ１□によって第
５Ｈ図のし、に記録し、シフトレジスタの出力段の入力
には、最終相クロックφ１４により、Ｌ、の更新された
値が転送される。φ、□相では第２Ｄ図のγなるトラン
スバーサルフィルタのタップ値に相当するシフトレジス
タの出力が端子「γタップ」に人力さね、同時に第５［
−１［’２１のＳＦ。

で仰られたε、（ｋＴ、）　が「ε□」　端子に入力さ
れる。さらに、両入力の積が（ト）なる加［（を絆てＬ
　１　に言「コ録さねる。このとき（ト）の他方の入力
は０となり、０との加算が行われる。■なる回路は、入
力信号値の符号を変えることを表わす。次に、φ１２な
る第３手［■のクロックにより第２Ｄ図のδなるトラン
スパーサルフィルタタップのｍが第５１図「δタップ」
に、また、第５Ｈ図ＳＥでめられたε、（ｋＴ２）がＦ
’　、５１図「ε２」　端子に入力さね、両者の積がに
）によって作られ、Ｌエ　の内容に（＋）によって加算
されてＬｌ　の内容が更新される。

次に、第４相のクロックφ□、により、後述のエレメン
トクロック調整用の制御信号を用いる必要のある場合が
あり、この場合にはこの信号値を第５Ｉ図のτ端子から
φ１８によってＬｌｋ［算さねてＬｌ　に答が作られる
。最後に、φ□□Ｃおいてり。

に記録された内容に１７□の内容が加算されてり。

に答が記録さね、タップ係数シフトレジスタの値を変え
る。第５■図の（へは第２Ｄ図のγなるトランスバーサ
ルフィルタに適用さオ］るものであり、δなるトランス
バーサルフィルタに適用されるものは第５工図（ａ）に
おいてＩなる符号変換回路がなく、「γ」端子は「δ」
端子に「δ」端子を「γ」端子に変えたものとなる。第
５１１５（１（ｂ）は（ａ）を略記したものであり、（
Ｃ）はψ２Ｄ図のδなるトランスバーサルフィルタに適
用されるものを略記したものである。

第５Ｈ図に示すトランスバーサルフィルタγ、δをクロ
ックを用いた回路構成図を画けば、第５Ｊ図のようにな
る。この図において、Ａ１．　Ａ、なる回路の内部は、
第５Ｉ図に示した’、ｊＤ１１である。第５Ｊ図のＳＨ
工０．　ＳＨ工、は、そねぞれ第２Ｄ図に示されるトラ
ンスバーサルフィルタγ、δの各タップ値を＠積するシ
フトパルス゛りであり、第５　Ｌ図に示すφ。なるクロ
ックによって、後述する前段回路の出力ｘ　ＱｃＴ、）
　、　ｙ　（ｋＴ、）なる信号を入力すると同時に、φ
０　によりシフトされる。その後、Ａ工、Ａ２における
トランスバーサルフィルタの各タップ値に関する演算に
より、（２，１２）式右辺のΣをめるために、φ、。な
るクロックによってＳＨ，□。

ＳＨ，、をシフトしながら入力される。同時に、ＳＨＨ
ｇＩ２５Ｈ２Ｂなるタップ係数が入力される。

Ｓ　Ｈ□、、３１４．２は、次のエレメントでの上と同
様の演算のために−１より移相のクロックφ□、によっ
てそれぞｔｌＡｌ、Ａ２からの出力によって、最終段の
内容が更新され、次相クロックφ、５でシフトされる。

以上の演算の間、タイミング情報で、エラー信号５　、
ｒ　ｇ　ｚがＡ、、Ａ、に印加される。第５１図ノＲよ
、Ｒ８はトランスバーサルフィルタの出力値を蓄積する
もので、Ａ１０１Ａｆｉの出力端子Σ、。

Σ、にφ、２□６　なるクロックにともなって形成され
る値を、それが集計を完了した時点、即ち、エレメント
の最後に出現するφ、なるクロックによってそねぞれＲ
１，Ｒ，に記録されるものである。

第５８図に示すように、第５Ｊ図の回路は２個所におい
て使用される必要があり、一方が第５１図であるとする
と、他方は第５Ｉ図においてＸとｙを入ね替えたものと
なる。一方の出力レジスタがＲ□、瓜であるのに対し、
他方の出力レジスタを■、／、　、／とすると（２，１
２）式に従ってＲ□とＲ８の場合はその出力の差がとら
れるのに対し、Ｒ工／　、　Ｒ，／の場合は和がとられ
る。これは、後述するｇ５Ｌ図、および後述する第５Ｌ
図に示す回路の動作を行うに必要なりロックは、第５　
Ｋ図に示す通りである。同図の上段の４本は、変調エレ
メントごとのクロックパルスの位相関係を示すもので、
このうちφ□。〜φ、５については同図下段に示す６本
によって詳細位相関係を示す。

第５Ｈ図に示すＵ　ｔ　／なるユニットは並列の自動等
化を行うもので、その動作式は（２，１８）式で示され
る。そして、その処理のシグナルフローグラフは第２Ｆ
図、第２Ｆ図に示す通りである。＠２Ｅ図、第２Ｆ図に
示される処理を行うユニットのデバイス回路構成は、第
５Ｈ図のγ、δなるブロックの内部構成である第５１図
〜第５に図と同じ方法で行われる。γ、δの場合との相
違は、タップ数の相異のみである。その処理の出力は第
５Ｈ図に示すように、１２．１３なる引算によって、直
列自動等化出力と合成される。

第５Ｌ図は第５Ｈ図に示す処理回路を実現するユニット
構成を示すもので、Ｕ□　なるユニットは第５８図のＵ
ｌとｕ　、／の回路、Ｕ、は第５Ｈ図のＵ、の回路、［
Ｊ、は第５Ｈ図のＵ８の回路を演算処理する。

Ｕエ　は第５Ｊ図に示す構成からなるものであるが、Ｕ
、　、　Ｕ、は計ｎ機形式をとるものであり、それぞれ
？ｒ（５８図の［１，、０８部分に示す処理をプログラ
ミングしたものをその記憶回路に記録し、φ。なるクロ
ックによる割込みによってこれらプログラムを読出して
実行する。第５Ｌ図のＲＡ８．ＷＡ８１ＲＡ、、　、　
Ｗ　Ａ、はそれぞれＵ、　、　Ｕ、の読取アドレス書込
アドレス指示レジスタである。ＲＡ８はＵｏの出力レジ
スタであるＲ□、Ｒ，、Ｒ□／　、　Ｒ，／を、ＲＡ。

はＵ８　の出力レジスタであるＥ、Ｆ、Ｇ、Ｈ，Ｉ。

Ｊをそれぞれ読取る。また、ＷＡ、　、　ＷＡ、は、そ
ねぞｈＵ８．Ｕｇの出力レジスタであるＥ、Ｆ、Ｇ。

１−１．１．Ｊ、およびに、Ｌへの書込みを行う。

以上の書込み、読取りは１変調エレメント内におけるプ
ログラミングの指定に応じて行われる。第５Ｌ図の実線
上に付したＸ印、即ち、ａ、ｂ、・・・・、ｌは第５１
−１図のａ、ｂ、・・・２）を表わすもので、このよう
に分割を行うことによって＃５Ｈ図のＵ□、Ｕ工’、　
Ｕ８．　Ｕ８なる３つの部分は処理ユニツ）　”Ｊ、＋
　”Ｊ２　＋　’ＪＢによって並列に処理が行われ、機
能が実行される。このとき第５Ｌ図のＲｏ。

Ｒ２，Ｒ工’ｌ　Ｒ，’ＪＥＴ　Ｆ、Ｇ、Ｈ，Ｉ、Ｊ、
に、Ｌを介して、それぞれのユニットが次のエレメント
において処理に利用するデータを記録して引続ぐことに
より、オーバーラツプ処ｊ」が行われる。この場合、フ
ィードバックループを作るに、Ｌレジスタ出力は３変調
エレメント分の遅延をＵ工の処理に与えることとなるの
で、予測によってこねを補償する必要がある。

このため第２Ｆ図（へのＵ。〜ＵＬ−１、および■。〜
Ｖｒ、−１　なる係数のトランスバーサルフィルタ回路
Ｃおいて予測性を持たせるように、これら係数を選択す
ることによって補償される。こわらの処理は、プログラ
ム制御によって弓において行うことができる。また、第
５Ｈ図において、Ａ、　Ｐ　Ｃの作るフィードバックル
ープは一つのユニットし１８内において行うこととなる
ので、オーバーラツプ処理による遅延は生じないが、Ａ
ＰＣからフイ−ドパツクされる点の処理釘おいて、直前
のサンプリングでのＡＰＣ処理結果を使用することとな
るので１変調エレメント分の制御連延となる。従って、
ＡＰＣ信号の予測を第３Ｂ図（ａ）なる処理によって行
う場合には、この図において１＝１とする必要がある。

次に、タイミング方式に関する装ｒＲ構成を行うために
、り四ツクの表示を用いた部品回路構成について述べる
。第３Ｆ図はタイミング情報ｚｋをめる処理回路を示す
が、これを演算処理する部品は第５Ｌ図のＵ、で示され
る処理ユニットであり、その出力端子ＶＣＯｋ−２ｋが
変調エレメントごとに出力される。第５Ｌ図のＶＣＯな
る端子の出力は、第４０図に示すｖＣＯの制御電圧の加
わる端子ｖｋ−接続される。

Ｕ、はｉｔ　ｎ　ｍ形式の構成をもち、ｍ３Ｆ図に示す
回路の処理をプログラミングしたマシンワードを記憶し
、第５に図のφ。なる変調エレメントクロックによる割
込みによって、プログラムを実行する。第５Ｍ図は第３
Ｇ図のｃｏｓθ（ｋ）　Ｔ　Ｒ）　＋　ｌ１ｉｎθ（ｋ
）Ｔ、）端子に連らなるシフトレジスタの各段に関連し
た垂直方向の処理を実行する部品回路構成を示すもので
あり、φ８□〜φ８．は第５Ｐ図にそのタイムチャート
を示すクロックである。各クロックは第３Ｇ図に示した
■、および−■で衷わされる乗算と、これら記号を結ぶ
線上にこれら乗↑ンの和をとる演算に対応しており、（
ト）なる乗算、（ト）なる加算によって、その結果を言
己録するＡ、Ｂ、Ｃ。

Ｄなるレジスタの内容と第凸トＩ図ので、θから得られ
るｓｉｎθ、ＣＯＳθなる入力端子とに対してｇ。

ｇ’＋　ｘ＋　ｙ端子信号を乗算することによって、結
果をＡ、　Ｂ；　Ｃ，Ｄに蓄積する。ｓｉｎθ、　ｃｏ
ａθ。

ｇ　ｒ　ｇＺ　Ｘ　＋　７については後述する。

Ａ、Ｂなるレジスタは第３Ｇ図に示す、例えば、１．２
の段階の結果、即ち、（ｇ、１４）式のＡ（ｏ、ｋ）。

Ｂ　（ｏ、　ｋ）　なる結果を蓄積し、Ｃ，、Ｄｌなる
レジスタは、例えばＸ（ｋ−１）　Ｔ、）　Ａ　（０，
ｋ）　＋７（ｋ）　Ｔ、）Ｂ　（０，ｋ）　、　Ｘ（ｋ
−１）　Ｔ、）　Ｂ　（０，ｋ）　−：ｙ　（ｋ−１）
　Ｔ、）　Ａ　（０゜ｋ）を蓄積する。

第５Ｎ図（８）は第５Ｍ図をＥなる一つのブロックで表
わしたもので、Ｅは（ｂ）の形で利用されるものである
。第５Ｎ図（ｂ）においてＣ工、　Ｄｌ、　Ｃ，、Ｄ２
を出力するＥはそれぞれ第３Ｇ図のＱＯ［Ｉθ（ｋ）Ｔ
、）。

ｑｉｎθ（ｋ）　Ｔ、　）を入力するシフトレジスタの
初段。

２段に関連した演算を実行するもので、第５Ｎ図（ｂ）
のａｏａθ、ｓｉｎθなる端子に連なるＴ、は第３Ｇ図
のＴ、の役割をもつ。Ｓ　Ｈ２Ｂ　ｒ　ＳＩ］！４はそ
れぞれ節Ａ子ｘ、ｙに連なるシフトレジスタで、第２Ｃ
図のトランスバーサルフィルタと同じ段数をもつ。これ
らのシフトレジスタは、φ８ｏなるクロックによってシ
フトされることによって、５つのＥにおいてそねぞねす
べての１．即ち、トランスバーサルフィルタのすべての
タップについて演算を行つ。φ。は変調エレメントごと
のクロックであって、上述の各動作に先立って更新され
たｃｏｓθ。

ｓｉｎθ、　Ｘ、　３’端子の値をシフトレジスタに入
力すると共に、シフトレジスタ全体を更新するものであ
る。ＱＯＢθ、　ｓｉｎθ、Ｘ、７端子はそれぞれ第５
Ｈ図の”＋ｆ＋ｇ＋ｈｔ即ち第５Ｈ図の部品回路図であ
る第５Ｌ図の同一記号の端子に接続さねる。渋５Ｎ図（
ｂ）のｇ工Ｔ　ｇ１’＋　ｇｚ　＋　ｇｚ’四子には第
３Ｆ図の同記号端子に論理的な梓紗、が行わ１１るが、
部品回路図では飴５　Ｌ図の同記号のプロ・ツクに接続
される。

第５Ｎ図の０１１　Ｄｌ　１　ＣＺ　Ｄ２は伶５（１図
の同じ記号のブロックにそれぞれ入力される。鉛５０図
は、μＰＵなるブロックに示すように、（５，１４）右
辺第牛項の ＝に証。（） なる処理をφ、。なるクロックによる；ｔｉｌｌ込ごと
「Ｈ１算機クロックΦで実行するものである。Ｉｔ　Ａ
　４：１７ｆｒ。

取アドレス指示回路で、ｐＰ　ＬＪ　＋：おけるブＩＵ
　ｊ’フラム実行にともなってＣＩ　Ｔ　Ｄ１１Ｃ２ｌ
　１−）２　、Ｚｋなるレジスタが指定されたときに、
該当の７ｊａ　Ｉｊｌｌゲートを開放してμＰＵに入力
する。また、γ、δなるブロックは出力レジスタであり
、ＷＡなる書込みアドレス指示回路によって、これらの
内容がμＰＵから転送されてくる。ＷＡは／Ｉ　Ｐ　（
）（Ｊおけるプログラムの実行に応じて指示を行うもの
である。γ、δの内容は舘５■図のφ１．なるクロノク
虹よって読出されるもので、φ８ｏなるクロックによっ
て〜■Ａが動作するタイミングはｍ５１図のφ、８と同
期し所定の位イ（Ｊ関係が保持される必要がある。

第５Ｍ図、第５０図に関する説明は、タイミング情報で
検波信号の遅延を調整する方法Ｃついて行ったものであ
る。通常はタイミング情報て主クリック発振器の周波数
を制御する方法がとられるものと考えられ、第５Ｍ図、
第５０図に示す方法で作られる装置１ｔは、補助装置と
して必要に応じて使用されるのが適当である。

６信号処理用ＬＳＩの実現法 ザンプル値による動作方程式に行って、集積回路のデバ
イスの配置を行うと、各ブロック間の配線が極めて多く
なる。こねは、回路の蜆模が大きくなるといちぢるしい
。変調側においては第５Ｅ図（１））などの要素的な場
合よりは、これら要素を用いる複雑な場合、即ち、第５
Ａ図、第５Ｅ図の場合において立体的な配線が必要にな
ることがわが；′）。この傾向は、復調側においていち
ぢるしくなきる。例えば、’Ｊ　５１　Ｍの場合にｊ５
いて、各ブロックおよび各論理記号がそねぞ１１−っの
部品に対応し、その間の配線を部品間の布線によって行
う場合においては、こ才１ら配線の付雑さは特に問題で
はないが、集積回路を構成するのに用いられる微細加工
技術によってより多くの電子回路デバイスをモノリシッ
クなＬＳＩに収容するには、このような立体交叉は従来
の方法では実現できない。

第６図は第５Ｄ図、第５Ｅ図、第５Ｅ図、および第５ｂ
図で用いられるμＰＵ、およびｆｆ７５　Ｌ図のＵ□Ｉ
　Ｕｌｉ　ｌ　ｕ８　け、そねぞね蓄積プログラム制御
形の処」」ユニットを示すものである。汎用コンピュー
タと、基本的には同じである。処理ユニットを、第５Ｄ
図、第５Ｅ図、第５１・図、第５６図、第５Ｌ図のよう
に使用する場合には、いわゆるＩ１０装置は汎用コンピ
ュータの場合のような使い方は行わないのであるが、第
５Ａｌｋの左Ｃある外部データバスや制御線から接続す
る。第５Ｄ図、第５Ｅ図、第５Ｆ関、第５０図、第５Ｅ
図のように使用ずろ５８２合、これらＩ１０装置は変復
調器として動作させる前（Ｊ何等かの処置を行うために
一時的に接続されることとなる。

従来のシステム４１・ν成法では、第６図のマイクロコ
ードブロック、コントロール・ブロック、データバスブ
ロック、メモリ管理ブロック、およびシステムバスイン
タフェースなどは、そねぞねＬＳＩチップ、およびそれ
に付随するメモリチップとＭＳｆチップｔｒどから１々
成さねているものである。

従って、従来方式では笛６図に示すように、各ブロック
間の桜紋η−が多くの交叉点を作る。しかし、これら配
線は各モノリシック構造物の外側の配線によって行うの
で、問題はなかった。

本発明は、が６図に示す全てのブロックをモノリシック
なｔＨ，〒造によって実現する。この状況を従来のか積
回路技術によって実現するには、上記の交叉点のために
極めて困ｉｆ＋こなる。本発明においては別出願の「変
復調ユニット」の明細書に示すような方法によって第５
　）１図、第６図の各ブロックの内部構成においては勿
論、Ｌ記ブロック間の配線に対しても、上記本発明方法
を適用するものである。即ち、Ｌ配別出願の明細書に示
す方法は第１のウェハのエツチングによって取り去られ
た部分を、その他の材料によって埋め合わせすることに
よって形成するものであって、例えば、第６図に示す各
ブロックは同一の層において接続を行うものではなく、
各ブロックの接続線を異なる加工層まで成長させ、その
層においてブロック間の接続のため上記のようなエツチ
ング処理全行うものである。もし、この接続の際に再び
交叉が発生ずるような場合があねば、その配置（だけ取
り止めて、さらに層を重ね、配線できなかった端子をこ
の層まで成長させて接続を行う。この方法によれば、第
６図の各ブロックを同一の層に形成する必要はなく、上
記の如き異なる加工層ｋｍ彫戒してもブロック間の接続
を行うことが可能である。Ｌ配別出願の方法によれば、
従来の方法よりも歩出を向上できると考えらね、従って
、一層における集積回路デバイスの数を増すことができ
る。さらに、各ブロックを異なる層１分けて形成ずねば
、一層のデバイス数を減少させることが可能となり、よ
り多くのデバイスをモノリシックな年積回路に収容する
ことができる。

第６図の各ブロックの機能概要は次のようである。

データ・バス・ブロックは処理ユニットで必要なデータ
操作機能を備え、マイクロコードプ四ツクのメモリから
取り出された一連のマイクロ命令によって動作する。こ
の場合、取り出すべきメモリのアドレスは、コントロー
ラブロックが指定する。データ・バス・ブロックの主な
サブ・システムとしてはレジスタ、アレイシフタ、算術
論理回路などがある。

コントローラ・ブロックはマイクロコード・メモリのア
ドレスを記憶するマイクロプログラム・カウンタと、マ
イクロプログラムのループに関する制御を行うカウンタ
を含んでいる。また、マイクロプログラム・カウンタや
ループ制御カウンタの値を記憶するためのスタックも含
んでいる。

メモリ管理ブロックは、データメモリのアドレスを指定
したり、データ・バス上のブロック間ノ通信の管理を行
う。また、データ・メモリにはいくつかの簡単なデータ
構造を形成することもできる。この場合、このブロック
はメモリをいくつがの領域Ｃ分割し、それぞれの領域に
おいて異なったデータ構造を実現することができる。そ
ごではスタック、キュー、リンクリスト、アレイ２！′
ｉ′の４つの基本的なデータ構造が実現できる。トラン
スバーサル形の処理を行う場合は、アレイをデータ構造
としてもつメモリとし、マイクロコードは管理ブロック
にデータをアレイ−ヒをシフトするが、アレイ上の要素
の値を読取るなどを指定することによって、管理ブロッ
クはシフトレジスタの各種操作を行うこととなる。

システム・バス・インタフェースは、図のシステム・バ
スを通して他の処理システムと通信を行う。第５Ｆ図の
各ブロックと１３　Ｕ　Ｓとの間のＩＭｔ’＆を表わし
ており、第６図のシステム・バスは第５Ｅ図のＢＬＩＳ
に、また、ｆＡ６図のシステムーバス・イネーブルは第
５Ｅ図のＭ　Ｐ　Ｘ　０′）／Ｊｌ力のうち、各処理ユ
ニットに配線されるものに４４１当させることができる
。第５Ｅ図のり、Ｅ、Ｆ、ＧなどのブロックのＢＵＳ側
はか、６図のシステム・バス・インタフェースブロック
のシステム・バス側と同シ構造となる。

クロックブロックは、システムで必要な動作クロック信
号を作るが、第５Ｅ図の動作クロック線のように外部か
らの駆動が可能であるものとする。

〔発明の効果） 以−ヒ説明したように、本発明によれば、変復調ユニッ
ト内の融四性のある配線が可能であり、かつ音声帯域よ
りも広い帯域を利用する変復調ユニットの部分機能を効
率的に接続することにより、比較的小さい占有空間のみ
で、高速かつ高能率の伝送が可能である。

【図面の簡単な説明】

第１Ａ図は本発明の実施例を示す変復調ユニットに用い
る演算回路のブロック図、第１Ｂ図、第１Ｃ図は第１Ａ
図のシフトレジスタ八〇、Ｂ、の部分のｉｔ’ｌ’細図
、第２Ａ図、第２Ｂ図は（２，１１）式を処理する回路
のブロック図、第２Ｃ図は自動等化処理回路ノブロック
図、第２Ｄ図はトランスバーザルフィルタの調整処理回
路のブロック図、ｆｆ２Ｅ図は（２，１８）　、　（２
，１９）式の処理回路のブロック図、第２Ｆ図は直列形
自動等化器の出力エラーの予測値をめる回路の図、第２
Ｇ図はシフトレジスタのブロックＮの回路図、鉛３Ａ図
は低域ｉη過フィルタを用いる回路の図、第３Ｂ図はデ
ィジタル・フィルタの処理回路の図、’Ｆ３Ｃ図は多重
ラグ・フィルタ回路のｍ成図、第３Ｄ図は第２Ｇ図のブ
ロックＮのかわりの回路の４へ成因、第３Ｅ図はマスク
・クロック発振回路のブロック図、第３Ｆ図は（３，９
）、　（５，１０）式を処理する回路の図、仔、３Ｇ図
はタイミング調整処理回路の図、色：３Ｅ図は（５，１
４）式の計算処理回路の関、第４Ａ図は復調側のスター
ト・シーケンスの状輯転移図、第４Ｂ図は復調部の制御
回路のブロック図、第４Ｃ図は変調側のスタート・シー
ケンスの状態転移図、第４１）　図は第４Ｃ図の制御を
行う処理回路のブロック図、第４−　Ｅ図は受信変調波
ＡＧＣ回路のブロック図、第４Ｆ図は、処理回路と周辺
回路の全体系統図、第４Ｇ図はクロック供給回路のブロ
ック図、第５Ａ図は第４Ｆ図の変調部（ＭＯＤ）のブロ
ック図、第５Ｂ図はＦ５Ａ図のクロックの位相関係図、
第５Ｃ図は第５Ａ図のＣ工、Ｃ８の内部構成図、第５Ｄ
図は第１Ａ図のキャリアサンプリング部分を示す図、第
５Ｅ図はスタートシーケンス制御回路のブロック図、第
５Ｆ図は第２Ａ図の演算回路の構成図、ｍ５Ｇ図はｍ５
Ｆ図で用いる各クロックの時間関係図、第５Ｈ図はγ、
δとして位置付けされるトランスバフサル・フィルタの
構成図、第５１図は時分割共通回路の構成図、第５Ｊ図
は第５Ｈ図のトランスバーサル・フィルタγ、δのクロ
ックを用いた回路構成図、第５　Ｋ図は第５Ｈ図の処理
回路に用いるクロックパルスの位相関係図、第５Ｌ図は
第５Ｈ図の処理回路の構成するユニットのブロック図、
第５Ｍ図は第３Ｇ図のシフトレジスタの処理を実行する
部品回路の構成図、第５Ｎ図は第５八４図をＥのブロッ
クで示した図、第５Ｕ図は式（３，１４）右辺の第牛項
の処理を実行する回路図、Ｉ）５Ｆ図は第５０図の動作
クロックの時間ダラム制御形処理ユニットのブロック図
である。 特許出願人　株式会社　リ　コ　− 、１蟻丁。ン 代　理　人　弁理士　磯　村　雅　俊　”第　２Ｆ ｇｏｈｏｇＩｈ１ｇ２ ｈＭ−２ｇｙ−＋　１″Ｍ−＋ 第　２６　図 ｇＯｈＯ 第３Ａ図 Ｘ′（ｋＴ２）Ｙ′（ｋＴ２） 第３１−１図 しＮ−１”−’Ｎ−１

Claims (1)

【特許請求の範囲】
1. （１）複数の演算回路を多相クロックにより動作させる
   ことにより、変調および復調の動作式を処理し、かつ上
   記演算回路相互間と多相タロツク源との間の配線で生ず
   る交叉を、微細加工およびエツチング法に−より作成し
   た複数の層で構成することを特徴とする高速変復調ユニ
   ット。 （ａ前記演算回路は、ｒ／ｆ理的にめたサンプル値動作
   式を演算処理すること幀より、変復調手段を構成するこ
   とを特徴とする特許請求の範囲第１項記載の高ｉ（可変
   復調ユニット。