JPS6057732A - 2線4線変換方式 - Google Patents

2線4線変換方式

Info

Publication number
JPS6057732A
JPS6057732A JP58165999A JP16599983A JPS6057732A JP S6057732 A JPS6057732 A JP S6057732A JP 58165999 A JP58165999 A JP 58165999A JP 16599983 A JP16599983 A JP 16599983A JP S6057732 A JPS6057732 A JP S6057732A
Authority
JP
Japan
Prior art keywords
signal
value
processing
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58165999A
Other languages
English (en)
Inventor
Tsunehisa Sukai
須貝 恒久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP58165999A priority Critical patent/JPS6057732A/ja
Publication of JPS6057732A publication Critical patent/JPS6057732A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/54Circuits using the same frequency for two directions of communication
    • H04B1/58Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、2線4線変換方式に関し、特に音声電話回線
を介してデータ伝送、あるいはファクシミリ伝送を行う
ための変復調器において、端末側の4線部分と回線の2
線部分との間の信号変換、および接続を行う2線4線変
換方式に関するものである。
従来技術 2線4線変換回路は、ブリッジ形の平衡回路から構成さ
れ、データ伝送およびファクシミリ伝送では、特に厳密
な平衡が要求されている。従来より、回線条件の変化に
よる平衡ずれについては、4線部分の送信側信号をトラ
ンスバーサル・フィルタに通し、受信側信号から引算し
て平衡ずれを補償する方法が研究されている。この場合
、ディジタル的な信号処理により行うのが望ましいが、
線路のアナログ信号なディジタル信号に変換する際に、
微小信号では量子化雑音が発生するため、平衡が困難に
なる。
なお、本発明者は、先に、専用回路を用いて線形処理を
オーバーラツプさせ、並列処理を行って、低速素子で高
速動作を可能とし、LSI化を可能とした変復調方式を
提案した(特願昭56−147188号明細書参照)。
しかし、2線4線変換の上記欠点については、考慮され
ていない。
目 的 本発明の目的は、上記のような従来の欠点を除失し、量
子化雑音の極小な対数目盛形のAD変換器を用い、自動
利得調整を行うことにより、処理ビット数を増加させる
ことなく変換を行い、ディジタル信号処理により2線Φ
線の平衡を保つことが可能な2線4線変換方式を提供す
ることにある。
構 成 以下、本発明の構成を、原理説明と実施例により説明す
る。
本発明においては、AD変換器とROMとトランスバー
サルフィルタを用いるもので、上記AD変換器は入力ア
ナロダ信号の任意時点の値と、それをディジタル量に変
換したときのディジタル値との関係を、後者が前者の対
数に比例するようにしたものであり、また上記ROMは
上記AD変換器の出力値を上記入力アナログ信号値に比
例するように変換するものである(4F図、4F図参照
)。
本発明の原理説明と実施例を次の順序で説明する。α)
変調機能のサンプル値動作式、G2)検波のサンプル値
動作式、O)同期制御のサンプル値動作式、(4)動作
確立機能およびディジタル処理周辺回路、5)ディジタ
ル信号処理回路、(6)微細加工による構造。
と変調機能のサンプル値動作式 変復調機能を構成するために、変復調動作式をサンプル
値処理ユニットによってリアルタイムに処理する。変調
側においては、周波微帯域が音声帯域に制限され、周波
数変動のある回線を伝送できるような変調波形を作るた
めの動作式を作る。
変調波形は次式で表わされる(前記出m明細書参照)。
J(t)−A(t)cosωo’t−B(t)sina
+。’ t −−−(1,0)となる。ここでω。′は
搬送周波数で伝送帯域幅の峰に中心に当り、A(t)、
 B(t)は包絡腺波形である。
これをサンプル値処理ユニットによって作る場合におい
ては、サンプリング間隔を機能ごとに適正に配分する必
要がある。先づ、上記動作式のキャリア部分とボー信号
部分のサンプリング間隔を同じにすることは明らかに不
合理である。これらに対してそれぞれT、およびTB 
なるサンプリング間隔を配分することとする。さらに、
これら部分の境界をどこにするかを考えるには、両部会
の中間にサンプリング間隔T工なるベースバンド部を設
定して考えるのが妥当である。
ここで、ボー信号、ベースバンド信号、およびキャリア
信号のサンプリングにおけるサンプリング番号をそれぞ
れi、m、nとすると、 であるとする。ここで、〔I〕なる記号は工の値を越え
ない最大の整数であることを意味する。
ベースバンドから見た伝送特性によってキャリア部分の
伝送特性の評価ができるようにするには、変調搬送波は
余弦項振幅を実数部、正弦項振幅を虚数部とする複素数
として扱うべきである。これをF (t)と表わす。サ
ンプリング間隔の異なる部分の接続によって伝送特性の
変形があり、これを明らかにするために −m Tl とおきF(mT工)の2変換を考える。即ち、Z(:F
 (mTL) )−F(o)+F (T、) z−1+
F (2T□) z ”+ミF (z) ・・・(1,
2) とする。キャリア信号のサンプリングを行う場合におい
ては、ベースバンドサンプリング間隔T0の間にF(m
Tよ)なる値が保持されて〆(n T)が得られるもの
とすると、 z (F’ (nT) )−F(o)Hω)+Fσ、)
I]ω)p ’十F (zT、) 1%)p−2に+”
 −F (p ’) 1%)−F箱・・・(1,5)こ
こで p ’−z g K−Tz / T であり F(t)−Σ u(t−nT2)d□・・・(1,5)
1副に−M のように表わされる。u(1)は変調搬送波のスペクト
ルを角周波数範囲 Wエ < w < W2 に限定するための関数であり、dlは次のような複素数
である。
tL4− a、 + jb。
ai、blは変調エレメント1に含まれるデータビット
の論理値組合せのそれぞれに対応して定められるもので
ある。(1−S)式の2変換を行うことによって、 これを(1,5)式に代入すると、 〆(21/リー Σ 6□z−1テi/”1 u(z)
H(z”/’)1篇区−M ・・・(1,7) Hは明らかにF (mTx)を0次ホールドすることに
よってF’(zLT)を仰る場合における特性の変形を
表わしている。これを補償すると云う考え方から、 なる関数を考え、 v(mT l) = ΣILU’ (mTz i’r、
) d□He * (1,9)1−x−菖 を定義する。そして、F (mT工)を0次ホールドす
る代りにF (mT工)を0次ホールドすると変形Hω
)を補償した元の伝送特性が得られる。即ち、となるこ
とが(1,6)〜(1,8)式を用いることによって導
かれる。(1,10)式の2変換の逆をとることを考え
ると、 F (nT) −H(nT) OF (mT ) −−
−(1,11)のように表わされる。ここで0は両辺の
コンボリューションを表わす。これは単に?’ (m 
T l )の値をレジスタに保持しておくことを意味し
ている。
キャリア信号のサンプリング間隔はTである。
Tは角周波数がω。′である搬送波の一周期より小さく
なければ変調された搬送波を表現することができない。
このことを正確に表わすとサンプリング周波数のまわり
に分布するキャリア信号によってできた側帯波がキャリ
ア信号の帯域に混入してくることである。これはサンプ
リング周波数を大きくすることによってさけられるが、
これとは別にベースバンド信号をサンプリングすること
によって生ずる高次調波による成分が搬送波周波数のま
わりに分布し、これがベーるバンド領域に混入してくる
。これはベースバンド信号をキャリア信号の処理部で0
次ホールドして作った’il’ <nr> によるもの
であって、この混入をさけるためにF、 (nT) =
G (nT) O’F’ (nT) −−−0,12)
なるフィルタリングを行う必要がある。G (n T)
の遮断周波数はω。′によって定められるが、通常、1
800Hz程度となろう。第1A図は出力端りに変調搬
送波f (nT)を出力する演算回路である。
f (nT)は第1A図の右側の部分に示されるように
、 f (nT)−Ao(nT) cos a+、’ nT
−Bo(nT) sin (11゜’ nT・・・(1
,1a なる形をなすものである。ここで、 F、 (ZLT) =A0(nT) + j Bo(n
T)なる信号を作るには(1,12)式の処理を行う。
この処理は第1A図においてGl、G、によって示され
るもので G (:IIT) −G l (nT) +j G @
 (”T)である。ただ、この形は一般形であって実際
的にはG s (2LT) −Q とおくのが便利であ
る。第1A図のHなるブ田ツクは(1,11)式で示さ
れる保持作用を示す。このブ四ツクの入力信号は(1,
11)式右辺第2項である。Hまでの処理ステップを説
明するために(1,a)式のりな υ(mT、) −P’(mT、) +jQ’(mT、)
 ・−(1,14)のように表わし、更に、 F (m T l) −A (mT l ) + j 
B (mT z )とすると、 A (mTt) −□」−、(P’(mT、−IT、)
 B14(mT、−1T、) b、)ビ5mち、上式で
はP′、Q′は(1,e)式からめられるものでUを変
形したものである。Uは両側帯波伝送では虚数部をもつ
必要はない。しがし、ホールド処理による特性の変形を
修正するには0゜15)式に示すように実数部のみなら
ず虚数部も必要になることがわかる。
第NA図のROMは余弦と正弦関数値を記録した読取専
用メモリである。第1 A図(7)A□、A、。
Bエ およびB2 はそれぞれ(t’、1s)式第1式
の第1゜第2、および第2式の第1.第2項の演算を行
うものでこの項の関数の変数は λ(m、 i) −mTx−1T* ・・・(1−16
)であって、これを引数とする表によってこの間数をめ
る。この表の内容はUの所要スペクトルとその補正式で
ある(1. a)式によってあらかじめ読取専用メモリ
などに計算結果を記録することによって用意される。そ
して、その表を引く引致は第LA図のλなるブ賞ツクと
その周辺記号によって表わされる処理によってめられる
。この処理は(1,16)式を差分形に直した λ (−、i)−λ(m−1,i) 十T、e 261
% i)−λ(m、x−1)−T。
1・(1,17) によってめられる。(1,1S)式のai、b工は第1
A図の表Cによってめられる。この表Cは変調エレメン
トに入る送信データビットの系列から作られる数を引数
として索σtされる。ベクトルと1= ai十j bl
の取り得る離散値の個数をNとすると送信データビット
系列はtog、N個のビットごとに区切られ、一つの区
切の中に入った各ピッFの論理値の組合せで作られる数
に工の差分を第1A図のR□なるメモリによってとり、
それをり1数としてCの索表が行われる。この表の内容
はuI調器における上記d□の離散値の誤識別がより少
くなるように設定される。
第1B図は第1A図のB、、A、の部分の詳細図で%a
k*a3(1t・・・・は表Cの出力を記憶するシフト
レジスタである。また p/ 、 Q/なるブロックは
その入力値によってP’ (mT□)tQ’(mT□)
なる関数表を索引する操作を行うことを表わす。
ボー信号、ベースバンド信号、およびキャリア信号への
サンプリングレイトの配分はそれぞれ1/Ts、l/T
□およびl/Tとなるが、ボー信号は変調速度から定ま
る2、 4 KH,にょって処理されることとなるから
、その他のサンプリングレイFは2.4 KH,の整数
倍になる。搬送周波数のまわりにベースバンドサンプリ
ンダによって生ずる但帯波がベースバンド帯に入るのを
防止するには、上述のようにG(nT) によって行う
。従って、問題はキャリア信号サンプリング周波数、お
よびベースバンド信号サンプリング周波数のまわりに分
布する側帯波がさけられる条件を探せばよい。
実現上妥当と考えられるサンプリングレイ)の配分はボ
ー信号、ベースバンド信号、およびキャリア信号に対し
、それぞれ、 CL)2.4KH,、2,4KH,、および9.6KH
G2)2.4 KH2,4,8KH2,および9.6K
H。
02つが考えられる。α)の条件では(1,15)式に
おいてm m kとなって ?(kT、)−び(kT、)Oa(す なるフンボリューションによって表わさねることとなり
、Ll’(hT、)はディジタルフィルタとして実現で
きる。しかし、ベースバンド信号サンプリング周波数の
まわりに分布する側帯波をベースバンド信号から分離す
るには上記のディジタルフィルタは理想減波器に近いも
のとなる。そして、ベースバンド信号に接近して上記側
帯波があり、α)の条件では実現を不可能にする要因で
ある。C)の場合は上記側帯波とベースバンド信号の所
要帯域の間にあそびの領域をとることができる。後述の
ようにl OOH,程度の帯域のバツクワーY°チャネ
ルの設定する余裕を作ることができる。
なお、第1A図において、(a)、伽)、およびCQ)
はそれぞれサンプリング間隔がT、T、、およびT。
であるサンプル値処理部であることを示す。また、T、
なる処理部からTo なる処理部のλなるブロックへの
入力を示しであるが、これはλの内容なT、ごとにクリ
アすることを意味している。λについては(1,17)
式の計算のためのものであることを述べたが、実際に(
1,15)式などを演算する場合においては現時点なに
=Qとして計算することになる。これに合わせるにはT
、ごとにλをOとすればよい。第1B図において、ak
’ 〜−1,・・・・・、ak−1によって構成される
シフトレジスタはT、なる間隔で更新されるもので第1
B図の他の部分と異なる間隔になる。第1B図に示す回
路を全部同じクロックで処理できるようにするには、第
1B図は第1C図のようにシフトレジスタの各段にダミ
ーを入れる必要がある。但し、これはe)のサンプリン
グレイト配分の場合である。第1C図で(、)の部分は
2.4KH2、(b)の部分は4.5KH。
で、それぞれサンプリングする。
2検波のサンプル値動作式 変調器から出力された変調搬送波は回線を通して復調器
に受信される。復調器入力の受信波は、もし、回線に周
波数、および位相変動がなけれイR’(t)= r、 
(t) 003 @o’ t) −r!1(t) a 
in @、’ t)のような影になる。しかし、一般に
変動があるからこのような形にはならない。検波のサン
プル値動作式をめるには受信側の基準によって受信波を
定義する必要がある。従って、受信波はR(t)−r 
l (b)c o s @ o t+a o (t) 
) −r g(t) s in eo を十α、(1)
)・・・(2,0 となる。これはω。を中心としてその近ぼりに分布する
スペクトルでこれをベースバンドに近い信号として取扱
うために、先づ、 e ’(t)= R(t)e j (”Ot+θ(t)
)−e(t)ej′(t)・・・(2,2)を作る。こ
こで である。(2,2)の操作を行う場合においては高調波
が発生する。これをさく除して一2πW〜2πWにスペ
クトルを限定する必要がある。このために吹(7)J:
つに:ξ(1)なる単位応答をもつフィルタリングを行
う。
z(t)−e (t) *ξ(1) ここで z(t)=x(t)+jy(t)、ξ(t)=η(1)
++ζ(1)であるとすると、 x(t)=η(t) Oeo(t)+ζ(t) On8
(+、)y(・)−η(1)0・8(・)−η(・)0
・。(t) ) ” ’ ” (”“)となる。検波の
目的はr工(1) 、 r、<1)をめることにあるが
、このためには(2,2)式のθ(1)をα。(1)に
近づける必要がある。このためには制御が必要でこれに
ついては後述する。
受信波を検波する動作式をめるには(2,0式における
α。(1) は測定不可能な量とし、R(t)が測定さ
れcosωot’、sinωotが復調器で作られるも
のであると考える。こlhをサンプル値処理回路で発生
させたときのサンプル値によってθ 、θを表わすと、 のようになる。復調器においても送信側と同じようにキ
ャリア信号部分とポー信号部分があって全部同じサンプ
リング間開で処理するのは不合理であり、やはり、サン
プリングレイトの適正配分を考える必要がある。しかし
、復調側でマルチレイト系とする場合にはスキップサン
プリングを行うこととなってスキップによる不要波が発
生する。
この影響がさけられる条件を満足する配分法があるかど
うかが問題である。このため(2,4)において−先づ
一ηなどを10 とηに分割し%’70 には1 / 
T * v’にはl/T□を配分する場合の可能性ある
条件を探してみる。先づ、例として(2,4)式右辺第
1項を x’ (t)−η。(t) Oeo(t)+η気) O
e o (t) ・・・(2,6)のように分割し、右
辺第1項において t= n Tとし x、(nT)=y。(nT) Oa。(nT) −−−
(2,7)とおいて 亀−に1 (K、tは整数) とおき、U (:uT)をunit 5tep関数とし
、xl(iTl)=U (nT ; n−Ki)x、(
nT) −−(2,8)なるスキップ信号X工(iT、
)を考える。ここで、(nT;:a=Ki)なる表示法
はnをKで割った値のうち整数となるよりな1をとるこ
とを意味している。このxx (1T工)にスキップサ
ンプリング定理を適用するとX工(tT、)の2変換は
1λ−に−1j2πλA :c、(z)−z 、xovoCpe ) −e、(p
ej2”’)――+tつ0) となる。ここで、 g s* p である。一方、(2
,7)式の2変換をとれば 一、(p)−η。ω)・θ。ω) ・・・(2,1o)
となるが、これに対して(2−9)式右辺の各項におい
てpの代りに p 、j2πλ/に とおいた項が現われることになる。これらの式において
p 、、、 eja)T とおくことによってスキップ
信号ニよるスペクトル分布がまる。これらのスペクトル
分布においてλ−〇の成分は所要波であって、このほか
λNOなる不要波がサンプリング周波数のl/にの間隔
で発生する。従って、ボー信号のサンプリング周波数の
まわりの不要波とボー信号所要帯域を区別できるために
はボー信号の所要帯域が遮断周波数がボーレイトの半分
の理想濾波器によるもの、即ち、ナイキスト帯域に等し
くなっていなければならない。この条件を送信側で満足
させるにはサンプリングレイトの配分法が2、4.4.
8−9−6KHz の温合にベースバンドでナイキスト
帯域伝送に近づける必要がある。しかし、復調側におい
てサンプリングレイトを配分する場合においては、変調
器の配分と同じにしても意味がないことがスキップサン
プリング定理から云えるから、2.4.2.4.9.6
KHgSとする必要がある。この場合、変調側のベース
バンドに相当する部分、即ち、(2,6)式のη′のサ
ンプリングはボー信号のサンプリングと同じになるから
η′の処理は次の段に接続される自動等化器のトランス
バーサルフィルタで行われることとなる。この場合、ト
ランスバーサルフィルタの入力信号は(2,4)式をサ
ンプル値で表わした次のような式になる。
L−T、/T として、 x (kT、) =U (nT ; n−Lk) ((
?、 (!LT) 0eo(nT) )+(ζo (n
 T) 0 ” s (nT) ) )y (kT、)
 −U (nT : n−Lk) ((η、 (nT)
 0eIII(nT) )−(ζo (nT) Oe 
c (nT) ) )・−・(2,11) 勿論、この信号にはボー信号の所要帯域に不要波が密接
して分布する。しかし、次に接続される自動等化器にお
いてこの不要波をさく除できる。
即ち、後述のように自動等化処理におけるトランスバー
サルフィルタがナイキスト帯域伝送とナルように行われ
る。これは帯域外の信号があるかぎり検波信号のエラー
ε工(kT、)、εY(BT、)が発生し、M (kT
、)−ε憂2(kT、)十ε、it (kT、)が小さ
くなる方向にタップ系数の自動詞盤が行われることによ
るものである。
第2A図は、(2−11)式を処理する場合の処理回路
であり、次の段の自動等化処理の入力となる信号IC(
k TJ e 7 (kT2)は第2A図の9.10な
るレジスタの出力を間隔T、ごとに参照することによっ
て得られる。第2A図の(e)なる区間はサンプリング
間隔T、のサンプル値処理回路である。(、)なる区間
はサンプリング間隔Tのサンプル値処理回路で8なる部
分は(2,11)式の*で示されるコンボリューション
とそれに関連する表示の処理を行う。
7は受信側の復調回路入力端子で6によって7のアナロ
グ信号がディジタルに変換される。1,2゜3.4.5
で示される回路は(2,s)式を処理するもので4には
e c (n T)を、5にはes(nT)を出力する
。以上は変復調側のサンプリングレイトの配分をそれぞ
れ2.4 、4.8 、9.6KH2−および2.4.
2.4.9.6KH,とし、ナイキスト帯域の伝送を行
って全てディジタルなサンプル値処理を行う場合である
が、必ずしもナイキスト帯域の伝送でなくても適用でき
る回路は第2B図に示す。
第2B図においては6が受信側の復調回路入力端子で1
.2.3.4.5で示される回路は(2,5)式を処理
する。しかし、第2B図(b)なる部分は線形なアナp
ダ処理回路でη、ζなどは(2,4)式のそれを示す。
一方、(a)なる区間キャリア信号のサンプル値処理回
路でディジタルな処理回路である。
そして、手、5はアナログ・パイ・ディジタル掛算器で
その入出力はアナログ信号である。第2B図(Q)は、
サンプリング間隔T、のディジタルなサンプル値処理回
路で(a)のアナログ区間の部分は、8.9によって示
されるアナログ・ディジタル変換器によってディジタル
値に変換されて(Q)なる自動等化処理に入力される。
自動等化の動作式は、前述のfi!を願明細書に述べる
式においてt−kT、とおくことによってめることがで
きる。ただ、これを処理回路によって計算する場合はに
−Qとした式を計算することになる。先づ、伝送路に対
して直列に入るトランスパーサルフィルタの場合にはX
 (kT、) 、 Y (kT、)をトランスパルサル
フィルタの出力信号の値とすると、 X QcT、)−iz。(c o sθ(hT、) C
r、x (oc−1)’r、)−δiy(Qc−i) 
T、) ) ((k l) TR) +sinθ(kT、) (r□x ((k−i) T、
)−δ、7 (Oc−1) TJ・elI(2,12) この式における”+7は(2,4)、または(2,11
)である。従って、自動等化処理回路は第2c図のよう
になるが、この回路の入力は第2A図、または第2B図
の出力になる。第2C図の処理回路には、θなどを入力
する必要がある。この変数は(2,12)式にも示され
ている。これらについては次の項において述べる。第2
C図において% T、なるブロックはトランスバーザル
フィ/I/夕のタップの信号レジスタでro#δ0−γ
l−δl# ・・°・γ1−1.δ、−1はタップ係数
である。タップ係数をめる式は検波信号の信号エラーか
らめられる。この場合、検波信号は(2,16)式でめ
られる値を、さらに後述のような並列自動等化器の補正
を受けたx’、y’である。
によってめることができる。即ち、 γ□(k+1)−γ連とαg □QcT、) x (0
r−1) T、) +a m 、 (hT、)y (0
c−1) T、) δ□Qc+1)−δ、(k)+αε、QcT、)y (
Oc−1)T+)+a5s (kT、)! ((k−1
) T、) ・・、 (2,14) なる差分動作式である。ここで ε、(kT2) =7x (kTg)cosθ(1cT
g) +71Ne in’ (kT2)g s (kT
s) −’x (kTs) sinθ(kT、) −t
 、(74a o sθ@T、)・・・(2,15) である。txとεアは信号エラー(2,1g)式の予測
値である。(2,13)〜(2,1,5)からなる式は
トランスパーサルフィルタの調整式でその処理回路を第
2D図に示す。i2D図において端子r0δ0.γ、δ
、。
、・・、γM−jδN−iに接続されているT、なるレ
ジスタと士なる加算回路は(2,L4)式の差分動作式
の処理を示すものである。また、第2D図におけるx 
(kT、) t y (k’r、) なる端子から接続
されているレジスタT2 からなるシフトレジスタは第
2C図のものを再提したものである。第2D図のしなる
ブロックで示される部分において、3,4,5゜6はそ
の入力端子で(2−15)式の右辺の各項が入力される
。これらの端子からのびる垂直線と水平線の交点に示さ
れるX印は(2,15)式右辺の清算を行うもので一つ
の水平線上の2つのX印に入力される垂直線の信号が掛
算されて、その水平線上に結果がでてくることを表わす
。また、Lクロックの1.2なる出力端子から下ってい
る2つの垂線は(2,15)式の左辺を表わし、それぞ
れの線上にある+印に入力される水平線上の信号を加算
する。加算入力に−を付けたものは、引算を行うことを
表わす。第2C図のMなるブロックにおいても以上のL
ブロックについての処理方法と類似の方法を用いるもの
で、(2,12)式右辺の大きな項の演算を行うもので
ある。
なお、以上のようなサンプル値動作式を記述する場合、
サンプリング時刻t −* T、などを連続な式の変数
に代入した形にしているが、サンプリングクロックには
位相ずれがあってt −kT、+△。
およびt = n T+Δ/L (L−T、 / T 
> とするのが正しい。しかし、処理回路を作る上では
、△は影響しないので省いて書くことにする。ただ、ポ
ー信号のサンプリングクロックの位相は正確に制御する
必要があるので、この制御機能をとり上ける項において
省略した変数を復活することとする。
ユニット化の都合でキャリア信号のサンプリングクロッ
クの位相も上記の制御にともなって変化することになる
が、これは特性に影響しない。
変調器においては送信データビットが一定数まとまるご
とに変調信号dkを作る。dkは複素数であって与えら
れた有限個の離散値をもつこれら離散値は複素平面上に
点在する。復調器における検波信号はt s−kT、に
おけるサンプリング値が変調信号の復元値でこの値から
(1kを判定する。
検波信号のt −kT、におけるサンプリング値をX’
(kT、) Y’(hT、)とし、これらをそれぞれ実
数部、虚数部とする複素数を考える。即ち、Z’(kT
、) = lX’(kT、) + jy’ (kT、)
であるとする。Z’ (kT、)はdkの各離散値のま
わりに位置するが、歪のために籠の離散値には一致しな
い。しかし、dkの各離散値に対応する点の近くに位置
するZ’ (kT、)が得られた場合は、そノZ’ (
hT2)’k 送ツタ変調信号ハ’Z’ (kT、)ニ
近イakの離散値であると判定する。従って、Z’ (
kT、)の複累十面上にはdkの各離散値を中心とする
判定領域があり、z′(kT、l)が入った判定領域の
中心の離散値を判定した変調信号として出力する。
変復調ユニットでは、この判定領域を表として回路化し
ておき、この表の入力にZ’ (kT、) 、即ち、X
’、 Y’を入力することによって上記の離散値が出力
されるようにする。(2,15)式のak、bkはこの
表の出力として得られるものである。X’ (kT、)
 。
Y’ (kT、)なる検波信号は(2,12)式を処理
して得られるX (kT、) 、 Y (kT、)をさ
らに補正して得られるものである。(2,12)式は伝
送路に直列に入るトランスバーサルフィルタであり、そ
の出力の補正は、伝送路には並列に入るトランスバーサ
ルフィルタによって行われる。これら2種類の自動等化
に対して適正な機能配分を行うものである。即ち、とし
、その右辺第2項は で表わされ、これを処理するシグナルフローグラフは第
2E図に示すようにトランスバーサルフィルタには判定
された変調符号が入力される。この判定帰還用のトラン
スバーサルフィルタの糸数は、g 、(k+1) −g
 7)+α(εx (”2) &x−!−εY(k−い
、−り・・・(2,19) によってめられる。ε工、εアは (2,16)式によ
って与えられるものである。(2,18) 、 (2,
19)の処理を行うシグナルフローグラフを第2F図に
示す。
g 2 E図において、T、なるブロックはサンプリン
グ間隔T2 ごとに更新されるレジスタで、これらによ
って作られるシフトレジスタは、(2,1B)式右辺各
項のa、およびbを記録している。これはトランスバー
サルフィルタを形成し、そのタップ係数g。11゜9E
工りよ、・・・gM−jhM−1を得る回路が第2F図
である。第2E図のTAなるブ党ツクは検波信号ガ(k
T、) 、 Y’ (k、’f、)を入力とし、変調信
号&に、bkを復元する判定領域を記録した表である。
X’(kT、り 、 Y’ (kT’、) は第2E図
の下に示されるX 、(kT、)、 Y (kT、)が
上記のトランスバーサルフィル々のm−hに1って補止
されて−X′(ky、)、Y’ (hT、)が得られる
第2F図は、第2E図の入力となるg。l’6yg1h
l、・・・gM−1hM−1をこれら記号で表わされる
端子に出力し、直列自動等化器の出力信号の信号エラー
の予測値をめるものである。第2F図の下の部分は前者
を行い、上の部分は後者を行うものである。前者におい
て、T、なるブロックはサンプリングごとに更新される
レジスタで、これによって構成されるシフトレジスタは
第2E図のものを再提したものである。また、シフトレ
ジスタの各段に使用されるNなるブロックは、第2G図
に示すもので、このブロックの出力端子に接続されるT
、なるレジスタによる積分回路を除けば第2D図のしな
る部分と同じ記号法が用いられている。次に、後者は(
2,16)式を処理するものである。以上の回路がこの
ような形になったことの根拠については前述の先願明細
書で説明しである。
なお、直列自動等化器と並列自動等化器とへの機能配分
を行う場合において、並列自動等化器は判定結果への依
存度が大きいので、主として直列自動等化器に依存し、
並列形については伝送特性の周波数分布のように伝送帯
域の両端部分における大きい遅延を受けた歪成分を補正
する役割を持たせるなどの方法があり得る。この場合は
第2F図におりる判定結果であるakj bkを帰還す
るトランスバーサルフィルタの係数を作る回路において
、遅延の少ないタップの係数は用いないようにする。
3同期制御のサンプル値動作式 変復調の総合的な動作を完成するには、同期制御を定わ
しなければならない。復調側では検波信号X’ Q−T
、) 、 Y’ (kT、)をめ、これを符号判定表で
ある第2E図のTAに入力してak、bkを得る。
これらの計算を行うためには第2D図、第2C図に示す
ようにθ(”it)が定まっていなければならないが、
これはまだ未定である8まだ、前項で述べたように復調
側の動作式をサンプル値形にする場合にサンプリング時
刻t’−に’l’、などを連続な式の変数に代入したの
であるが、このサンプリング時刻は変復調ユニットのり
四ツク系から得られるもので t寓kT、+△ の形になり、△は同期ずれのために変化するものである
。復調側ではΔを自動制御によって変調エレメントの適
正な位置にもってくる必要がある。
先づ、θ(h T、)の制御は(2,1)式のα。(1
)に近づければよいのであるが、’6(t) は測定不
可能な量であって、別な手段を用いる。これについては
、先願明細書に示すように、検波信号を最適な状態で検
波できる状態からのずれは、 に比例する。この式は、判定結果’klbkを利用して
計算できる。x0’ (k’h、) −00状態がθ(
kT、)−α。(kTρであるとは必ずしも云えない。
(3,1)式かられかるように、両方の検波信号が等し
くなるところで、xo(kT、)が0になる。従って、
Xo(hr、)が0になるような制御を行えばよい。先
づ、この信号は 一1 X (k’l’g) l= Σ c :eo’(k−μ
)’I!s)−Σ 02 vμ#01P シー0 x(k−ν)’I’ll) ・・・(5,2)なるフィ
ルタ処理に入力し、工、Qcx、)に含まれる高周波成
分を除き制御の安定化をはかる。このフィルタ処理につ
いてはδOH2以下の変動を通すようにパラメータを選
択する必要がある。しかし、この処理によってθQcT
、)の制御ループに遅延が入ることになる。この遅延を
補償しなければ、制御は正常に行われない。このため、
x (kT、)の予測として ”;、 Qcx、’) −2(2)CQcr、) −x
(k−t) Ts)−(2x、t(k−t) T、) 
−x、(k−2i) T−−、(3,5)を考える。こ
こで1は予測量のスキップ数であり、エレメント長の予
測値であることを示す。このような予測がきく範囲は、
(3,2)式のフィルタリングの動作時定数が変調エレ
メント長Tjの10数倍以下であろうと考えられるー。
このような条件において、適正な予測が可0ヒであるよ
うに、異なるスキップ数の予測量の線形結合を考え、こ
れをθ(kT、)とおいて結合係数を最適化する。
θ(kr、)−Σ a、 x、 Qc’z、) −−−
(3,4)−1 at (k + 1 ) −at幹)−c lxl、 
(k ’I’ a )変調ベクトルakの離散値の数を
多くとる必要がなければ、低域濾波器が必要でない場合
もあり得る。この場合は、制御ループの高周波成分は多
重ラグフィルタによって除去するものである。この場合
、制御信号をフィードバックするためにサンプリング処
理によって1変調エレメント分の制御遅延があり、これ
は θ(kT、)−2(2x(kT、)−x(k−1) T
、)−(2θ(*−1)T、)−〇(k−2) T、 
))・・・(5,5)なる予測処理によって補償する。
この人力x (kTs)は x (kT、)−o、x、
(iT、)+ c、βx(k 1)Ts)Xl(1cT
g) −0sXs (LTJ + Qzβx、 (*−
1) ’r、):c、 CT、) −c 2.χ、’(
k’L’、) 十〇、βxn(k−1) T2)・・・
(5,6> なる多重ラグフィルタの処理によって得られるものであ
る。(3,0+(5−5)式によってめられるθ(kT
、)はあらかじめ用意された三角関数表に入力すること
によってooeθ(kT、) 、 8inθ(kT、)
 を得、これを第2C図、第2D図に示す回路に入力す
る。
第3A図は、低域濾波器を用いる場合の全体的な回路図
であり、図におけるxl、−・・、γ1のブロックとそ
の出力回路は、(5,4)式の第1.第2式を計算する
ことであり、その入力であるz’ (kTA)は、(5
,1)式と(5,2)式を処理することによってめられ
る。第3A図のLPなるブロック、およびTBなるブロ
ックとその周辺回路により計算されるものである。第3
A図の回路の入力であるX’ (kT、)、Y’ (k
T、)、 ak、 bkなどはs2E図の回路から得ら
れる。第3A図の回路の出力は、θ(kT、)を図のT
Cなるブロックで示される三角関数表に入力することに
よって得られる。TB、TCなる表は、あらかじめその
内容を計算しておけばよい。第3A図のLPなるブロッ
クは、(3,2>式のディジタルフィルタの処理を示す
もので、その内部回路は第3B図(b)に示す。また、
第3A図のX工、・・・xlなるブロックは、(L5)
式において1に数値を与えた場合の処理を行うブはツタ
で゛その内部構成は第3B図(a)に示す。なお、第3
B図(b)の低域濾波器は一般形で表わしたものであり
、最適化を行うことによってもつと経済的なディジタル
フィルタにすることができる。自動位相制御ループに低
域濾波器を用いる必要がなく多重ラグ・フィルタを用い
る場合の処理回路は第3C図のようになる。第3C図に
おいて(a)は多重ラグ・フィルタ回路であり、その出
力は(b)なる1ステップ予測回路で処理おくれを補正
することによってTCなる三角関数表に入力し、その出
力にcoBθ(”@”)vsinθ(kT、)なる信号
を作る。また、制御ループの低域濾波器の遅延を補償す
る場合、に、 3)式の予測式において右辺の帰還項を
用いるのは(5,4)式のようなアダプティブな調整を
行わない場合に用いるものであると考えることができ、
アダプティブな調整を行う場合においては上記の帰還項
をなくし、 ” i (kT+a) −2x QcTs) −x (
k−1) ’X’ s ) ・・・(3−7)とおいて
(g、 4)式を用いるのが適当と考えられる。
この場合、第3A図のNなる部分の代りに第3D図を用
い、@30図の処理よりも簡単にすることができる。第
3D図において、1,2. ・・・Lなる番号をつけた
T、なるブロックはサンプリング間隔T、で更新される
レジスタで、これらはシフトレジスタを構成している。
シフトレジスタの各A/〆N〆−NI 段から引かれた垂直線と、X□、X8.・・・、xlな
る水平線との交点の十印は、それに接続される垂直線か
らの入力と同じ水平線上の他の十印の垂直線との入力と
の和をとることによってその水平線上に出力することを
意味する。
1〜3項までの記述において変調ニレメンbごとのサン
プリング時刻をt −kT、とおいたのであるが、クロ
ックのタイミングずれがある場合にはt = kT、+
Δとおく必要がある。自動位相制御においては、検波搬
送波ω。nTの位相ずれθ(kTρを検波信号からめた
(5.1)式によって制御できることを述べた。従って
、△=0でない場合の検波搬送波ω。(nT+△/L)
の補正も同じ動作式で可能である。これと似た方法によ
ってタイミングずれ△の調整も可能である。このために
は検波信号をもとにしたタイミング処理回路のほかに、
マスタフ四ツク発振回路を第3E図のような形にする必
要がある。第3B図においてDEMは、第2A図〜第2
F図、第3A図〜第3C図および上記タイミング処理回
路などを処理する復調回路であって、第3E図のCLは
上記DEMにサンプリングクロックを供給するりはツク
作成回路である。CLの出力線のうち2なる複線はり四
ツク間隔がT。
の多相りpツク、1なる複線はクロック間隔がTの多相
クロックである。DEMは次に述べるようなタイミング
処理回路の出力も作るもので、これは3なる出力線に得
られる。これはクロックずれΔに比例するものである。
同図■COは電圧制御発振器で、その出力線4に上記ク
ロックの桜数倍の周波数の周期波を得、これによってC
Lを駆動する。vCOの入力3は上記クロックずれΔに
比例する信号で、この信号がある限りvCOは発振周波
数をずらし、この信号がOに近い状態に発振周波数を保
持するものである。発振周波数を変える制御を行う場合
はりpツクずれは △(k+1)−Δ0=)−Qz(kTg) 1−(3,
8)なる式に従って制御されることとなる。ここで2(
kT、)は第3E図のDEM出力3であって、アナログ
信号である。このアナログ信号は次のような調整動作式
をディジタル処理し、その出力をDA変換したものであ
る。
Z(kT、)−gl幼x−1) T、) 十g、X’ 
(kT、) + g’、Y’(h−1)T、)+ g’
、Y’ (kT、) ・・・ (3,2)g l”” 
1 /2 ’に−1? g、2−172ak、 g’l
 ”’ 1 /21:Ikr g’11−% 1/2b
k+ ・・・(L 10) 第3F図は(3,9) 、 (3,10)式を処理する
回路で、TD工、TD、は(3,1o)式をあらかじめ
計算して内容を設定した表である〇 タイミング調整報であるz(kT、)は舗3F図に示し
た回路の出力として得られ、それはDA変換されて第3
E図のDEMの出力の一つとして得られ、クロック用主
発振器であるVCOの周波数制御端子に加えられる。こ
の方法はVCOがりpツク用の主光′FA器である場合
に可能であって、クロックが第3E図のVCOからでは
なく、外部から入力する必要がある場合には、上記の方
法を用いることはできない。この場合には、主クロツク
発振器でなく伝送路の遅延を自動調整する必要がある。
この場合においても、第3F図の出力Z (kT、)は
Oとなるから、第3F図は変える必要はない。
伝送路の遅延を自動調整するには自庖1等化器のために
使用されているトランスバーサルフィルタを用いること
ができる。自動等化動作は、(2,12)式におけるγ
i、δ□を(2,14)式によって調整するものである
が、このトランスバーサルフィルタによってりUツクの
タイミングを行うためには、(2゜14)式の調整動作
式は変形する必要がある。トランスバーサルフィルタの
調整は、検波信% (2−17)式の信号エラーの2乗
を小さくする方向に行うが、タイミングの調整も行う場
合においては、E (kT、) wg工” (kT、)
 +a−(kT、) +z11(kT、) −” (L
 11)とする。ここでε工、ε1は(2,1s)式で
与えられる。
この場合、 なる処理によって調整し、Z (k’r、)は(3,9
)式を用いる。(S、t2)式で一一整する場合には検
波信号のエラー、即ち、(3,11)式右辺の第1.第
2項に基づくタップ係数の調整項は(2,14)式右辺
第2.第3項と同じであって、これにタイミング調整の
ための項が付加される形になる。この項をめるためには ・曖・(5,15) をめる必要がある。この式においてax′7aγ□など
については(2,12)式、および(2,17)式から
aX: (kT、) / arl−aoee OCT、
) X (k−1) T、) −ainθ(kT、)y
(k−1)”5) aX’Qcx、)/a617−c o sf) (hx
、) y(k−4) T、) −e 1nθ(kT、)
x(k−i) T、) aY′(””)/”71− o Os# (k’j、)
 y(k−1) T、) + sin# (kT、)x
(k−t) T、) aY′<kT、)/aδ1’QOIIθ(kT、) x
ck−1) T、)−sinθ(kT、)y(k−i)
 ?、) がまる。この式と、この式のkの代りにに−1を代入し
たものを用いて計算すればよ1/)。今、A k k)
−g@−n c o sθck−21) ’I’、) 
+g簑、sinθ(k−n) Ts)B (”v k)
 −g 2−n 8 inθ[k−n) T a) g
;−n a o sθ(k n) Ts)とすると、 B (o、 k) y(k−1) ?s)am” (k
Tl) 霞−2z (kTg部(’1a k) x(k−1−1
)Ts) +A (1+ k)aδ1y(k+1−1)
 T、) +B (o、 h) x(k−1) T、)
 +A (0* h) y(k−t) ’r、 )・・
・(3,14) のようになる。トランスバーサルフィルタのタップ係数
を調整する動作式(2,14)式の左辺の調整項に付加
されるタイミング調整用の項は(3,14)式に比例す
るものとなり、この項の@理回路は第3G図のようにな
り、その出力は第2D図の出力端子γ。δ0.・・・、
γM−1δM−iにそれぞれ加算される。
第3G図において、ABなる一点鎖線より上部はトラン
スバーサルフィルタのタップに共通して用いられるもの
で、l、2,3.4なる端子にはそれぞれ(3゜14)
式のA (L k) * B (Ot k) t A 
(1vk) ? 1B (’ # k)を出力する。A
Bより下の部分は、(5,14)式右辺の各項を計算す
る。Ciは(g、 14)式の第1.D□は(3,14
)式の第2式の計算結果を出力する。この部分は% 1
−Oe l z ・・・、N−1に応じて各タップごと
に計算される。以上の処理の全体的な流れを画くと第3
H図のようになる。
この図のT、なるレジスタからなるシフトレジスタは第
2C図のトランスバーサルフィルタの再提であり、Aは
第3G図のABから上の部分であり、タップごとに設け
られている。
ブロックの内部回路は、第3G図のABなる線より下の
部分を表わしている。また、第3H図のcogθ(kT
、) 、 sinθ(kT、)なる端子には第3A図、
または第3C図の同名の端子から接続される。
g1+ g1’+ gl t gee z(kT@)な
る端子には第3F図の同名の端子から接続される。
牛動作確立機能、およびディジタル処理周辺回路有限個
の離散値をとる変調ベクトルの伝送を行う変復調方式で
は、受信復調側の機能を高能率伝送が可能なように作る
には、検波信号から判定された変調ベクトルを用いて最
適化を行うことが必要であり、これは2.3項に述べた
通りである。
この最適化動作が正常に行われるためには、上記の判定
が正しくなければならない。しかし、この判定が正しく
行なわれるためには、各種の最適化動作が正常でなけれ
ばならないと云う、一種のジレンマがある。実際に装置
化においては、バックワードチャネルを用い復調側でキ
ャリア断があったとき、変調側にOFF信号を送り、断
が回復することによってON信号を送るとともにスター
ト動作を始める。そして、スタートシーケンスを送受規
定しておく。判定に依存する最適化機能は、第2C図〜
第2F図の自動等化、第3A図〜第3D図の自動位相制
御、および第3E図〜第3H図の自動タイミング制御な
どである。今、判定が正しくないと仮定すると、これら
の機能はそれぞれ異常状態を走査することとなる。この
走査は、正常状態が見付からなけれはいつまでも続くこ
とになる。王者が同時に無作為の走査を行うのでは、正
常状態を見付けるのに時間がかかる。従って、先づ、自
動等化@能を停止させ、自動位相制御と自動タイミング
制、御の動作を正常にもっていく必要がある。今、伝送
路の歪に許容される値が自動等化を行わない2相、また
は4相位相変調方式程度であると仮定する。この場合、
自動等化を行わなくても充分の適用領域が得ら−れるは
ずであるから、先づ、この際件で自動位相制御と自動タ
イミング制御機能の動作だけを正常動作にもっていく。
タイミングずれ、および位相ずれがある値よりも大きく
なった場合には符号の判定が正しく行われなくなるよう
なずれの範囲がある。もし、伝送路の歪がなければ、上
記のようなずれの範囲が2相、および4相の場合にはO
に近くなる。8相以上になれば、このようなことにはな
らない。従って、2相、および4相の場合は、どんな状
態で動作が開始されても、異常状態を走査することなく
制御の中心にもって行ける。伝送路の歪によって符号量
干渉が起これば、符号の判定が正しく行われないずれの
範囲が発生して来て、正常状態にもっていくのが困難に
なる。逆に、2相、および4相で容易に正常な制御状態
にもっていける伝送路の歪を許容歪とすることができる
。これは自動等化を用いない2相、および昼相の適用領
域を定める。
従って、スタートシーケンスは、2相、または4相伝送
を行い、自動等化を停止する状態を第1相とし、第2相
において自動等化を入れ、第3相で変調状態を増す。こ
のように行うことによって2相、および仝相位相変調方
式の適用領域によって、その8倍、または4倍の情報速
度の伝送が可能となる。スタートシーケンスで第1相、
第2相の夕イミングが、変復調器間でほぼ一致する必要
がある。これは前述のように、バックワードチャネルを
用いる信号伝送によって可能となる。
次に、バックワードチャネルを用いて動作確立を行う場
合の変調側と復調側での状態係列を明らかにする。
第4A図は、復調側におけるスタートシーケンスの状態
転移図である。状態数は5個であって第4B図のSなる
レジスタに示すように3ビツトで区別される。111,
110,101,100゜011はそれぞれキャリア断
、スタートシーケンスの第1相、第2相、第3相、およ
び通信中の状態を示す。これに対し、これら状態間の転
移の原因となる事象は、キャリアのOFF、ON、第1
〜3相にある時間を定めるクロックカウンタの出力が所
定のカウント数を計数し終ったことを示す信号である。
キャリア断の状態を作るのは通信を開始するために変調
側で人為的に行う場合もあり、また、回線が障害となる
ことによって発生することもある。キャリアがONとな
ることによって、状態は111から110に転じ、4相
の形で受信するために第2E図のTA、第3A図のTB
、および第3F図のT D、およびT D、のアドレッ
シングを変更する。同時に、第4B図に示すCなるレジ
スタによって構成されるカウンタによって時間監視を行
い、所定時間が経過したことを示すON信号を得ること
によって状態は110から101へ転じ、自動等化を開
始する。110では自動等化用トランスバーサルフィル
タの係数を第2D図の出力のT、のうち、適当に選択さ
れた係数γ□のものにだけ1を、他に0を入力する。δ
1はすべてOとする。101では、上記各テーブルのア
ドレッシングの変更は続行する。上記カウンタ出力がO
Nとなることによって、状態は100に転じ、上記各テ
ーブルのアドレッシングの変更を復旧し、再びカウンタ
出力がONとなることによってOllなる通信状態に入
る。第4B図は上述の制御を実現する回路である。この
回路の処理は各変調エレメントごとに行うものである。
第4B図のCはレジスタで、変調エレメントごとに1を
累積することによって時間計測を行う。Kは所定の値で
、Cによって引算される。この結果は、Taなる表によ
って結果が正であるか負であるかが判定され、ON、O
FFで示される出力線にそれぞれカウント数が一定値以
上になったか否かの表示を行う。
Cの内容はTbなる表出力によってリセットされる。リ
セット信号、即ち、OがTb なる表によってゲートさ
れてCに入力される。Tboに加わるゲート信号は第4
B図のSなるレジスタが111、および011のときに
加えられる。これによって、この状態でCはリセットさ
れている。カウントは第1〜3相において行うものとし
、110、即ち−第1相に入ると同時にCの一リセット
は外されて計数を開始する。mol、100の各状態で
も同様であるが、Cの計数値がKPMえることによって
M2なるマトリックスによって検出されてCにリセツを
信号が送られる。M。 なるダイオードマトリックスは
、Sなるレジスタの状態を検出するもので、Mo なる
ダイオードマトリックスはSなるレジスタが次にとるべ
き状態を検出する。これらは、第4A図の状態図によっ
て定められる。この転移はDRなる結線によって実行さ
れる。第4B図の1なる入力は、後述の自動利得調整回
路によって作られ、変調信号が受信されているかどうか
を示す。また、2.3なる出力信号はすでに述べたテー
ブルアドレス変更、および自動等化用トランスバーサル
フィルタ係数の変更を行う信号である。なお、第4B図
においては、Cの語数値かに以上になったときT&出力
がONとなるようにT&内容が設定されるが、Sが11
0.101,100の状態では% T、出力がONとな
ることによってCがリセットされる。一方、このON信
号によって110→101.101→100、あるいは
100→011なる転移を起こさなければならない。O
Nとなったことの効果を現わすだめの時間を充分にとる
には、Cをリセットするのは任意の変調エレメントにお
ける第4B図の処理の最終ステップにおく。このために
処理のワークメモリにリセット信号の一時的な記録を行
っておく必要がある。第4B図においては、複線の処理
と単線の処理を示しであるが、復腺の@理はバイト単位
の信号処理であるのに対し、単線の処理は論理処理で−
ピッ[単位のものである。また、第1.2相では第2F
図のT2 なる各ブワツクの内容を0とし並列の等化を
停止する。
次に、上述の復調側に対する変調側のスタートシーケン
スを定める。
変調側のスタートシーケンスは、復調側のスタートシー
ケンスに対応して定められ、状態図は第4C図のように
なる。即ち、バックワードチャネルを通して復調側から
返送されて来たバックワード信号信号によって第1相の
状態になる。バックワードがONになったことは復調側
ではすでに2相、または仝相の受信状態になっているこ
とを意味する。変調側では第1相でやはり2相、または
4相変調の送信を行う。第4D図のCとその付属回路に
示すように復調側と同じカウント数の計数を行う。復調
側と同じカウント数を計数し、第1相から第2相、第2
相から第3相、第3相から通信状態への変化を行う。第
1相と第2相は、特に動作上は区別する必要はないが、
復調側との時間調整のために2つに分けたものである。
第1.2相ではデータ信号を禁止し、変調器入力にある
データ符号のスクランブラだけを動作させ、第1A図の
Cに示す変調符号を作る表のアドレスを変更し、Cの2
つの出力端子にそれぞれ2連符号が出力されるようにす
る。第3相では復調側では自動等化器を動作させており
、また、多状態で復調を行う態勢ができている時刻であ
ることから、第2相までに行っていた第1A図のCのア
ドレス変更を解除し、データ信号を禁止したままで多状
態で変調を行う。
#4D図のCがカウントアウトすることによって通信状
態に入る。勿論、復調側はすでに通信態勢に入っている
。このように復調側が先に状態転移を起こすのは、バン
クワードチャネルによって0N−OFF信号を伝送する
のに遅延がともない、さらにデータチャネルの伝送遅延
が加わることを考慮したものである。この遅れは動作確
立上望ましいものである。第4D図は第4C図の状態転
移図に従って作った処理回路図である。これは第48図
の復D1側のスタートシーケンス回路とほぼ同じ穏詣を
実行する。第4D図の記号の中で第4B図の記号と同じ
ものは同じ役割、または機能を実行するものである。i
4D図の入力信号であるバックワード信号は、0N−O
FF形式のもので、第4D図のバンクワード信号端子の
近はうの回路は上記信号の立上りを検出するもので、T
、なるレジスタを用いl変調エレメント前の値との差分
を取り、Toなる表によって差分信号をスライスして0
N−OFFに変換する。ONとなるのはバックワード細
骨の立上り時間だけとし、他はOFFとなるようにする
。また、第4D図のテーブルアドレス変更端子は第1A
図のCなる表の入力側に加えられて、アドレスを変更す
る動きをする。
また、データ入力禁止端子は、゛データ信号が入力され
る端子を禁止し、データ符号スクランブラ−だけを動作
させるものである。
キャリア0N−OFF信号は、第4A図において述べた
ようにスタートシーケンスを開発するものとなるが、こ
の信号の検出は自動利得調整機能と密接な関連がある。
自動利得調整機能、即ち、AGCは復調回路入力に入る
信号を#I@するもので、AGCの信号の増幅率は検波
信号のレベルが適切な値になるように自動的に調整され
る。AGCに関連する処理回路とアナシダ的な増幅回路
との関連は、次のようになる゛。先づ、AGCの信号利
得をa伽)とするとα侃)の調整動作式はとなる。ここ
で E (kx、) −εx” (kr、) +g、” (
hT、) −−−(4,2)であり、 ・・・(4,′5) である。第4E図のA(1’cなる一点fI線のブロッ
クは、INなる端子に加わる受信変調波をA/Dなるア
ナログ・ディジタル変換器によって、ディジタル量に変
換する。A/Dの変換特性は、入力アナログ値に対して
対応の出方ディジタル値の対数が比例するように設計さ
れている。A/Dの出力によって、ROMなる読取専用
メモリをアドレスする。このROMにおいては、アドレ
ス値とそれによって出力バスに読出される出方値の関係
が、アドレス値の対数と出力値が正比例するようにRO
Mの記録内容が定められている。これは入方アナpグ値
の微小信号において、A/Diカの量子化雑音が増加し
ないようにする公知の方法である。
AGCブ四ツクックける処理ビット数は、AGO以外の
部分よりも3〜4ビット多くとっである。
このブロックにお、ける■は、T、の出力によってRO
M出力値が増倍されて、この処理プルツク以降に接続さ
れる復調動作式の処理に適当なレベルとなって、OUT
端子に出方される。OUT端子以降の処理ブロックでは
αプ四−ツク出方論理値の低位の3〜4ビツトを除して
動作式の処理を行う。
ディジタル信号処理&よ、論理デバイスからなる処理ユ
ニットによって行われるもので、その人出゛力信号はア
ナ覧グ・ディジタル、あるいはディジタル・アナログ変
換を行う必要がある。特に、入力信号については低レベ
ルで受信される場合にも、量子化離合がでないように上
述の61B図におけるAGCに関して述べた方法を用い
る必要がある。
1〜4項に説明した各処理回路は、ディジタル信号処理
によって実行されるものであり、さらに、線路における
送信・受信のインタフェースにおけるバックワードチャ
ネルとデータチャネルを分離するためのフィルタ処理、
および2線式回線を4線式に変換する場合において起る
不平衡にょる送イ8と受信の漏話をなくすための平衡処
理も目様にディジタル信号処理によって機能実現を行う
。これらの処理ブロック間、およびディジタル信号処理
のために必要な周辺回路との間のつながりを第4F図に
示す。
先づ、変調側では (イ)送信符号回路:第4F図のSで示される。これは
第1A図のに□を作る回路で、第4F図のSD端子から
データ端末装置の出方である送信符号を受け入れる。S
の内部は、sD符号のスクランプリングとに□信号を第
4D図の「データ入力禁止」信号によってSD信号が禁
止される。
(ロ)送信波送出口路:送信波を作るディジタル信号処
理は、第4F図のMODによって行われ、その出力信号
はバンクワード信号との結合のための送信濾波処理を行
うSFDに入力される。BLは、後述のように、LIN
Eなる2線式回線の2腺と4線との変換を行う回路であ
って、これは2→4なるブロックにおける不平衡によっ
て生ずる送信受信間のリターンレスの不足を補償するた
めに平衡処理を行うもので、SFDの出力信号B Lf
)4端子から入力され、2端子に出力される。この信号
はアナログ信号に変換されて、2−4を経てLINEに
送信される。
(ハ)バンクワード回路;受信データチャネルトRFD
、およびRFBなるフィル゛りのディジタル信号処理に
よって周波数分割方式によって作る。
RFBはまたバックワードチャネルから受信されるFM
信号の検波をやはりディジタル信号処理によって行い、
その出力をMODの2なる端子に加える。
次に、復調側では 0)変調波受信回路:受信変調波から検波信号を検出し
、変調符号を再生する処理は第4F図のDBMにおいて
行う。その入力信号は、LINEなる2線式回線から2
→養によって抑圧された自局送信信号を共にAGCに入
力される。AGOの内部は第4E図のAGCに示す通り
で第4F図のAQCにOEMの3端子から入力される端
子には、第4E図のAGC以外の処理をDBMで行った
出力が加えられる。AGCの処理ビットのうち低位桁3
〜4ビツトを除いてBLの1の端子に加えられ、BLに
おいて送信側からもれて来た自局変調信号を削除され、
RFDなるデータチャネル用のフィルタリングによって
、バックワードチャネルと分離してデータ変調波をDE
Mに入力する。
(鴫ハックワード回路:第4F図のFMSなるブロック
の処理によって構成される。FMSではDBMにおける
第4B図の処理におけるキャリア検出信号によってバッ
タワード信号を作るFM変磨を行うディジタル信号処理
を行い、この信号をEMSにおけるフィルタのディジタ
ル信号処理によって5FDIB力と加算を行って、BL
の送信端子会に加えられる。
(ハ)受信符号回路=第+p図のRによって示される回
路で第2F図の一9bkの差分をとって送信符号を再生
する。この部分は、第4F図の1なる線で示すように、
第4B図の自動等化変更端子と接続する必要がある。こ
れは、スタートシーケンスにおいて動作が確立される前
に、データ受信出力を禁止するためである。
送信・受信間のリターンロスを充分に保つための回路と
して、#4F図のBLをあげたのであるが、この部分の
機能の動作式は次のようである。
第4G図(a)はこの信号処理の原理図で、2−4なる
変換器に加えられるI、なる′送信信号をTBSなるト
ランスバーサルフィルタに加える。1j は2−+4回
路の出力で、x4 からもれた成分が含まにもれた値に
等しくなるように、トランスバーサルフィルタのタップ
が調整される。この調整アルゴリズムは、次のようにし
て作られる。送信信号をXj とし第4G図(a)のT
R8のタップ係数をC,(j)とすると、TR8の出力
は ′ ゝ ・・・(4,4) シー証、Cn(j)・X、−0 なる関数となる。ここで、 ε(τ>−(y、1− xj”>・Xj(τ)なる相関
関数を作り、この関数の2乗平均が最小になる条件をめ
るアルゴリズムを考えると、第4G図(a)の’j −
Xj’にxj の成分が含まれないことになる。ここで
Ij(τ)はxjをτ秒遅延させた関数である。この場
合、τを固定したままで62 を最小にする場合、次の
点に注意する必要がある。
即ち、7 −X′から工j に比例する成分を削除すj る場合において、τを固定したままであれはトランスバ
ーサルフィルタで遅延されるように制御されたときも−
がOとなり得る。このとき、リタンo X4ま少しもよ
くならない。この不安を除くには、トランスバーサルフ
ィルタで起り得る遅延より大きいτの範囲で、−を部分
した関数を考える必要がある。即ち、 を最小にするアルゴリズムを考える。先ず、となる。こ
こで、 a工j’l a c調−xj−ユ となるから、 となる。ここで a m f’ x、 (r)26r C は常数と考えてよいのであって、結局、τはアルゴリズ
ムには彩管してこない。従って、タップ係数の調整動作
式は、 Cユθ+1)−〇調−β’j −”j′)”j−n ・
・(4,7)のようになる。第4G図(b)は、第4F
図のBLなるブロックの内部構成とAGC,D/Aのつ
ながりを示すものである。第4G図(b)のMは、l、
2゜3.4なる端子、およびTR8,およびTAPなる
処理ユニットによって共用されるメモリであって、これ
らの間の情報用バイトの交換を行うもので、それぞれの
交換はMをアクセスするスロットが時分割的に配分され
ることによって行われる。
TBSでは(4,4)式の処理を行い、TAPでは(4
,7)式を計算する。■なる東線は飄θ)(n−4〜N
)の転送を行うことを表わしている。
なお、第4G図(b)の共通メモリMの周辺の’+il
 rの詳細は、後述するDEM、MODの場合と同様で
あってここでは詳細説明は行わない。
次に、第4F図のRFD、SFDの構成法は、公知のデ
ィジタルフィルタの方法を用いるもので、これにより6
00〜3000Hzのデータ信号用の伝送チャネルを構
成する。バックワードチャネル用のFMSとRFBは、
フィルタリングと低速のFM変復調方式の動作式の処理
を行う。このうちフィルタリングでは、300〜6oo
H,のバックワード用の伝送チャネルを構成するもので
ある。このうちFM変復調方式の動作式は、変調側即ち
、FMSでは、送信変調波はサンプル値動作式 f (
nl”) −QOEI φOT′)φ喧’)= $(n
−1) l’・)+en’、。1・+1・8・(。7・
))・・・(4,0 で作る。ここでs’(nT’)は第4F図のDE’Mか
ら同図FMSへの入力線の信号を現わすものである。
この式のサンプリング間隔は(4,7)、 (4,6)
のものと同様になり、ダはTの整数分の1になる。ω、
は、バックワードチャネルの搬送J両波数である。
復調側の動作式はvCO形とするのが適当であり、検波
信号5(nx’)は次のサンプル値動作式で作る。
受信波、即ち、RFBのフィルタリングの出方波を!(
nT’)とすると、 となる。(4,8) t (4,9)式を処理フローグ
ラフに現わすと、i4H図(a)L ’(1:+)のよ
うになる。
第4F図のRFD、SFD、およびFMS、RFBのデ
バイス回路構成については、第4G図(b)の場合と同
様の構成となるが、これらの構成法につ(1ては後述す
るDEM、MODの場合と同様であるから省略する。
jljF図に示すCLは、同図vCOなる電圧制御発振
器からり四ツクを供給されることによって、その他のブ
レツクにディジタル信号処理、および論理処理用のり鴛
ツクを供給する。これらりpツタについては、それぞれ
時間表を定める必要がある。これら時間表は、相当数に
のほる。これら時間表を、少数のLSI素子によって実
現することができる。第4I図にOSC,およびvCO
のように高周波の主り賞ツク源を設ける。これは、第4
F図のvCOに相当する。その出力を計数する計数器を
設け、その出力論理値をアドレス信号として読取専用メ
モリから読取った出力値において、各桁のピッFの論理
値の時間割が第4F図のDEM、あるいはMODに加え
られるクロックの時間表が得られるように読取専用メモ
リの内容を設定することが可能である。第4I図のBC
は上記の主発振器の■°数器であり、ROMは読取り専
用メモリ、凡Rは出力レジスタ、端子1,2.・・・N
はRRの各桁ビットから取出されたクキツク線である。
復調器の場合は、主クワツク源は電圧制御発振器VCO
を用い、クロック端子l、2.・・・Nの中の変調エレ
メントごとに発生するクロツタが相手側変調器の変調エ
レメントク四ツタと位相同期するように制御されること
となる。第4F図のCLの1、および2のりはツクは変
調エレメントの周期をもつ多相りシックであり、3のク
ロックはより高い周波数の多相クロックである。
5ディジタル信号処理回路− 変復調方式の動作については、前記先願明細書に示すよ
うな解析によって動作方程式と云う形に表わすことがで
きる。変復m機能はこのような動作方程式を処理するこ
とによって実行される。一応、変痕調器の部品やデバイ
ス回路による実−現性を無視して考えることにより、こ
れら動作式を数学的な手段によって合理化する必要があ
る。次に、これら動作式の処理によって変復調機能の実
現をはかる場合には、各種の手段が考えられる。音声電
話回線への応用を考えた場合は、上記の処理は特に高速
である必要がなく、動作式の実行を融通性をもって可能
となる計算機彫式の処理ユニットを用いるのが有利であ
る。この場合は上述の動作方程式はそのままでは使用で
きない、サンプル値動作式に直す必要がある。これにつ
いては前述の各項に述べた通りである。
変復調機能をサンプル値動作式の演算によって実行する
場合には第δA図に示す装置化を行う必要がある。第5
A図は第4F図のMODの内部構成を示す。第5A図の
1.2,3.4なる端子は第4F図の同じ数字の端子に
相当する。第5A図の3なる端子は(1,13)式によ
ってめられる送信波をインタフェース回路δを通して出
力する。
1なる端子には、第4C図に示す送信側のスタートシー
ケンスの状態図に従って、送信符号回路の禁止と開放を
行う信号を出力する。Dなるプ四ツクは、この信号の中
継を行う。4の端子は、送信符号回路の出力信号、即ち
、(1,1s)式の&、、’biをDEMに入力する端
子である。また、2なる端子は、第4C図の送信側スタ
ートシーケンスを制御するのに必要なバックワードチャ
ネルの0N−OFF@号を入力する端子である。
第5A図のA、B、Cなるブロックは第1A図に示す変
調波作成フローグラフを実行するもので、Aは第1A図
の(a) 、 、 Bは(bLcは(0)と第4C図に
示す送信側のスタートシーケンスの処理を行うものであ
る。第5A図の5なる東線は第4F図に示すCLなるク
ロック発生回路の出力線凸を示すもつで、第5A図のA
 NGまでの各クリックに動作クロックを供給すると共
に、A、B、Cにそれぞれ9.6.4.8.2.4 K
)L、のリアルタイム割込みクロックを供給する。第5
A図のRESなるブロックは、共通メモリでANG′な
る各クリック間で情報のやり取りを行うための情報の一
時メモリである。A−Gの各クリックが、他のブロック
と情報の交換を行うためにRESをアクセスするには、
MPXなる動作り四ツクによって動作するスロット配分
器によって、アクセススロットの配分を受けて行う。M
PXの出力線は数ビットからなり、その符号構成によっ
て各クリックを指定する。
BUSなる共通線は、それぞれのクリックが与えられた
タイムスロットにRESをアドレスして、その内容のや
りとりを行うためのものである。
RESをアドレスする線は、MPXの出力線で、BUS
は情報の転送に用いられるものである。
第5A図のA、B、Cなるクリックは、それぞれ計算機
形式の処理ユニットであつで、先ず、人は9.6KHz
のリアルタイムクロック割込みが行われるたびにRES
の特定のアドレスに記録されている第1A図のHなるク
リックに相当する情報内容を読取って、第1A図(&)
の部分の処理を行い、結果のf (all’)をRES
の別の特定アドレスに記録する。この記録内容は、第5
A図のGがスロットを与えられたときに読出されて、ア
ナログ信号に変換されて、線路に送出される。Aにおい
ては、最後の命令が実行されることによって、次の9.
6KHz リアルタイムクロックの待合せ状態に入る。
次に、Bは4.8KH2のリアルタイムクロック割込が
行われることによって、第1A図の(b)なる部分を計
算するプログラムを実行する。実行した結果は第1A図
のHなるブロックに相当するが、この内容は、RESの
Hのために指定されたアドレスに記録される。このプロ
グラムが使用する入力データは、第1A図のλと第1C
図のak、bkであって、これらのデータに対して指定
されたRESのアドレスは第5A図のCなるブロックの
処理によって更新される。Bにおける上記の処理のプロ
グラムの最後の命令は、次の4−8 K Hzり四ツク
の割込待を行うものである。
次に、第5A図のCは1,2.4KH,クリックの割込
みによって第1A図の(、)なる部分、および第4C図
なる状態図で表わされるスタートシーケンスを実行する
プログラムを実行する。このプログラムの機能を論理処
理、および演算処理のフo −で表わしたものが、第4
D図である。第5A図のCが実行するプログラムのうち
第1A図(6)のに1の入力は、第4F図では4端子に
相当するものであり、第5A図の端子昼からGなるクリ
ックに受入れられ、MPXからGに与えられたスロット
においてRESの指定アドレスに記録されるものである
次に、復調側のディジタル処理回路について述べる。第
5B図は第4F図のDBMの内部す、り成を示す。第5
B図の1.2.3,4.5.6なる端子は第4F図の同
じ数字の端子に相当する。第5B図の端子4にけ第4F
図のRFDで示されるデータチャネル用受信瀘波器の出
力が加えられる。
また、2なる端子から出力される信号は、第5B図のA
、C1〜6 なる計算機形式の処理ユニットで計算され
たタイミング信号、即ち、第3F図のZ(kで、)がF
によってアナpグに変換されて出力される。第4F図に
示すSなるスイッチは、上記Z(kT、)が、第3G図
、第3H図に示すように、自動等化フィルタの遅延を調
整するために使用する場合は切断される。第5B図の1
なる端子は、第4A図で示される受信側のスタートシー
ケンスを実行することによって生ずる第1.2相におい
て、即ち、第4B図の2なる出力によって受信データを
禁止する信号を出す。・第5B図の5なる端子4よ、上
記のスタートシーケンスを開始させる信号、即ち、i4
E図のキャリア断を表示する人くなる記号の端子に接続
される。第4E図のキャリア断、およびAGC制御信号
を作る処理は第5B図の人。
C1〜3 の処理ユニットで計算される。第5B図の6
なる端子にはA、C1〜3 における復調@理によって
判定された変調符号、即ち、第2E図の−。
b なる信号が出力される。また、3なる端子番よ、A
、C1〜3 なる処理ユニットで行われるもので、この
うち第4E図のAGC以外の部分の処理結果を出力する
ものであって、この信号は第4F図のAGCなるAD変
換を含む受信利得の自動調整回路に入力される。上記の
端子に直接に接続される0、E、F、G、H,Jなどば
、上記の端子に入出力する信号の一時レジスタを含むも
のである。
これら中継レジスタと処理ユニットA e 01 e 
”BwCは、RESなる共通レジスタを時分割的に共有
し、相互の間のバイト信号の転送を可能とするものであ
る。上記各ブ四ツクが、他プpツクと情報の交換を行う
ために、RESをアクセスするには、第5B図のMPX
によって行う。この方法番よ、第5A図の場合と同じで
ある。
第5B図のAには、9−6KHzのリアルタイムクロッ
ク割込が行われる。この度にRESの特定アドレスに記
録されている第2A図の6なる点の信号を読取って、第
2A図の(、)なる部分の処理を行い、結果である第2
A図の9と10の信号をRESの別の特定アドレスに記
録する。この記録内容は、第5B図のC0がスロットを
与えられたときに読出される。第5B図のAにおし)て
Cよ、最後の命令が実行されることによって、次のg、
6KH。
リアルタイムクロックの待合せ状態に入る。次に、第5
B図のC工は、2−4 KHzのリアルタイムクロック
割込が行われることによって、第2C図〜第2F図の部
分を計算するプログラムを実行する。
実行した結率は、第2E図の&に、bkなる信号値を記
録するRESの指定アドレスに入力する。
CがRESをアクセスするスロットが与えられたときは
−第2C図〜第2F図の処理に必要なeoa (Iとs
inθをそれぞれ記録するRESの指定アドレスから読
取る。この記録は、C2の処理によって作られるもので
ある。C工における上記の処理の最後の命令は、その2
−4 K Hzの割込待を行うものである。
次に、第5B図の02 は、やはり2.4KH,のりア
ルタイムクロック割込みによって処理が行われる。処理
内容は第3A図〜第3D図の自動位相制御、および第3
F図あるいは第3F図〜第3H図のクロックタイミング
の自動制御処理を行つモのである。自動位相制御の入出
力信号は、第3人図に示すようにX’(kT、) 、 
Y’(kT、)とak、bkを几ESの特定アドレスを
介してC1から転送され、aosθと8iユθをやはり
RESの別の特定アドレスを介してC□へと転送される
゛。また、タイミングの自動制御を行うプログラムは、
上記のようにして入力した” ’ Y’# ake b
kによって作つ〜た2(kr、)を、RESの特定アド
レスを介して第63図の17端子に連なるHなるプ四ツ
クに転送される。第5B図のC6も2.4 K Hzク
ロックの割込みによって処理が行われ、第4A図なる状
態図で表わされるスタートシーケンスと、第4E図なる
AGC機能のうち、一点鎖線以外の部分を実行する。第
4A図のブ冒グラムの機能を論理処理、および演算処理
のフローで表わしたものが、第4B図である。E、F、
G、Jなるブ四ツクと処理ユニット間の連絡についての
上述の説明の処理ユニットはC8である。この鑞か、C
0からx’、y’。
ak、bkが転送される。
第5C図は第5A図のA、B、C,第5B図のA、C1
,C,、C,なる各処理ユニットの内部植成を示すもの
である。第6C図に示す処理ユニットの構成は、蓄積プ
ログラム彫の汎用コンピュータと基本的には同じである
。処理ユニットを第δA図、および第5B図のような使
い方をする場合には、いわゆるI10装置は汎用コンピ
ュータの場合のような使い方は行わないのであるが、第
5C図の左にある外部データバスや制御線から接続する
。第5A図、および第5B図の場合、これらI10装置
は、変復調器として動作させる前に、何等かの処置を行
うために一時的に接続されることとなる。
従来のシステム構成法では、第5C図の下イクロコード
プ四ツク、コントローラ・ブロック、データバスブロッ
ク、メモリ管理ブロック、およびシステムバスインタフ
ェースなどは、それぞれLSIチップ、およびそれに付
随するメモリチップとMSIチップなどから構成されて
いるものである。
従って、従来方式では、第5C図に示すように、各ブレ
ツク間の接続線が多くの交叉点を作る。しかし、これら
配線は、各モノリシック構造物の外側の配線によって行
うので問題はなかった。
本発明は、第5C図に示す全てのブレツクをモノリシッ
クな構造によって実現する。この状況を、従来の集積回
路技術によって実現するには上記の交叉点のために極め
て困難になる。本発明においては、第6A図〜第6I図
に示すような方法によって第5C図の各ブロックの内部
構成においては勿論、上記各ブレツク間の配線に対して
も上記本発明方法を適用するものである。即ち、第6A
図〜第61図に示す方法は、第1のウェハのエツチング
によって取り去られた部分を、その他の材料によって埋
め合わせすることによって形成するものであって、例え
ば、第6C図に示す各ブロックは、同一の層において接
続を行うものではなく、各ブロックの接続線を異なる加
工層まで成長させ、その層においてブレツク間の接続の
ため上記のようなエツチング処理を行うものである。も
し、この接続の際に、再び交叉が発生するような場合が
あれば、その配線だけ取り止めて、さらに層を重ね、配
線できなかった端子をこの層まで成長させて接続を行う
。この方法によれば、第5C図の各ブロックを同一の層
に形成する必要はなく、上記の如き異なる加工層に形成
してもブロック間の接続を行うことが可能である。第6
A図〜第6■図の方法によれば、従来の方法よりも奏上
りを向上できると考えられるが、従って、一層における
集積回路デバイスの数を増すことができる。さらに、各
ブロックを異なる層に分けて形成すれば、一層のデバイ
ス数を減少させることが可能となり、より多くのデバイ
スをモノリシックな集積回路に収容することができる。
第5C図の各ブロックの機能概要は、次のようである。
データ・バス・ブレツクは処理ユニットで必要なデータ
操作機能を備え、マイクレコードプ田ツクのメモリから
取り出された一連のマイクロ命令によって動作する。こ
の場合、取り出すべきメモリのアドレスは、コント07
、ラブ四ツクが指定する。データ・バス・ブロックの主
なサブ・システムとしては、レジスタ、アレイシフタ、
算締論理回路などがある。
コントは一う・ブレツクは、マイク田コード・メモリの
アドレスを記憶するマイクルプログラム・カウンタと、
マイクロブ四グラームのループに閃する制御を行うカウ
ンタを含んでいる。また、マイクルプログラムカウンタ
や、ループ制御カウンタの位を記憶するためのスタック
も含んでいる。
メモリ管理ブロックは、データメモリのアドレスを指定
したり、データ・バス上のブロック間の通信の管理を行
う。また、データ・メモリにはいくつかの簡単なデータ
構造を形成することもできる。この場合、このブロック
はメモリをいくつかの領域に分割し、それぞれの領域に
おいて異なったデータ構造を実現することができる。そ
こではスタック、キュー、リンクリスト、アレイと云っ
た4つの基本的なデータ構造が実現できる。トランスバ
ーサル彫の処理を行う場合はアレイをデータ構造として
もつメモリとしマイク田コードは管理ブロックにデータ
をアレイ上をシフトするか、アレイ上の要素の値を読取
るなどを指定することによって、管理ブロックはシフト
レジスタの各種操作を行うこととなる。
システム・バス・インタフェースは、図のシステムバス
を通して他の処理システムと通信を行う。
第5A図の各ブロックとBUSとの間の接続を表わして
おり、第5C図のシステム・バスは第5A図のBUSに
、また、第5C図のシステム・バス・イネーブルは、第
5A図のMPXの出力のうち、各処理ユニットに配線さ
れるものに相当させることができる。第5A図のり、E
、F、G、および第5B図のり、E、F、G、H,I、
JなどのブロックのBUS側は、第5C図のシステム・
バスインタフェースブロックのシステム会バス側と同じ
荷造となる。以上のことは、第5B図につl/)ても同
様である。
り四ツクブロックは、システムで必要な動作クロック信
号を作るが、第5A図〜第5B図の動作クロック線のよ
うに各部からの駆動が可能であるとき、第5C図の外部
フラッグ端子は、第5A図における2、4.4.8.9
.6KH,端子、および第5i図における2、 4 、
9. eLKH,端子に接続されるものである。
次に、本発明の各処理ユニットにおけるプルツク間の接
続に適用される微細加工方法、およびエツチング方法に
ついて説明する。
6微細加工による構造 集積回路を作る場合における工程には、膜状の材料をエ
ツチングすることが含まれる。エツチングを行うには、
レジスト画像を作るためにマスクと呼ばれる原板が必要
である。マスクは写真乾板のような働きをするもので加
工目的物の10〜100倍の描き易い大きさに拡大して
描いた原図から写真を得る方法で、縮小して製作する。
この加工を行うには、先づ、ウェハの表面に均一な厚さ
にレジスト剤を童布し、硬化させる処理を行ったあと、
マスクを通して光、雷、子線、あるいは一般に放射線の
照射を行う。レジスト剤は放射線の照射によって特定の
化学溶剤に対する溶解度が変化する材料である。マスク
には公知の電子ビーム描画法などによって特定の加工デ
バイスのパターンに対応した窓が画かれている。次に、
放射線、あるいは電子ビーム転写法などによってマスク
の窓を通り抜けた放射、あるいは電子線で照射されたレ
ジスト剤の部分を変質させる。ポジ形の現像を行った場
合は、変質した部分だけが溶は去り、ウェハ上にレジス
ト剤の膜パターンを作る。次ニ、ウェハを溶解、あるい
は除去するウェットな、あるいはドライなエツチング処
理によってレジスト剤の付着していないウェハの部分を
取り1去り目的とするデバイスの平面的な微細構造の一
部を形成する。
本発明では層をなす微細構造を可能とするもので、この
ために必要な条件は上述の如き第1のウェハのエツチン
グによって取り去られた部分をうめる形で第2のウェハ
を形成する処理が可能である必要がある。今、エツチン
グの完了した第1のウェハの上に別の材料を成長させて
上記の第2のウェハの材料を形成したとすると、この第
2の材料の面は第1のウェハの材料が取り去られた部分
にくぼみが生ずる。このくぼみ以外の第2ウエハの部分
の材料が取り去られるものである。このため次のような
処理を行う。第2の材料の上に再びレジスト剤を公布し
、第1のウェハを加工するときに用いたマスクを通して
第2のウェハ上のレジスト剤を照射する現像工程を行う
。これはネガ形の現像となる。即ち、照射されず変質し
てない部分のレジスト剤が除去され、除去された部分の
材刺・をエツチングすスへその組しジス%、割し+隘ホ
される。このとき第1のウェハに用いたマスクの逆のパ
ターンを用いるとポジ形の現像工程となる。
即ち、照射されて変質した部分のレジスト剤が除去され
、その部分の材料がエツチングされる〇第6A図は、上
記の方法によって2つの異なる材料の立体的な分布から
なる構造を形成する例を示すもので、半導体ウェハ10
の表面には微細加工技術などを用いてデバイス20が形
成されており、その表面には通常、保護膜30が形成さ
れている。第6A図(イ)はこの様子を示すものである
保@膜30には、S□0.などの酸化膜が用いられるが
、樹脂等の絶縁を用いることができる。次に、第6A図
β)で示されるように、保護膜30の所望の部分に、上
記の方法によって開口部40を形成する。しかる後に、
第6A図0で示すように、その他の材料50を開口部4
0を含も保護膜30の上面に形成する。次に、第6A図
0に示すように、この材料50を第6A図0〕で形成し
たjJ口部40のみ残してエツチング除去する。このと
き、材料50と共に保護膜30が同時にエツチングされ
ないよう、保M#!30と材料50の組合せを考える必
要がある。次に、第6A図CB)に示すように、再び表
面に保護膜31を形成する。以下、この保護膜31に対
して第6A図(A)〜(D)に用いたのと同じ工程を繰
り返し、第6A図(F)に示されるような構造を得るこ
とができる。
第6A図に示す多層工程における各加工層は、それぞれ
厚さをもっている。このことによって、サイドエツチン
グが起る。iaA図においては、このサイドエツチング
とサイドにおける盛り上り現像を無視して画いである。
サイドエツチングが行われる場合は、レジストの縁辺か
ら加工層パターンの側面がエツチングされ、仕上り寸法
Lpはレジスト寸法LRより小さくなる。第6B図(A
)。
(B)はこの様子を示すもので、OはレジスF5@は加
工層、■は基板である。(−A)はエツチング前、(B
)はエツチング後の様子を示す。サイドエツチングの大
きさは変換差LR−Lpによって表わされ、これは加工
層の膜の厚さに比例して大きくなる。従って、本発明の
工程の場合、材料の継ぎ目において隆起が生ずる可能性
があるが、この大きさはこのサイドエツチングの大きさ
によって左右される。マスクの寸法は、これらサイドエ
ツチングを利用して隆起をなくすための大きさを見込ん
で定めることとなる。第6B図(C) −(D)p(E
)は、第6A図(B)、(C)、(D)に示す工程を上
記のようなサイドエツチングと、それによって材料の継
ぎ目に生ずる隆起が調整された結果を示すものである。
従って、第6A図(F)に示す2なる構造の界面は、実
際には図のように滑らかではなくなる。このことから、
これらの立体的構成の寸法の精度は、サイドエツチング
の大きさによって定まることとなる。
上記の方法によれば、複数種類の材料の立体的な分布を
作ることができる。本発明では、これらの方法を複数の
平面を重ねる形式をとる多層システムを構成することを
可能とするものであって、第6A図は下層平面の電子回
路デバイスのシステA20に対して、第6A図CF)の
2なる構造によってさらに上面に積層して作られる電子
回路デバイシステムとの結合を行うことが可能である。
第6A図(F)の2なる構造の材料は、光導性のものと
すれば、上下層システムの光による結合が可能であり、
導電性の材料ならば電気的結合が可能である。
次に、デバイスの内部の構造については、p形およびn
形半導体の分布が必要である。このために第6A図の方
法をそのまま用いることはできないが、これらの方法を
用いられる材料に応じて変形することによって、Dn接
合の立体的な分布を作ることができる。先づ、単結晶シ
リコンなど単結晶半導体を用いる場合においては、導体
基板上に単結晶半導体を気相成長させ、更にその上に酸
化膜の気相成長を行う。その上にレジスト膜を塗布し、
n形半導体とする部分に粒子線照射を行い、照射されな
い酸化膜をエツチングしn形の不純物の熱拡散を行う。
残った酸化膜を溶解して再び全面に酸化膜の気相成長を
行い、p影領域とする部分に同様の処理を行ってp形拡
散を行う。この方法は、後述のように上記導体基盤をエ
ツチングによって除去する必要から立体化の上で融通性
に欠ける点がある。溝成法に融通性をもたせるには、基
板が絶縁物となる場合がある。この場合、上記のような
方法でpn接合を作ろうとすると、半導体部分は多結晶
となり、不純物を拡散させることができない。単結晶を
用いずに不純物を混入し、所要のpn接合の立体的分布
を作るには、単結晶半導体ではなく、アモルファス半導
体を用いる。これは直流のグ四−放電分解により形成さ
れるもので、A形不純物としてPH8#、形不純物とし
てB、)i、などが用いられ、これらをドーピングする
には単結晶シリスンの場合と同様、SH,にPHs、あ
るいはB。
H6を混合することにより行う。
第60.6B図は、第6A図の方法をアモルファスシリ
コンなどの半導体を材料としMOSデバイスを構成する
場合に適用するものである。第6C図において、(A)
は10なる絶縁物基板上に上記のグシー放電によって2
0なるp形の不純物を含も半導体を形成する工程の結果
を示す。次に(B)は(A)の20をエツチングするこ
とによつて得られるものである。これはレジスト像によ
るドライエツチング法などによるものでエツチングガス
としてCF4. CF、十〇、、 CF、+N、などを
利用する。(C)においては(B)の全面に酸化物の気
相成長を行い、11なる絶縁膜を形成する。(D)では
、11の2二〇の上の部分をエツチングする。この場合
、絶縁膜が8□0.である場合、エツチングガスとして
HFガスを用いるなど、半導体をエツチングする場合に
用いるものとは興なるものが用いられる。(E)では(
D)の構造の全面に酸化膜などの気相成長を行い、(F
)において20なるp形半導体の上に窓をあけ%(G)
のように21なる同じp形半導体を上記の方法で成長エ
ツチングし、(H)なる構成とする。ここで、(H)に
おいて、MOSデバイスのl形半導体を形成すべく12
なる結amの20なるP形半導体の上の部分をエツチン
グする。このとき用いたレジスト腹をそのままとし、(
J)のように30なるn形半導体をp形半導体の方法と
同種の方法によって成長させ、エツチングレジスト膜を
除去することによって、(K)の構成とする。第6C図
(b)(L)〜(0)までの処理は、40なる絶縁膜と
50なる導体材料によってMOSデバイスとその電極を
作る工程を示すものである。第6C図0け、上記の工程
で構成されたMOSデバイスで、■、θ、Oは同図(0
)にも示すようにその電極である。(IP)の■、@は
例えに第6A図(F)の2で示される導体であって、′
より下層の電子回路デバイスに接続される。(P)の■
とのを作る工程については、第6C図(A)〜(0)に
は含まれていない。上記電極工程を含めれば(A)〜(
0)のにかに4つの工程が増加する。
本発明では、上述のように第1のウェハのエツチングに
よって取り来られた部分を、第2のウェハでうめるよう
に加工を行うものであって、p形、およびn形半導体の
空間的な分布を層によって制御するものである。第6A
図(F)の10.20のように、従来の微細加工技術に
よって作られたデバイスに適用すれけ複数の層からなる
集積回路゛を相互に接続することが可能である。この場
合、最下層以外の層は第60図CP)に示すようなデバ
イスからなるシステムによる集積回路となる。
第6C図CP)に示すデバイスによって集積回路を作る
には、次のような方法を例としてあげることができる。
即ち、同図(P)を上部から見た構成は、同図(Q)上
段のようになる(Q)の■。
@、θ、O9@は、(P)の同じ記号が示す構成に対応
し、さらに(Q)の6.■、■、■は(P)と同時に作
られたデバイスの電極である。このデバイスは、例えば
ダイオードであるとすると、このダイオードの1121
接合部分の構造は、第6C図の(、F )〜(0)まで
の各工程と同時に作られるものであり、この構造より下
の層の部分は、M。
6図の(A)〜(E)なる工程に並行して行われるが、
この工程における半導体部分20以外の部分と同様に絶
縁物の成長によって構成される。
また、MO8形素子を用いる電子回路図において、抵抗
に相当する素子は、第6C図(P)と同じ要素からなっ
ており、第6C図の各工程において構成され、その端子
は(Q)のO,@、O,O,■と同じ構成となる。これ
らのデバイス間の接続は、第6C図(Q)に示す端子間
を導体によって接続することによって行うもので、(Q
)に示すような接続面に保護膜と端子導体の一層だけの
成長を行い、その上面に金属導体の蒸着を行い、(Q)
に示す端子を接続する配線パターンを窓とするマスクに
よってエツチングを行う。交叉配線が生ずる場合には、
その端子と保護膜の成長をもう一層構成して、同様の処
理によって配線を行う。
本発明によれに、デバイス間の接続を接続面をなす層を
設けて行う。接続線が交叉するような事態が起これば、
さらに接続面をなす層を作ればよいので、従来の集積回
路の場合のようにいわゆるトポ四ジカルな問題は起って
来ない。しかし、工程をできるかぎり少くするには、デ
バイス間の接続は一層の内部で行われるようにする必要
がある。
工程を少くするもう一つの配慮は、それぞれの層に含ま
れるデバイスの数を多くシ、シかも用いられる材料を少
くする必要がある。特に%第OC図の40なる層、即ち
、MO8構造における絶縁層のように層の厚さを小さく
する必要がある場合には、その他のデバイスについても
層を合わせる必要がある。第6D図は、このような工程
の例を示すもので1図の1,2.・・・5は層の番号で
あり、■IO2θはそれぞれバイポーラトランジスタと
それを用いる回路で抵抗の役割をもつデバイス。
ダイオード、およびアナログ回路における乗算を行うM
OSデバイスである。3層は、MOSデバイスθでは、
ベースとなる示色縁層であり、■ではバイポーラ栂造に
おけるベースとなるp形半導体の部分になる。■なるダ
イオードはθ、■のように特に厚さの小さい屑を必要と
しないが、他のデバイスと工程を合わせるために、p形
半導体の層の工程を入れている。1なる層は絶縁物とp
形半導体、2は導体、1形半導体、n形半導体、および
絶縁物からなり、その他の暦は2層よりは材料の数は少
い。従って、saE図の工程は、第6D図の(P)の場
合と同じになる。以上のような考え方によって、NAN
D回路をベースにした論理回路を作るに必要な基本的な
デバイスの構成法は、第6F、6G図のようになる。(
A)、(B)。
(C)は、それぞれインバータ、NAND、およびNO
R回路であり、それぞれの図において■。
O20はそれぞれ回路図、多層構成の平面図、および同
じ多層構成の側面図を示す。側面図の右側の数字は層の
番号であり、これらのデバイスは同一工程において構成
され、その上面に接続面を構成し配線のためのエツチン
グ工程によって配線される。接続面は交叉が生ずる場合
は、2層以上になる。また、フリップ・フレツブなどの
記憶回路についても同様にして構成され、第6G図(D
)のようになる。ここでQ工〜Q6はKS 6 D図(
I’)のようなM OSデバイスであり、■、C9のは
それぞれ回路図、平面図、側面図である。この回路の場
合、第6 F図(A)〜(C)と層を合わせるために、
交叉配線をう回させる構成とした。
バイポーラトランジスタについても、同様の論理回路用
基本回路を考えることができる。これは、第6E図←)
なるデバイスを素子として用いるもので、同図左側に示
す層番号のうち、5層を用いて配線を行うもので、もし
、第6E図θなる乗算デバイスを用いなければ、MOS
デバイスより少い4層で基本回路を作ることができる。
第6H16■図は、第6F、6G図のMOS形のNAN
D基本回路に対応したバイポーラトランジスタによるN
AND基本回路である。
以下第6H,6層図に関する説明は、第6F、6G図に
関する説明において、MOSデバイスをバイポーラデバ
イスと読み替えたものとなる。
効果 以上説明したように、本発明によれば、量子化雑音のき
わめて小さい対数目盛形のAD変換器を、処理ビット数
を増加させずに適用することができるので、ディジタル
信号処理によって2線4線の平衡を保つことが可能とな
る。したがって、2線回線を介して双方向伝送を行うこ
とができ、回線条件の大きな変化をも許容する。
【図面の簡単な説明】
第1A図は本発明の実施例を示す変復調ユニットに用い
る演算回路のブロック図、第1B図、第1c図は第1A
図のシフトレジスタA□、B禽の部分の詳細図、第2A
図、第2B図は(2,11)式を処理する回路のブロッ
ク図、第2C図は自動等化処処回路のブロック図、第2
D図はトランスバーサル・フィルタの調整処理回路のブ
ロック図、第2E図は(2,18)、 (2,19)式
の処理回路のブロック図、第2F図は直列形自動等化器
の出力エラーの予測値をめる回路の図、第2G図はシフ
トレジスタのブロックNの回路図、第3A図は低域通過
フィルタを用いる回路の図、第3B図はディジタル・フ
ィルタの処理回路の図、第3C図は多重ラグ・フィルタ
回路の構成図、第3D図は第2G図のブロックNのかわ
りの回路の構成図、第3E図はマスク・り四ツク発振回
路のブロック図、第3F図は(3,9) 、 (3,1
0)式を処理する回路の図、第8G図はタイミング調整
処理回路の図、第3H図は(3゜14)式の計算処理回
路の図、第4A図は復調側のスタート・シーケンスの状
態転移図、第4B図は復調部の制御回路のブロック図、
第4C図は変調側のスタート・シーケンスの状態転移図
、第4D図は第4C図の制御を行う処理回路のブロック
図、第4E図は受信変調波AGC回路のブロック図、第
4F図は、処理回路と周辺回路の全体系統図、第4G図
は送受信間のリターン・四スを保つ回路の信号処理図、
第4H図は(4,8) 、 (4,9)式の処理フロー
図、第4I図はクロック供給回路のブロック図、第5A
図は第4F図の変調部(MOD)の内部構成図、第58
図は第4F図の復調部(DBM)の内部I4構成、第5
C図は第5A図と第5B図(7)A、B、C,C,〜C
8の各処理ユニットの内部構成図、第6A図は異なる材
料の立体的分布からなる構造の断面図、第6B図はエツ
チング前後の多層工程図、第6C図、第6D図は第6A
図において、アモルファス・シリコン等の半導体を材料
としてMOSデバイスを構成する場合の図、第6E図は
■抵抗トランジスタ、゛@ダイオード、θ乗算デバイス
の交叉配線の断面構造図、第6F図、第6G図は(A)
インバータ、(B)NAND。 (C)NOR,(D)記憶デバイスについての多N構成
の平面、側面図、第6H図、第61図は(A)インバー
タ、(B)NAND、、(C)NOR(D)記憶デバイ
スについてのバイポーラ・トランジスタによる回路構成
図である。 10:半導体ウェハ、20:デバイス、30:保護膜、
40:開口部。 第 2 F h←2 gM−1八←l 第 2 G 図 gOhO 第 3 A 図 X’(kT2) Y’(kT2) 第 3 B 図 (a) 第 3 C図 (EL) 第 3 D 図 1 2−−一−−り 第 3 E 図 第 40 図 に 第 4 D 図 バ 第 4 G 図 (a) 第 4 H図 (a) 第 6 A 図 30 第 6 B 図 第 6 C図 第6D図 n 第 6 G 図 0 彫 6 H図 第 6 I 図 ■ 手続補正書(方式) %式%(6 1、事件の表示 昭和 58年 特 許願第165999号2・発明の名
称 2線4線変換方式。 3、 補正をする者 事件との関係 特?lf 出願人 4、代理人

Claims (1)

  1. 【特許請求の範囲】 α)入力アナログ信号の任意時点の値に対し、数値の対
    数に比例するディジタル値に変換するAD変換器と、該
    AD変換器の出力値を前記入力アナログ信号の値に比例
    するように変換する読取り専用メモリとを設け、該読取
    り専用メモリの出力を自動利得調整信号を用いて増倍す
    ることによりあらかじめ定めたレベルにする処理を行い
    、該処理の処理ビットのうち高位ビットのみを前記処理
    の後位の処理で行い、該後位処理にトランスバーサル・
    フィルタを通した送信信号を受信信号から引き算し、送
    受相関係数の絶対値が0に近ずく方向に前記トランスバ
    ーサル・フィルタの係数を調整することを特徴とする2
    線4線変換方式。 e)前記処理を行うためのユニットは、複数の層を構成
    することによりブ四ツク間を接続し、数値的にめたサン
    プル値動作式を演算処理することによって2線4線変換
    を行うことを特徴とする特許請求の範囲第1項記載の2
    線4線変換方式。
JP58165999A 1983-09-08 1983-09-08 2線4線変換方式 Pending JPS6057732A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58165999A JPS6057732A (ja) 1983-09-08 1983-09-08 2線4線変換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58165999A JPS6057732A (ja) 1983-09-08 1983-09-08 2線4線変換方式

Publications (1)

Publication Number Publication Date
JPS6057732A true JPS6057732A (ja) 1985-04-03

Family

ID=15822991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58165999A Pending JPS6057732A (ja) 1983-09-08 1983-09-08 2線4線変換方式

Country Status (1)

Country Link
JP (1) JPS6057732A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62263652A (ja) * 1986-05-09 1987-11-16 Hitachi Ltd プログラム可能なcmosロジツクアレイ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS518796A (ja) * 1974-07-12 1976-01-23 Riken Koki Kk Haikyosuikomiguchioyobi fudokannaideno kasaikanchikenshokasochi
JPS55107961A (en) * 1979-02-13 1980-08-19 Yokogawa Hewlett Packard Ltd Automatic calibration type signal converter
JPS5791058A (en) * 1980-11-26 1982-06-07 Toshiba Corp Digital modulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS518796A (ja) * 1974-07-12 1976-01-23 Riken Koki Kk Haikyosuikomiguchioyobi fudokannaideno kasaikanchikenshokasochi
JPS55107961A (en) * 1979-02-13 1980-08-19 Yokogawa Hewlett Packard Ltd Automatic calibration type signal converter
JPS5791058A (en) * 1980-11-26 1982-06-07 Toshiba Corp Digital modulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62263652A (ja) * 1986-05-09 1987-11-16 Hitachi Ltd プログラム可能なcmosロジツクアレイ

Similar Documents

Publication Publication Date Title
US6441694B1 (en) Method and apparatus for generating digitally modulated signals
DE69835529T2 (de) Rekonfigurierbarer funksystemaufbau
US7180384B2 (en) Universal signal modulators
US8111183B2 (en) Systems and methods for digital upconversion for digital signals
JPS61146090A (ja) カラ−調整装置
JPS60223386A (ja) 複数のイメージを組み合わせるためのビデオ信号処理装置およびビデオ信号処理方法
KR100306248B1 (ko) 복수의qam디지털텔레비전신호인코더
JP3582650B2 (ja) 位相変調装置とその位相変調方法、及び位相変調プログラム
DE3688170T2 (de) Digitale zero-mf selektive stufe.
GB2148669A (en) Data receiver
KR20010071736A (ko) 디지털 데이터를 변조시키는 방법 및 장치
US6621366B1 (en) Parallel-process digital modulator structures and methods
US6295362B1 (en) Direct digital synthesis of FM signals
JPS6057732A (ja) 2線4線変換方式
JPS6057753A (ja) 変復調ユニツト
JP2004509522A (ja) 異なったモバイル無線標準のモバイル通信信号を発生させる方法
JPS6057751A (ja) オ−バ−ラツプ処理方式
JPS6057733A (ja) 自動利得調整方式
JPS6057752A (ja) 変復調器のスタ−ト方式
CN100446429C (zh) 无线接收装置及其降频方法
CN104580954B (zh) 一种全数字域的广播电视激励器
JPH06225342A (ja) 高精細度テレビジョン信号処理システム
JPS6066549A (ja) 高速変復調ユニツト
CA1303140C (en) Method for recovering a control signal for controlling the phase of a local carrier signal
JP4792907B2 (ja) Fm変調装置及びその方法並びにそれを用いた通信装置