JPS6057732A - ２線４線変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、２線４線変換方式に関し、特に音声電話回線
を介してデータ伝送、あるいはファクシミリ伝送を行う
ための変復調器において、端末側の４線部分と回線の２
線部分との間の信号変換、および接続を行う２線４線変
換方式に関するものである。

従来技術 ２線４線変換回路は、ブリッジ形の平衡回路から構成さ
れ、データ伝送およびファクシミリ伝送では、特に厳密
な平衡が要求されている。従来より、回線条件の変化に
よる平衡ずれについては、４線部分の送信側信号をトラ
ンスバーサル・フィルタに通し、受信側信号から引算し
て平衡ずれを補償する方法が研究されている。この場合
、ディジタル的な信号処理により行うのが望ましいが、
線路のアナログ信号なディジタル信号に変換する際に、
微小信号では量子化雑音が発生するため、平衡が困難に
なる。

なお、本発明者は、先に、専用回路を用いて線形処理を
オーバーラツプさせ、並列処理を行って、低速素子で高
速動作を可能とし、ＬＳＩ化を可能とした変復調方式を
提案した（特願昭５６−１４７１８８号明細書参照）。

しかし、２線４線変換の上記欠点については、考慮され
ていない。

目　的 本発明の目的は、上記のような従来の欠点を除失し、量
子化雑音の極小な対数目盛形のＡＤ変換器を用い、自動
利得調整を行うことにより、処理ビット数を増加させる
ことなく変換を行い、ディジタル信号処理により２線Φ
線の平衡を保つことが可能な２線４線変換方式を提供す
ることにある。

構　成 以下、本発明の構成を、原理説明と実施例により説明す
る。

本発明においては、ＡＤ変換器とＲＯＭとトランスバー
サルフィルタを用いるもので、上記ＡＤ変換器は入力ア
ナロダ信号の任意時点の値と、それをディジタル量に変
換したときのディジタル値との関係を、後者が前者の対
数に比例するようにしたものであり、また上記ＲＯＭは
上記ＡＤ変換器の出力値を上記入力アナログ信号値に比
例するように変換するものである（４Ｆ図、４Ｆ図参照
）。

本発明の原理説明と実施例を次の順序で説明する。α）
変調機能のサンプル値動作式、Ｇ２）検波のサンプル値
動作式、Ｏ）同期制御のサンプル値動作式、（４）動作
確立機能およびディジタル処理周辺回路、５）ディジタ
ル信号処理回路、（６）微細加工による構造。

と変調機能のサンプル値動作式 変復調機能を構成するために、変復調動作式をサンプル
値処理ユニットによってリアルタイムに処理する。変調
側においては、周波微帯域が音声帯域に制限され、周波
数変動のある回線を伝送できるような変調波形を作るた
めの動作式を作る。

変調波形は次式で表わされる（前記出ｍ明細書参照）。

Ｊ（ｔ）−Ａ（ｔ）ｃｏｓωｏ’ｔ−Ｂ（ｔ）ｓｉｎａ
＋。’　ｔ　−−−（１，０）となる。ここでω。′は
搬送周波数で伝送帯域幅の峰に中心に当り、Ａ（ｔ）、
　Ｂ（ｔ）は包絡腺波形である。

これをサンプル値処理ユニットによって作る場合におい
ては、サンプリング間隔を機能ごとに適正に配分する必
要がある。先づ、上記動作式のキャリア部分とボー信号
部分のサンプリング間隔を同じにすることは明らかに不
合理である。これらに対してそれぞれＴ、およびＴＢ　
なるサンプリング間隔を配分することとする。さらに、
これら部分の境界をどこにするかを考えるには、両部会
の中間にサンプリング間隔Ｔ工なるベースバンド部を設
定して考えるのが妥当である。

ここで、ボー信号、ベースバンド信号、およびキャリア
信号のサンプリングにおけるサンプリング番号をそれぞ
れｉ、ｍ、ｎとすると、 であるとする。ここで、〔Ｉ〕なる記号は工の値を越え
ない最大の整数であることを意味する。

ベースバンドから見た伝送特性によってキャリア部分の
伝送特性の評価ができるようにするには、変調搬送波は
余弦項振幅を実数部、正弦項振幅を虚数部とする複素数
として扱うべきである。これをＦ　（ｔ）と表わす。サ
ンプリング間隔の異なる部分の接続によって伝送特性の
変形があり、これを明らかにするために −ｍ　Ｔｌ とおきＦ（ｍＴ工）の２変換を考える。即ち、Ｚ（：Ｆ
　（ｍＴＬ）　）−Ｆ（ｏ）＋Ｆ　（Ｔ、）　ｚ−１＋
Ｆ　（２Ｔ□）　ｚ　”＋ミＦ　（ｚ）　・・・（１，
２） とする。キャリア信号のサンプリングを行う場合におい
ては、ベースバンドサンプリング間隔Ｔ０の間にＦ（ｍ
Ｔよ）なる値が保持されて〆（ｎ　Ｔ）が得られるもの
とすると、 ｚ　（Ｆ’　（ｎＴ）　）−Ｆ（ｏ）Ｈω）＋Ｆσ、）
Ｉ］ω）ｐ　’十Ｆ　（ｚＴ、）　１％）ｐ−２に＋”
　−Ｆ　（ｐ　’）　１％）−Ｆ箱・・・（１，５）こ
こで ｐ　’−ｚ　ｇ　Ｋ−Ｔｚ　／　Ｔ であり Ｆ（ｔ）−Σ　ｕ（ｔ−ｎＴ２）ｄ□・・・（１，５）
１副に−Ｍ のように表わされる。ｕ（１）は変調搬送波のスペクト
ルを角周波数範囲 Ｗエ　＜　ｗ　＜　Ｗ２ に限定するための関数であり、ｄｌは次のような複素数
である。

ｔＬ４−　ａ、　＋　ｊｂ。

ａｉ、ｂｌは変調エレメント１に含まれるデータビット
の論理値組合せのそれぞれに対応して定められるもので
ある。（１−Ｓ）式の２変換を行うことによって、 これを（１，５）式に代入すると、 〆（２１／リー　Σ　６□ｚ−１テｉ／”１　ｕ（ｚ）
Ｈ（ｚ”／’）１篇区−Ｍ ・・・（１，７） Ｈは明らかにＦ　（ｍＴｘ）を０次ホールドすることに
よってＦ’（ｚＬＴ）を仰る場合における特性の変形を
表わしている。これを補償すると云う考え方から、 なる関数を考え、 ｖ（ｍＴ　ｌ）　＝　ΣＩＬＵ’　（ｍＴｚ　ｉ’ｒ、
）　ｄ□Ｈｅ　＊　（１，９）１−ｘ−菖 を定義する。そして、Ｆ　（ｍＴ工）を０次ホールドす
る代りにＦ　（ｍＴ工）を０次ホールドすると変形Ｈω
）を補償した元の伝送特性が得られる。即ち、となるこ
とが（１，６）〜（１，８）式を用いることによって導
かれる。（１，１０）式の２変換の逆をとることを考え
ると、 Ｆ　（ｎＴ）　−Ｈ（ｎＴ）　ＯＦ　（ｍＴ　）　−−
−（１，１１）のように表わされる。ここで０は両辺の
コンボリューションを表わす。これは単に？’　（ｍ　
Ｔ　ｌ　）の値をレジスタに保持しておくことを意味し
ている。

キャリア信号のサンプリング間隔はＴである。

Ｔは角周波数がω。′である搬送波の一周期より小さく
なければ変調された搬送波を表現することができない。

このことを正確に表わすとサンプリング周波数のまわり
に分布するキャリア信号によってできた側帯波がキャリ
ア信号の帯域に混入してくることである。これはサンプ
リング周波数を大きくすることによってさけられるが、
これとは別にベースバンド信号をサンプリングすること
によって生ずる高次調波による成分が搬送波周波数のま
わりに分布し、これがベーるバンド領域に混入してくる
。これはベースバンド信号をキャリア信号の処理部で０
次ホールドして作った’ｉｌ’　＜ｎｒ＞　によるもの
であって、この混入をさけるためにＦ、　（ｎＴ）　＝
Ｇ　（ｎＴ）　Ｏ’Ｆ’　（ｎＴ）　−−−０，１２）
なるフィルタリングを行う必要がある。Ｇ　（ｎ　Ｔ）
の遮断周波数はω。′によって定められるが、通常、１
８００Ｈｚ程度となろう。第１Ａ図は出力端りに変調搬
送波ｆ　（ｎＴ）を出力する演算回路である。

ｆ　（ｎＴ）は第１Ａ図の右側の部分に示されるように
、 ｆ　（ｎＴ）−Ａｏ（ｎＴ）　ｃｏｓ　ａ＋、’　ｎＴ
−Ｂｏ（ｎＴ）　ｓｉｎ　（１１゜’　ｎＴ・・・（１
，１ａ なる形をなすものである。ここで、 Ｆ、　（ＺＬＴ）　＝Ａ０（ｎＴ）　＋　ｊ　Ｂｏ（ｎ
Ｔ）なる信号を作るには（１，１２）式の処理を行う。

この処理は第１Ａ図においてＧｌ、Ｇ、によって示され
るもので Ｇ　（：ＩＩＴ）　−Ｇ　ｌ　（ｎＴ）　＋ｊ　Ｇ　＠
　（”Ｔ）である。ただ、この形は一般形であって実際
的にはＧ　ｓ　（２ＬＴ）　−Ｑ　とおくのが便利であ
る。第１Ａ図のＨなるブ田ツクは（１，１１）式で示さ
れる保持作用を示す。このブ四ツクの入力信号は（１，
１１）式右辺第２項である。Ｈまでの処理ステップを説
明するために（１，ａ）式のりな υ（ｍＴ、）　−Ｐ’（ｍＴ、）　＋ｊＱ’（ｍＴ、）
　・−（１，１４）のように表わし、更に、 Ｆ　（ｍ　Ｔ　ｌ）　−Ａ　（ｍＴ　ｌ　）　＋　ｊ　
Ｂ　（ｍＴ　ｚ　）とすると、 Ａ　（ｍＴｔ）　−□」−、（Ｐ’（ｍＴ、−ＩＴ、）
　Ｂ１４（ｍＴ、−１Ｔ、）　ｂ、）ビ５ｍち、上式で
はＰ′、Ｑ′は（１，ｅ）式からめられるものでＵを変
形したものである。Ｕは両側帯波伝送では虚数部をもつ
必要はない。しがし、ホールド処理による特性の変形を
修正するには０゜１５）式に示すように実数部のみなら
ず虚数部も必要になることがわかる。

第ＮＡ図のＲＯＭは余弦と正弦関数値を記録した読取専
用メモリである。第１　Ａ図（７）Ａ□、Ａ、。

Ｂエ　およびＢ２　はそれぞれ（ｔ’、１ｓ）式第１式
の第１゜第２、および第２式の第１．第２項の演算を行
うものでこの項の関数の変数は λ（ｍ、　ｉ）　−ｍＴｘ−１Ｔ＊　・・・（１−１６
）であって、これを引数とする表によってこの間数をめ
る。この表の内容はＵの所要スペクトルとその補正式で
ある（１．　ａ）式によってあらかじめ読取専用メモリ
などに計算結果を記録することによって用意される。そ
して、その表を引く引致は第ＬＡ図のλなるブ賞ツクと
その周辺記号によって表わされる処理によってめられる
。この処理は（１，１６）式を差分形に直した λ　（−、ｉ）−λ（ｍ−１，ｉ）　十Ｔ、ｅ　２６１
％　ｉ）−λ（ｍ、ｘ−１）−Ｔ。

１・（１，１７） によってめられる。（１，１Ｓ）式のａｉ、ｂ工は第１
Ａ図の表Ｃによってめられる。この表Ｃは変調エレメン
トに入る送信データビットの系列から作られる数を引数
として索σｔされる。ベクトルと１＝　ａｉ十ｊ　ｂｌ
の取り得る離散値の個数をＮとすると送信データビット
系列はｔｏｇ、Ｎ個のビットごとに区切られ、一つの区
切の中に入った各ピッＦの論理値の組合せで作られる数
に工の差分を第１Ａ図のＲ□なるメモリによってとり、
それをり１数としてＣの索表が行われる。この表の内容
はｕＩ調器における上記ｄ□の離散値の誤識別がより少
くなるように設定される。

第１Ｂ図は第１Ａ図のＢ、、Ａ、の部分の詳細図で％ａ
ｋ＊ａ３（１ｔ・・・・は表Ｃの出力を記憶するシフト
レジスタである。また　ｐ／　、　Ｑ／なるブロックは
その入力値によってＰ’　（ｍＴ□）ｔＱ’（ｍＴ□）
なる関数表を索引する操作を行うことを表わす。

ボー信号、ベースバンド信号、およびキャリア信号への
サンプリングレイトの配分はそれぞれ１／Ｔｓ、ｌ／Ｔ
□およびｌ／Ｔとなるが、ボー信号は変調速度から定ま
る２、　４　ＫＨ，にょって処理されることとなるから
、その他のサンプリングレイＦは２．４　ＫＨ，の整数
倍になる。搬送周波数のまわりにベースバンドサンプリ
ンダによって生ずる但帯波がベースバンド帯に入るのを
防止するには、上述のようにＧ（ｎＴ）　によって行う
。従って、問題はキャリア信号サンプリング周波数、お
よびベースバンド信号サンプリング周波数のまわりに分
布する側帯波がさけられる条件を探せばよい。

実現上妥当と考えられるサンプリングレイ）の配分はボ
ー信号、ベースバンド信号、およびキャリア信号に対し
、それぞれ、 ＣＬ）２．４ＫＨ，、２，４ＫＨ，、および９．６ＫＨ
。

Ｇ２）２．４　ＫＨ２，４，８ＫＨ２，および９．６Ｋ
Ｈ。

０２つが考えられる。α）の条件では（１，１５）式に
おいてｍ　ｍ　ｋとなって ？（ｋＴ、）−び（ｋＴ、）Ｏａ（す なるフンボリューションによって表わさねることとなり
、Ｌｌ’（ｈＴ、）はディジタルフィルタとして実現で
きる。しかし、ベースバンド信号サンプリング周波数の
まわりに分布する側帯波をベースバンド信号から分離す
るには上記のディジタルフィルタは理想減波器に近いも
のとなる。そして、ベースバンド信号に接近して上記側
帯波があり、α）の条件では実現を不可能にする要因で
ある。Ｃ）の場合は上記側帯波とベースバンド信号の所
要帯域の間にあそびの領域をとることができる。後述の
ようにｌ　ＯＯＨ，程度の帯域のバツクワーＹ°チャネ
ルの設定する余裕を作ることができる。

なお、第１Ａ図において、（ａ）、伽）、およびＣＱ）
はそれぞれサンプリング間隔がＴ、Ｔ、、およびＴ。

であるサンプル値処理部であることを示す。また、Ｔ、
なる処理部からＴｏ　なる処理部のλなるブロックへの
入力を示しであるが、これはλの内容なＴ、ごとにクリ
アすることを意味している。λについては（１，１７）
式の計算のためのものであることを述べたが、実際に（
１，１５）式などを演算する場合においては現時点なに
＝Ｑとして計算することになる。これに合わせるにはＴ
、ごとにλをＯとすればよい。第１Ｂ図において、ａｋ
’　〜−１，・・・・・、ａｋ−１によって構成される
シフトレジスタはＴ、なる間隔で更新されるもので第１
Ｂ図の他の部分と異なる間隔になる。第１Ｂ図に示す回
路を全部同じクロックで処理できるようにするには、第
１Ｂ図は第１Ｃ図のようにシフトレジスタの各段にダミ
ーを入れる必要がある。但し、これはｅ）のサンプリン
グレイト配分の場合である。第１Ｃ図で（、）の部分は
２．４ＫＨ２、（ｂ）の部分は４．５ＫＨ。

で、それぞれサンプリングする。

２検波のサンプル値動作式 変調器から出力された変調搬送波は回線を通して復調器
に受信される。復調器入力の受信波は、もし、回線に周
波数、および位相変動がなけれイＲ’（ｔ）＝　ｒ、　
（ｔ）　００３　＠ｏ’　ｔ）　−ｒ！１（ｔ）　ａ　
ｉｎ　＠、’　ｔ）のような影になる。しかし、一般に
変動があるからこのような形にはならない。検波のサン
プル値動作式をめるには受信側の基準によって受信波を
定義する必要がある。従って、受信波はＲ（ｔ）−ｒ　
ｌ　（ｂ）ｃ　ｏ　ｓ　＠　ｏ　ｔ＋ａ　ｏ　（ｔ）　
）　−ｒ　ｇ（ｔ）　ｓ　ｉｎ　ｅｏ　を十α、（１）
）・・・（２，０ となる。これはω。を中心としてその近ぼりに分布する
スペクトルでこれをベースバンドに近い信号として取扱
うために、先づ、 ｅ　’（ｔ）＝　Ｒ（ｔ）ｅ　ｊ　（”Ｏｔ＋θ（ｔ）
）−ｅ（ｔ）ｅｊ′（ｔ）・・・（２，２）を作る。こ
こで である。（２，２）の操作を行う場合においては高調波
が発生する。これをさく除して一２πＷ〜２πＷにスペ
クトルを限定する必要がある。このために吹（７）Ｊ：
つに：ξ（１）なる単位応答をもつフィルタリングを行
う。

ｚ（ｔ）−ｅ　（ｔ）　＊ξ（１） ここで ｚ（ｔ）＝ｘ（ｔ）＋ｊｙ（ｔ）、ξ（ｔ）＝η（１）
＋＋ζ（１）であるとすると、 ｘ（ｔ）＝η（ｔ）　Ｏｅｏ（ｔ）＋ζ（ｔ）　Ｏｎ８
（＋、）ｙ（・）−η（１）０・８（・）−η（・）０
・。（ｔ）　）　”　’　”　（”“）となる。検波の
目的はｒ工（１）　、　ｒ、＜１）をめることにあるが
、このためには（２，２）式のθ（１）をα。（１）に
近づける必要がある。このためには制御が必要でこれに
ついては後述する。

受信波を検波する動作式をめるには（２，０式における
α。（１）　は測定不可能な量とし、Ｒ（ｔ）が測定さ
れｃｏｓωｏｔ’、ｓｉｎωｏｔが復調器で作られるも
のであると考える。こｌｈをサンプル値処理回路で発生
させたときのサンプル値によってθ　、θを表わすと、 のようになる。復調器においても送信側と同じようにキ
ャリア信号部分とポー信号部分があって全部同じサンプ
リング間開で処理するのは不合理であり、やはり、サン
プリングレイトの適正配分を考える必要がある。しかし
、復調側でマルチレイト系とする場合にはスキップサン
プリングを行うこととなってスキップによる不要波が発
生する。

この影響がさけられる条件を満足する配分法があるかど
うかが問題である。このため（２，４）において−先づ
一ηなどを１０　とηに分割し％’７０　には１　／　
Ｔ　＊　ｖ’にはｌ／Ｔ□を配分する場合の可能性ある
条件を探してみる。先づ、例として（２，４）式右辺第
１項を ｘ’　（ｔ）−η。（ｔ）　Ｏｅｏ（ｔ）＋η気）　Ｏ
ｅ　ｏ　（ｔ）　・・・（２，６）のように分割し、右
辺第１項において　ｔ＝　ｎ　Ｔとし ｘ、（ｎＴ）＝ｙ。（ｎＴ）　Ｏａ。（ｎＴ）　−−−
（２，７）とおいて 亀−に１　（Ｋ、ｔは整数） とおき、Ｕ　（：ｕＴ）をｕｎｉｔ　５ｔｅｐ関数とし
、ｘｌ（ｉＴｌ）＝Ｕ　（ｎＴ　；　ｎ−Ｋｉ）ｘ、（
ｎＴ）　−−（２，８）なるスキップ信号Ｘ工（ｉＴ、
）を考える。ここで、（ｎＴ；：ａ＝Ｋｉ）なる表示法
はｎをＫで割った値のうち整数となるよりな１をとるこ
とを意味している。このｘｘ　（１Ｔ工）にスキップサ
ンプリング定理を適用するとＸ工（ｔＴ、）の２変換は
１λ−に−１ｊ２πλＡ ：ｃ、（ｚ）−ｚ　、ｘｏｖｏＣｐｅ　）　−ｅ、（ｐ
ｅｊ２”’）――＋ｔつ０） となる。ここで、　ｇ　ｓ＊　ｐ　である。一方、（２
，７）式の２変換をとれば 一、（ｐ）−η。ω）・θ。ω）　・・・（２，１ｏ）
となるが、これに対して（２−９）式右辺の各項におい
てｐの代りに ｐ　、ｊ２πλ／に とおいた項が現われることになる。これらの式において
ｐ　、、、　ｅｊａ）Ｔ　とおくことによってスキップ
信号ニよるスペクトル分布がまる。これらのスペクトル
分布においてλ−〇の成分は所要波であって、このほか
λＮＯなる不要波がサンプリング周波数のｌ／にの間隔
で発生する。従って、ボー信号のサンプリング周波数の
まわりの不要波とボー信号所要帯域を区別できるために
はボー信号の所要帯域が遮断周波数がボーレイトの半分
の理想濾波器によるもの、即ち、ナイキスト帯域に等し
くなっていなければならない。この条件を送信側で満足
させるにはサンプリングレイトの配分法が２、４．４．
８−９−６ＫＨｚ　の温合にベースバンドでナイキスト
帯域伝送に近づける必要がある。しかし、復調側におい
てサンプリングレイトを配分する場合においては、変調
器の配分と同じにしても意味がないことがスキップサン
プリング定理から云えるから、２．４．２．４．９．６
ＫＨｇＳとする必要がある。この場合、変調側のベース
バンドに相当する部分、即ち、（２，６）式のη′のサ
ンプリングはボー信号のサンプリングと同じになるから
η′の処理は次の段に接続される自動等化器のトランス
バーサルフィルタで行われることとなる。この場合、ト
ランスバーサルフィルタの入力信号は（２，４）式をサ
ンプル値で表わした次のような式になる。

Ｌ−Ｔ、／Ｔ　として、 ｘ　（ｋＴ、）　＝Ｕ　（ｎＴ　；　ｎ−Ｌｋ）　（（
？、　（！ＬＴ）　０ｅｏ（ｎＴ）　）＋（ζｏ　（ｎ
　Ｔ）　０　”　ｓ　（ｎＴ）　）　）ｙ　（ｋＴ、）
　−Ｕ　（ｎＴ　：　ｎ−Ｌｋ）　（（η、　（ｎＴ）
　０ｅＩＩＩ（ｎＴ）　）−（ζｏ　（ｎＴ）　Ｏｅ　
ｃ　（ｎＴ）　）　）・−・（２，１１） 勿論、この信号にはボー信号の所要帯域に不要波が密接
して分布する。しかし、次に接続される自動等化器にお
いてこの不要波をさく除できる。

即ち、後述のように自動等化処理におけるトランスバー
サルフィルタがナイキスト帯域伝送とナルように行われ
る。これは帯域外の信号があるかぎり検波信号のエラー
ε工（ｋＴ、）、εＹ（ＢＴ、）が発生し、Ｍ　（ｋＴ
、）−ε憂２（ｋＴ、）十ε、ｉｔ　（ｋＴ、）が小さ
くなる方向にタップ系数の自動詞盤が行われることによ
るものである。

第２Ａ図は、（２−１１）式を処理する場合の処理回路
であり、次の段の自動等化処理の入力となる信号ＩＣ（
ｋ　ＴＪ　ｅ　７　（ｋＴ２）は第２Ａ図の９．１０な
るレジスタの出力を間隔Ｔ、ごとに参照することによっ
て得られる。第２Ａ図の（ｅ）なる区間はサンプリング
間隔Ｔ、のサンプル値処理回路である。（、）なる区間
はサンプリング間隔Ｔのサンプル値処理回路で８なる部
分は（２，１１）式の＊で示されるコンボリューション
とそれに関連する表示の処理を行う。

７は受信側の復調回路入力端子で６によって７のアナロ
グ信号がディジタルに変換される。１，２゜３．４．５
で示される回路は（２，ｓ）式を処理するもので４には
ｅ　ｃ　（ｎ　Ｔ）を、５にはｅｓ（ｎＴ）を出力する
。以上は変復調側のサンプリングレイトの配分をそれぞ
れ２．４　、４．８　、９．６ＫＨ２−および２．４．
２．４．９．６ＫＨ，とし、ナイキスト帯域の伝送を行
って全てディジタルなサンプル値処理を行う場合である
が、必ずしもナイキスト帯域の伝送でなくても適用でき
る回路は第２Ｂ図に示す。

第２Ｂ図においては６が受信側の復調回路入力端子で１
．２．３．４．５で示される回路は（２，５）式を処理
する。しかし、第２Ｂ図（ｂ）なる部分は線形なアナｐ
ダ処理回路でη、ζなどは（２，４）式のそれを示す。

一方、（ａ）なる区間キャリア信号のサンプル値処理回
路でディジタルな処理回路である。

そして、手、５はアナログ・パイ・ディジタル掛算器で
その入出力はアナログ信号である。第２Ｂ図（Ｑ）は、
サンプリング間隔Ｔ、のディジタルなサンプル値処理回
路で（ａ）のアナログ区間の部分は、８．９によって示
されるアナログ・ディジタル変換器によってディジタル
値に変換されて（Ｑ）なる自動等化処理に入力される。

自動等化の動作式は、前述のｆｉ！を願明細書に述べる
式においてｔ−ｋＴ、とおくことによってめることがで
きる。ただ、これを処理回路によって計算する場合はに
−Ｑとした式を計算することになる。先づ、伝送路に対
して直列に入るトランスパーサルフィルタの場合にはＸ
　（ｋＴ、）　、　Ｙ　（ｋＴ、）をトランスパルサル
フィルタの出力信号の値とすると、 Ｘ　ＱｃＴ、）−ｉｚ。（ｃ　ｏ　ｓθ（ｈＴ、）　Ｃ
ｒ、ｘ　（ｏｃ−１）’ｒ、）−δｉｙ（Ｑｃ−ｉ）　
Ｔ、）　） （（ｋ　ｌ）　ＴＲ） ＋ｓｉｎθ（ｋＴ、）　（ｒ□ｘ　（（ｋ−ｉ）　Ｔ、
）−δ、７　（Ｏｃ−１）　ＴＪ・ｅｌＩ（２，１２） この式における”＋７は（２，４）、または（２，１１
）である。従って、自動等化処理回路は第２ｃ図のよう
になるが、この回路の入力は第２Ａ図、または第２Ｂ図
の出力になる。第２Ｃ図の処理回路には、θなどを入力
する必要がある。この変数は（２，１２）式にも示され
ている。これらについては次の項において述べる。第２
Ｃ図において％　Ｔ、なるブロックはトランスバーザル
フィ／Ｉ／夕のタップの信号レジスタでｒｏ＃δ０−γ
ｌ−δｌ＃　・・°・γ１−１．δ、−１はタップ係数
である。タップ係数をめる式は検波信号の信号エラーか
らめられる。この場合、検波信号は（２，１６）式でめ
られる値を、さらに後述のような並列自動等化器の補正
を受けたｘ’、ｙ’である。

によってめることができる。即ち、 γ□（ｋ＋１）−γ連とαｇ　□ＱｃＴ、）　ｘ　（０
ｒ−１）　Ｔ、）　＋ａ　ｍ　、　（ｈＴ、）ｙ　（０
ｃ−１）　Ｔ、） δ□Ｑｃ＋１）−δ、（ｋ）＋αε、ＱｃＴ、）ｙ　（
Ｏｃ−１）Ｔ＋）＋ａ５ｓ　（ｋＴ、）！　（（ｋ−１
）　Ｔ、） ・・、　（２，１４） なる差分動作式である。ここで ε、（ｋＴ２）　＝７ｘ　（ｋＴｇ）ｃｏｓθ（１ｃＴ
ｇ）　＋７１Ｎｅ　ｉｎ’　（ｋＴ２）ｇ　ｓ　（ｋＴ
ｓ）　−’ｘ　（ｋＴｓ）　ｓｉｎθ（ｋＴ、）　−ｔ
　、（７４ａ　ｏ　ｓθ＠Ｔ、）・・・（２，１５） である。ｔｘとεアは信号エラー（２，１ｇ）式の予測
値である。（２，１３）〜（２，１，５）からなる式は
トランスパーサルフィルタの調整式でその処理回路を第
２Ｄ図に示す。ｉ２Ｄ図において端子ｒ０δ０．γ、δ
、。

、・・、γＭ−ｊδＮ−ｉに接続されているＴ、なるレ
ジスタと士なる加算回路は（２，Ｌ４）式の差分動作式
の処理を示すものである。また、第２Ｄ図におけるｘ　
（ｋＴ、）　ｔ　ｙ　（ｋ’ｒ、）　なる端子から接続
されているレジスタＴ２　からなるシフトレジスタは第
２Ｃ図のものを再提したものである。第２Ｄ図のしなる
ブロックで示される部分において、３，４，５゜６はそ
の入力端子で（２−１５）式の右辺の各項が入力される
。これらの端子からのびる垂直線と水平線の交点に示さ
れるＸ印は（２，１５）式右辺の清算を行うもので一つ
の水平線上の２つのＸ印に入力される垂直線の信号が掛
算されて、その水平線上に結果がでてくることを表わす
。また、Ｌクロックの１．２なる出力端子から下ってい
る２つの垂線は（２，１５）式の左辺を表わし、それぞ
れの線上にある＋印に入力される水平線上の信号を加算
する。加算入力に−を付けたものは、引算を行うことを
表わす。第２Ｃ図のＭなるブロックにおいても以上のＬ
ブロックについての処理方法と類似の方法を用いるもの
で、（２，１２）式右辺の大きな項の演算を行うもので
ある。

なお、以上のようなサンプル値動作式を記述する場合、
サンプリング時刻ｔ　−＊　Ｔ、などを連続な式の変数
に代入した形にしているが、サンプリングクロックには
位相ずれがあってｔ　−ｋＴ、＋△。

およびｔ　＝　ｎ　Ｔ＋Δ／Ｌ　（Ｌ−Ｔ、　／　Ｔ　
＞　とするのが正しい。しかし、処理回路を作る上では
、△は影響しないので省いて書くことにする。ただ、ポ
ー信号のサンプリングクロックの位相は正確に制御する
必要があるので、この制御機能をとり上ける項において
省略した変数を復活することとする。

ユニット化の都合でキャリア信号のサンプリングクロッ
クの位相も上記の制御にともなって変化することになる
が、これは特性に影響しない。

変調器においては送信データビットが一定数まとまるご
とに変調信号ｄｋを作る。ｄｋは複素数であって与えら
れた有限個の離散値をもつこれら離散値は複素平面上に
点在する。復調器における検波信号はｔ　ｓ−ｋＴ、に
おけるサンプリング値が変調信号の復元値でこの値から
（１ｋを判定する。

検波信号のｔ　−ｋＴ、におけるサンプリング値をＸ’
（ｋＴ、）　Ｙ’（ｈＴ、）とし、これらをそれぞれ実
数部、虚数部とする複素数を考える。即ち、Ｚ’（ｋＴ
、）　＝　ｌＸ’（ｋＴ、）　＋　ｊｙ’　（ｋＴ、）
であるとする。Ｚ’　（ｋＴ、）はｄｋの各離散値のま
わりに位置するが、歪のために籠の離散値には一致しな
い。しかし、ｄｋの各離散値に対応する点の近くに位置
するＺ’　（ｋＴ、）が得られた場合は、そノＺ’　（
ｈＴ２）’ｋ　送ツタ変調信号ハ’Ｚ’　（ｋＴ、）ニ
近イａｋの離散値であると判定する。従って、Ｚ’　（
ｋＴ、）の複累十面上にはｄｋの各離散値を中心とする
判定領域があり、ｚ′（ｋＴ、ｌ）が入った判定領域の
中心の離散値を判定した変調信号として出力する。

変復調ユニットでは、この判定領域を表として回路化し
ておき、この表の入力にＺ’　（ｋＴ、）　、即ち、Ｘ
’、　Ｙ’を入力することによって上記の離散値が出力
されるようにする。（２，１５）式のａｋ、ｂｋはこの
表の出力として得られるものである。Ｘ’　（ｋＴ、）
　。

Ｙ’　（ｋＴ、）なる検波信号は（２，１２）式を処理
して得られるＸ　（ｋＴ、）　、　Ｙ　（ｋＴ、）をさ
らに補正して得られるものである。（２，１２）式は伝
送路に直列に入るトランスバーサルフィルタであり、そ
の出力の補正は、伝送路には並列に入るトランスバーサ
ルフィルタによって行われる。これら２種類の自動等化
に対して適正な機能配分を行うものである。即ち、とし
、その右辺第２項は で表わされ、これを処理するシグナルフローグラフは第
２Ｅ図に示すようにトランスバーサルフィルタには判定
された変調符号が入力される。この判定帰還用のトラン
スバーサルフィルタの糸数は、ｇ　、（ｋ＋１）　−ｇ
　７）＋α（εｘ　（”２）　＆ｘ−！−εＹ（ｋ−い
、−り・・・（２，１９） によってめられる。ε工、εアは　（２，１６）式によ
って与えられるものである。（２，１８）　、　（２，
１９）の処理を行うシグナルフローグラフを第２Ｆ図に
示す。

ｇ　２　Ｅ図において、Ｔ、なるブロックはサンプリン
グ間隔Ｔ２　ごとに更新されるレジスタで、これらによ
って作られるシフトレジスタは、（２，１Ｂ）式右辺各
項のａ、およびｂを記録している。これはトランスバー
サルフィルタを形成し、そのタップ係数ｇ。１１゜９Ｅ
工りよ、・・・ｇＭ−ｊｈＭ−１を得る回路が第２Ｆ図
である。第２Ｅ図のＴＡなるブ党ツクは検波信号ガ（ｋ
Ｔ、）　、　Ｙ’　（ｋ、’ｆ、）を入力とし、変調信
号＆に、ｂｋを復元する判定領域を記録した表である。

Ｘ’（ｋＴ、り　、　Ｙ’　（ｋＴ’、）　は第２Ｅ図
の下に示されるＸ　、（ｋＴ、）、　Ｙ　（ｋＴ、）が
上記のトランスバーサルフィル々のｍ−ｈに１って補止
されて−Ｘ′（ｋｙ、）、Ｙ’　（ｈＴ、）が得られる
。

第２Ｆ図は、第２Ｅ図の入力となるｇ。ｌ’６ｙｇ１ｈ
ｌ、・・・ｇＭ−１ｈＭ−１をこれら記号で表わされる
端子に出力し、直列自動等化器の出力信号の信号エラー
の予測値をめるものである。第２Ｆ図の下の部分は前者
を行い、上の部分は後者を行うものである。前者におい
て、Ｔ、なるブロックはサンプリングごとに更新される
レジスタで、これによって構成されるシフトレジスタは
第２Ｅ図のものを再提したものである。また、シフトレ
ジスタの各段に使用されるＮなるブロックは、第２Ｇ図
に示すもので、このブロックの出力端子に接続されるＴ
、なるレジスタによる積分回路を除けば第２Ｄ図のしな
る部分と同じ記号法が用いられている。次に、後者は（
２，１６）式を処理するものである。以上の回路がこの
ような形になったことの根拠については前述の先願明細
書で説明しである。

なお、直列自動等化器と並列自動等化器とへの機能配分
を行う場合において、並列自動等化器は判定結果への依
存度が大きいので、主として直列自動等化器に依存し、
並列形については伝送特性の周波数分布のように伝送帯
域の両端部分における大きい遅延を受けた歪成分を補正
する役割を持たせるなどの方法があり得る。この場合は
第２Ｆ図におりる判定結果であるａｋｊ　ｂｋを帰還す
るトランスバーサルフィルタの係数を作る回路において
、遅延の少ないタップの係数は用いないようにする。

３同期制御のサンプル値動作式 変復調の総合的な動作を完成するには、同期制御を定わ
しなければならない。復調側では検波信号Ｘ’　Ｑ−Ｔ
、）　、　Ｙ’　（ｋＴ、）をめ、これを符号判定表で
ある第２Ｅ図のＴＡに入力してａｋ、ｂｋを得る。

これらの計算を行うためには第２Ｄ図、第２Ｃ図に示す
ようにθ（”ｉｔ）が定まっていなければならないが、
これはまだ未定である８まだ、前項で述べたように復調
側の動作式をサンプル値形にする場合にサンプリング時
刻ｔ’−に’ｌ’、などを連続な式の変数に代入したの
であるが、このサンプリング時刻は変復調ユニットのり
四ツク系から得られるもので ｔ寓ｋＴ、＋△ の形になり、△は同期ずれのために変化するものである
。復調側ではΔを自動制御によって変調エレメントの適
正な位置にもってくる必要がある。

先づ、θ（ｈ　Ｔ、）の制御は（２，１）式のα。（１
）に近づければよいのであるが、’６（ｔ）　は測定不
可能な量であって、別な手段を用いる。これについては
、先願明細書に示すように、検波信号を最適な状態で検
波できる状態からのずれは、 に比例する。この式は、判定結果’ｋｌｂｋを利用して
計算できる。ｘ０’　（ｋ’ｈ、）　−００状態がθ（
ｋＴ、）−α。（ｋＴρであるとは必ずしも云えない。

（３，１）式かられかるように、両方の検波信号が等し
くなるところで、ｘｏ（ｋＴ、）が０になる。従って、
Ｘｏ（ｈｒ、）が０になるような制御を行えばよい。先
づ、この信号は 一１ Ｘ　（ｋ’ｌ’ｇ）　ｌ＝　Σ　ｃ　：ｅｏ’（ｋ−μ
）’Ｉ！ｓ）−Σ　０２　ｖμ＃０１Ｐ　シー０ ｘ（ｋ−ν）’Ｉ’ｌｌ）　・・・（５，２）なるフィ
ルタ処理に入力し、工、Ｑｃｘ、）に含まれる高周波成
分を除き制御の安定化をはかる。このフィルタ処理につ
いてはδＯＨ２以下の変動を通すようにパラメータを選
択する必要がある。しかし、この処理によってθＱｃＴ
、）の制御ループに遅延が入ることになる。この遅延を
補償しなければ、制御は正常に行われない。このため、
ｘ　（ｋＴ、）の予測として ”；、　Ｑｃｘ、’）　−２（２）ＣＱｃｒ、）　−ｘ
（ｋ−ｔ）　Ｔｓ）−（２ｘ、ｔ（ｋ−ｔ）　Ｔ、）　
−ｘ、（ｋ−２ｉ）　Ｔ−−、（３，５）を考える。こ
こで１は予測量のスキップ数であり、エレメント長の予
測値であることを示す。このような予測がきく範囲は、
（３，２）式のフィルタリングの動作時定数が変調エレ
メント長Ｔｊの１０数倍以下であろうと考えられるー。

このような条件において、適正な予測が可０ヒであるよ
うに、異なるスキップ数の予測量の線形結合を考え、こ
れをθ（ｋＴ、）とおいて結合係数を最適化する。

θ（ｋｒ、）−Σ　ａ、　ｘ、　Ｑｃ’ｚ、）　−−−
（３，４）−１ ａｔ　（ｋ　＋　１　）　−ａｔ幹）−ｃ　ｌｘｌ、　
（ｋ　’Ｉ’　ａ　）変調ベクトルａｋの離散値の数を
多くとる必要がなければ、低域濾波器が必要でない場合
もあり得る。この場合は、制御ループの高周波成分は多
重ラグフィルタによって除去するものである。この場合
、制御信号をフィードバックするためにサンプリング処
理によって１変調エレメント分の制御遅延があり、これ
は θ（ｋＴ、）−２（２ｘ（ｋＴ、）−ｘ（ｋ−１）　Ｔ
、）−（２θ（＊−１）Ｔ、）−〇（ｋ−２）　Ｔ、　
））・・・（５，５）なる予測処理によって補償する。

この人力ｘ　（ｋＴｓ）は　ｘ　（ｋＴ、）−ｏ、ｘ、
（ｉＴ、）＋　ｃ、βｘ（ｋ　１）Ｔｓ）Ｘｌ（１ｃＴ
ｇ）　−０ｓＸｓ　（ＬＴＪ　＋　Ｑｚβｘ、　（＊−
１）　’ｒ、）：ｃ、　ＣＴ、）　−ｃ　２．χ、’（
ｋ’Ｌ’、）　十〇、βｘｎ（ｋ−１）　Ｔ２）・・・
（５，６＞ なる多重ラグフィルタの処理によって得られるものであ
る。（３，０＋（５−５）式によってめられるθ（ｋＴ
、）はあらかじめ用意された三角関数表に入力すること
によってｏｏｅθ（ｋＴ、）　、　８ｉｎθ（ｋＴ、）
　を得、これを第２Ｃ図、第２Ｄ図に示す回路に入力す
る。

第３Ａ図は、低域濾波器を用いる場合の全体的な回路図
であり、図におけるｘｌ、−・・、γ１のブロックとそ
の出力回路は、（５，４）式の第１．第２式を計算する
ことであり、その入力であるｚ’　（ｋＴＡ）は、（５
，１）式と（５，２）式を処理することによってめられ
る。第３Ａ図のＬＰなるブロック、およびＴＢなるブロ
ックとその周辺回路により計算されるものである。第３
Ａ図の回路の入力であるＸ’　（ｋＴ、）、Ｙ’　（ｋ
Ｔ、）、　ａｋ、　ｂｋなどはｓ２Ｅ図の回路から得ら
れる。第３Ａ図の回路の出力は、θ（ｋＴ、）を図のＴ
Ｃなるブロックで示される三角関数表に入力することに
よって得られる。ＴＢ、ＴＣなる表は、あらかじめその
内容を計算しておけばよい。第３Ａ図のＬＰなるブロッ
クは、（３，２＞式のディジタルフィルタの処理を示す
もので、その内部回路は第３Ｂ図（ｂ）に示す。また、
第３Ａ図のＸ工、・・・ｘｌなるブロックは、（Ｌ５）
式において１に数値を与えた場合の処理を行うブはツタ
で゛その内部構成は第３Ｂ図（ａ）に示す。なお、第３
Ｂ図（ｂ）の低域濾波器は一般形で表わしたものであり
、最適化を行うことによってもつと経済的なディジタル
フィルタにすることができる。自動位相制御ループに低
域濾波器を用いる必要がなく多重ラグ・フィルタを用い
る場合の処理回路は第３Ｃ図のようになる。第３Ｃ図に
おいて（ａ）は多重ラグ・フィルタ回路であり、その出
力は（ｂ）なる１ステップ予測回路で処理おくれを補正
することによってＴＣなる三角関数表に入力し、その出
力にｃｏＢθ（”＠”）ｖｓｉｎθ（ｋＴ、）なる信号
を作る。また、制御ループの低域濾波器の遅延を補償す
る場合、に、　３）式の予測式において右辺の帰還項を
用いるのは（５，４）式のようなアダプティブな調整を
行わない場合に用いるものであると考えることができ、
アダプティブな調整を行う場合においては上記の帰還項
をなくし、 ”　ｉ　（ｋＴ＋ａ）　−２ｘ　ＱｃＴｓ）　−ｘ　（
ｋ−１）　’Ｘ’　ｓ　）　・・・（３−７）とおいて
（ｇ、　４）式を用いるのが適当と考えられる。

この場合、第３Ａ図のＮなる部分の代りに第３Ｄ図を用
い、＠３０図の処理よりも簡単にすることができる。第
３Ｄ図において、１，２．　・・・Ｌなる番号をつけた
Ｔ、なるブロックはサンプリング間隔Ｔ、で更新される
レジスタで、これらはシフトレジスタを構成している。

シフトレジスタの各Ａ／〆Ｎ〆−ＮＩ 段から引かれた垂直線と、Ｘ□、Ｘ８．・・・、ｘｌな
る水平線との交点の十印は、それに接続される垂直線か
らの入力と同じ水平線上の他の十印の垂直線との入力と
の和をとることによってその水平線上に出力することを
意味する。

１〜３項までの記述において変調ニレメンｂごとのサン
プリング時刻をｔ　−ｋＴ、とおいたのであるが、クロ
ックのタイミングずれがある場合にはｔ　＝　ｋＴ、＋
Δとおく必要がある。自動位相制御においては、検波搬
送波ω。ｎＴの位相ずれθ（ｋＴρを検波信号からめた
（５．１）式によって制御できることを述べた。従って
、△＝０でない場合の検波搬送波ω。（ｎＴ＋△／Ｌ）
の補正も同じ動作式で可能である。これと似た方法によ
ってタイミングずれ△の調整も可能である。このために
は検波信号をもとにしたタイミング処理回路のほかに、
マスタフ四ツク発振回路を第３Ｅ図のような形にする必
要がある。第３Ｂ図においてＤＥＭは、第２Ａ図〜第２
Ｆ図、第３Ａ図〜第３Ｃ図および上記タイミング処理回
路などを処理する復調回路であって、第３Ｅ図のＣＬは
上記ＤＥＭにサンプリングクロックを供給するりはツク
作成回路である。ＣＬの出力線のうち２なる複線はり四
ツク間隔がＴ。

の多相りｐツク、１なる複線はクロック間隔がＴの多相
クロックである。ＤＥＭは次に述べるようなタイミング
処理回路の出力も作るもので、これは３なる出力線に得
られる。これはクロックずれΔに比例するものである。

同図■ＣＯは電圧制御発振器で、その出力線４に上記ク
ロックの桜数倍の周波数の周期波を得、これによってＣ
Ｌを駆動する。ｖＣＯの入力３は上記クロックずれΔに
比例する信号で、この信号がある限りｖＣＯは発振周波
数をずらし、この信号がＯに近い状態に発振周波数を保
持するものである。発振周波数を変える制御を行う場合
はりｐツクずれは △（ｋ＋１）−Δ０＝）−Ｑｚ（ｋＴｇ）　１−（３，
８）なる式に従って制御されることとなる。ここで２（
ｋＴ、）は第３Ｅ図のＤＥＭ出力３であって、アナログ
信号である。このアナログ信号は次のような調整動作式
をディジタル処理し、その出力をＤＡ変換したものであ
る。

Ｚ（ｋＴ、）−ｇｌ幼ｘ−１）　Ｔ、）　十ｇ、Ｘ’　
（ｋＴ、）　＋　ｇ’、Ｙ’（ｈ−１）Ｔ、）＋　ｇ’
、Ｙ’　（ｋＴ、）　・・・　（３，２）ｇ　ｌ””　
１　／２　’に−１？　ｇ、２−１７２ａｋ、　ｇ’ｌ
　”’　１　／２１：Ｉｋｒ　ｇ’１１−％　１／２ｂ
ｋ＋　・・・（Ｌ　１０） 第３Ｆ図は（３，９）　、　（３，１０）式を処理する
回路で、ＴＤ工、ＴＤ、は（３，１ｏ）式をあらかじめ
計算して内容を設定した表である〇 タイミング調整報であるｚ（ｋＴ、）は舗３Ｆ図に示し
た回路の出力として得られ、それはＤＡ変換されて第３
Ｅ図のＤＥＭの出力の一つとして得られ、クロック用主
発振器であるＶＣＯの周波数制御端子に加えられる。こ
の方法はＶＣＯがりｐツク用の主光′ＦＡ器である場合
に可能であって、クロックが第３Ｅ図のＶＣＯからでは
なく、外部から入力する必要がある場合には、上記の方
法を用いることはできない。この場合には、主クロツク
発振器でなく伝送路の遅延を自動調整する必要がある。

この場合においても、第３Ｆ図の出力Ｚ　（ｋＴ、）は
Ｏとなるから、第３Ｆ図は変える必要はない。

伝送路の遅延を自動調整するには自庖１等化器のために
使用されているトランスバーサルフィルタを用いること
ができる。自動等化動作は、（２，１２）式におけるγ
ｉ、δ□を（２，１４）式によって調整するものである
が、このトランスバーサルフィルタによってりＵツクの
タイミングを行うためには、（２゜１４）式の調整動作
式は変形する必要がある。トランスバーサルフィルタの
調整は、検波信％　（２−１７）式の信号エラーの２乗
を小さくする方向に行うが、タイミングの調整も行う場
合においては、Ｅ　（ｋＴ、）　ｗｇ工”　（ｋＴ、）
　＋ａ−（ｋＴ、）　＋ｚ１１（ｋＴ、）　−”　（Ｌ
　１１）とする。ここでε工、ε１は（２，１ｓ）式で
与えられる。

この場合、 なる処理によって調整し、Ｚ　（ｋ’ｒ、）は（３，９
）式を用いる。（Ｓ、ｔ２）式で一一整する場合には検
波信号のエラー、即ち、（３，１１）式右辺の第１．第
２項に基づくタップ係数の調整項は（２，１４）式右辺
第２．第３項と同じであって、これにタイミング調整の
ための項が付加される形になる。この項をめるためには ・曖・（５，１５） をめる必要がある。この式においてａｘ′７ａγ□など
については（２，１２）式、および（２，１７）式から
ａＸ：　（ｋＴ、）　／　ａｒｌ−ａｏｅｅ　ＯＣＴ、
）　Ｘ　（ｋ−１）　Ｔ、）　−ａｉｎθ（ｋＴ、）ｙ
（ｋ−１）”５） ａＸ’Ｑｃｘ、）／ａ６１７−ｃ　ｏ　ｓｆ）　（ｈｘ
、）　ｙ（ｋ−４）　Ｔ、）　−ｅ　１ｎθ（ｋＴ、）
ｘ（ｋ−ｉ）　Ｔ、） ａＹ′（””）／”７１−　ｏ　Ｏｓ＃　（ｋ’ｊ、）
　ｙ（ｋ−１）　Ｔ、）　＋　ｓｉｎ＃　（ｋＴ、）ｘ
（ｋ−ｔ）　Ｔ、） ａＹ′＜ｋＴ、）／ａδ１’ＱＯＩＩθ（ｋＴ、）　ｘ
ｃｋ−１）　Ｔ、）−ｓｉｎθ（ｋＴ、）ｙ（ｋ−ｉ）
　？、） がまる。この式と、この式のｋの代りにに−１を代入し
たものを用いて計算すればよ１／）。今、Ａ　ｋ　ｋ）
−ｇ＠−ｎ　ｃ　ｏ　ｓθｃｋ−２１）　’Ｉ’、）　
＋ｇ簑、ｓｉｎθ（ｋ−ｎ）　Ｔｓ）Ｂ　（”ｖ　ｋ）
　−ｇ　２−ｎ　８　ｉｎθ［ｋ−ｎ）　Ｔ　ａ）　ｇ
；−ｎ　ａ　ｏ　ｓθ（ｋ　ｎ）　Ｔｓ）とすると、 Ｂ　（ｏ、　ｋ）　ｙ（ｋ−１）　？ｓ）ａｍ”　（ｋ
Ｔｌ） 霞−２ｚ　（ｋＴｇ部（’１ａ　ｋ）　ｘ（ｋ−１−１
）Ｔｓ）　＋Ａ　（１＋　ｋ）ａδ１ｙ（ｋ＋１−１）
　Ｔ、）　＋Ｂ　（ｏ、　ｈ）　ｘ（ｋ−１）　Ｔ、）
　＋Ａ　（０＊　ｈ）　ｙ（ｋ−ｔ）　’ｒ、　）・・
・（３，１４） のようになる。トランスバーサルフィルタのタップ係数
を調整する動作式（２，１４）式の左辺の調整項に付加
されるタイミング調整用の項は（３，１４）式に比例す
るものとなり、この項の＠理回路は第３Ｇ図のようにな
り、その出力は第２Ｄ図の出力端子γ。δ０．・・・、
γＭ−１δＭ−ｉにそれぞれ加算される。

第３Ｇ図において、ＡＢなる一点鎖線より上部はトラン
スバーサルフィルタのタップに共通して用いられるもの
で、ｌ、２，３．４なる端子にはそれぞれ（３゜１４）
式のＡ　（Ｌ　ｋ）　＊　Ｂ　（Ｏｔ　ｋ）　ｔ　Ａ　
（１ｖｋ）　？　１Ｂ　（’　＃　ｋ）を出力する。Ａ
Ｂより下の部分は、（５，１４）式右辺の各項を計算す
る。Ｃｉは（ｇ、　１４）式の第１．Ｄ□は（３，１４
）式の第２式の計算結果を出力する。この部分は％　１
−Ｏｅ　ｌ　ｚ　・・・、Ｎ−１に応じて各タップごと
に計算される。以上の処理の全体的な流れを画くと第３
Ｈ図のようになる。

この図のＴ、なるレジスタからなるシフトレジスタは第
２Ｃ図のトランスバーサルフィルタの再提であり、Ａは
第３Ｇ図のＡＢから上の部分であり、タップごとに設け
られている。

ブロックの内部回路は、第３Ｇ図のＡＢなる線より下の
部分を表わしている。また、第３Ｈ図のｃｏｇθ（ｋＴ
、）　、　ｓｉｎθ（ｋＴ、）なる端子には第３Ａ図、
または第３Ｃ図の同名の端子から接続される。

ｇ１＋　ｇ１’＋　ｇｌ　ｔ　ｇｅｅ　ｚ（ｋＴ＠）な
る端子には第３Ｆ図の同名の端子から接続される。

牛動作確立機能、およびディジタル処理周辺回路有限個
の離散値をとる変調ベクトルの伝送を行う変復調方式で
は、受信復調側の機能を高能率伝送が可能なように作る
には、検波信号から判定された変調ベクトルを用いて最
適化を行うことが必要であり、これは２．３項に述べた
通りである。

この最適化動作が正常に行われるためには、上記の判定
が正しくなければならない。しかし、この判定が正しく
行なわれるためには、各種の最適化動作が正常でなけれ
ばならないと云う、一種のジレンマがある。実際に装置
化においては、バックワードチャネルを用い復調側でキ
ャリア断があったとき、変調側にＯＦＦ信号を送り、断
が回復することによってＯＮ信号を送るとともにスター
ト動作を始める。そして、スタートシーケンスを送受規
定しておく。判定に依存する最適化機能は、第２Ｃ図〜
第２Ｆ図の自動等化、第３Ａ図〜第３Ｄ図の自動位相制
御、および第３Ｅ図〜第３Ｈ図の自動タイミング制御な
どである。今、判定が正しくないと仮定すると、これら
の機能はそれぞれ異常状態を走査することとなる。この
走査は、正常状態が見付からなけれはいつまでも続くこ
とになる。王者が同時に無作為の走査を行うのでは、正
常状態を見付けるのに時間がかかる。従って、先づ、自
動等化＠能を停止させ、自動位相制御と自動タイミング
制、御の動作を正常にもっていく必要がある。今、伝送
路の歪に許容される値が自動等化を行わない２相、また
は４相位相変調方式程度であると仮定する。この場合、
自動等化を行わなくても充分の適用領域が得ら−れるは
ずであるから、先づ、この際件で自動位相制御と自動タ
イミング制御機能の動作だけを正常動作にもっていく。

タイミングずれ、および位相ずれがある値よりも大きく
なった場合には符号の判定が正しく行われなくなるよう
なずれの範囲がある。もし、伝送路の歪がなければ、上
記のようなずれの範囲が２相、および４相の場合にはＯ
に近くなる。８相以上になれば、このようなことにはな
らない。従って、２相、および４相の場合は、どんな状
態で動作が開始されても、異常状態を走査することなく
制御の中心にもって行ける。伝送路の歪によって符号量
干渉が起これば、符号の判定が正しく行われないずれの
範囲が発生して来て、正常状態にもっていくのが困難に
なる。逆に、２相、および４相で容易に正常な制御状態
にもっていける伝送路の歪を許容歪とすることができる
。これは自動等化を用いない２相、および昼相の適用領
域を定める。

従って、スタートシーケンスは、２相、または４相伝送
を行い、自動等化を停止する状態を第１相とし、第２相
において自動等化を入れ、第３相で変調状態を増す。こ
のように行うことによって２相、および仝相位相変調方
式の適用領域によって、その８倍、または４倍の情報速
度の伝送が可能となる。スタートシーケンスで第１相、
第２相の夕イミングが、変復調器間でほぼ一致する必要
がある。これは前述のように、バックワードチャネルを
用いる信号伝送によって可能となる。

次に、バックワードチャネルを用いて動作確立を行う場
合の変調側と復調側での状態係列を明らかにする。

第４Ａ図は、復調側におけるスタートシーケンスの状態
転移図である。状態数は５個であって第４Ｂ図のＳなる
レジスタに示すように３ビツトで区別される。１１１，
１１０，１０１，１００゜０１１はそれぞれキャリア断
、スタートシーケンスの第１相、第２相、第３相、およ
び通信中の状態を示す。これに対し、これら状態間の転
移の原因となる事象は、キャリアのＯＦＦ、ＯＮ、第１
〜３相にある時間を定めるクロックカウンタの出力が所
定のカウント数を計数し終ったことを示す信号である。

キャリア断の状態を作るのは通信を開始するために変調
側で人為的に行う場合もあり、また、回線が障害となる
ことによって発生することもある。キャリアがＯＮとな
ることによって、状態は１１１から１１０に転じ、４相
の形で受信するために第２Ｅ図のＴＡ、第３Ａ図のＴＢ
、および第３Ｆ図のＴ　Ｄ、およびＴ　Ｄ、のアドレッ
シングを変更する。同時に、第４Ｂ図に示すＣなるレジ
スタによって構成されるカウンタによって時間監視を行
い、所定時間が経過したことを示すＯＮ信号を得ること
によって状態は１１０から１０１へ転じ、自動等化を開
始する。１１０では自動等化用トランスバーサルフィル
タの係数を第２Ｄ図の出力のＴ、のうち、適当に選択さ
れた係数γ□のものにだけ１を、他に０を入力する。δ
１はすべてＯとする。１０１では、上記各テーブルのア
ドレッシングの変更は続行する。上記カウンタ出力がＯ
Ｎとなることによって、状態は１００に転じ、上記各テ
ーブルのアドレッシングの変更を復旧し、再びカウンタ
出力がＯＮとなることによってＯｌｌなる通信状態に入
る。第４Ｂ図は上述の制御を実現する回路である。この
回路の処理は各変調エレメントごとに行うものである。

第４Ｂ図のＣはレジスタで、変調エレメントごとに１を
累積することによって時間計測を行う。Ｋは所定の値で
、Ｃによって引算される。この結果は、Ｔａなる表によ
って結果が正であるか負であるかが判定され、ＯＮ、Ｏ
ＦＦで示される出力線にそれぞれカウント数が一定値以
上になったか否かの表示を行う。

Ｃの内容はＴｂなる表出力によってリセットされる。リ
セット信号、即ち、ＯがＴｂ　なる表によってゲートさ
れてＣに入力される。Ｔｂｏに加わるゲート信号は第４
Ｂ図のＳなるレジスタが１１１、および０１１のときに
加えられる。これによって、この状態でＣはリセットさ
れている。カウントは第１〜３相において行うものとし
、１１０、即ち−第１相に入ると同時にＣの一リセット
は外されて計数を開始する。ｍｏｌ、１００の各状態で
も同様であるが、Ｃの計数値がＫＰＭえることによって
Ｍ２なるマトリックスによって検出されてＣにリセツを
信号が送られる。Ｍ。　なるダイオードマトリックスは
、Ｓなるレジスタの状態を検出するもので、Ｍｏ　なる
ダイオードマトリックスはＳなるレジスタが次にとるべ
き状態を検出する。これらは、第４Ａ図の状態図によっ
て定められる。この転移はＤＲなる結線によって実行さ
れる。第４Ｂ図の１なる入力は、後述の自動利得調整回
路によって作られ、変調信号が受信されているかどうか
を示す。また、２．３なる出力信号はすでに述べたテー
ブルアドレス変更、および自動等化用トランスバーサル
フィルタ係数の変更を行う信号である。なお、第４Ｂ図
においては、Ｃの語数値かに以上になったときＴ＆出力
がＯＮとなるようにＴ＆内容が設定されるが、Ｓが１１
０．１０１，１００の状態では％　Ｔ、出力がＯＮとな
ることによってＣがリセットされる。一方、このＯＮ信
号によって１１０→１０１．１０１→１００、あるいは
１００→０１１なる転移を起こさなければならない。Ｏ
Ｎとなったことの効果を現わすだめの時間を充分にとる
には、Ｃをリセットするのは任意の変調エレメントにお
ける第４Ｂ図の処理の最終ステップにおく。このために
処理のワークメモリにリセット信号の一時的な記録を行
っておく必要がある。第４Ｂ図においては、複線の処理
と単線の処理を示しであるが、復腺の＠理はバイト単位
の信号処理であるのに対し、単線の処理は論理処理で−
ピッ［単位のものである。また、第１．２相では第２Ｆ
図のＴ２　なる各ブワツクの内容を０とし並列の等化を
停止する。

次に、上述の復調側に対する変調側のスタートシーケン
スを定める。

変調側のスタートシーケンスは、復調側のスタートシー
ケンスに対応して定められ、状態図は第４Ｃ図のように
なる。即ち、バックワードチャネルを通して復調側から
返送されて来たバックワード信号信号によって第１相の
状態になる。バックワードがＯＮになったことは復調側
ではすでに２相、または仝相の受信状態になっているこ
とを意味する。変調側では第１相でやはり２相、または
４相変調の送信を行う。第４Ｄ図のＣとその付属回路に
示すように復調側と同じカウント数の計数を行う。復調
側と同じカウント数を計数し、第１相から第２相、第２
相から第３相、第３相から通信状態への変化を行う。第
１相と第２相は、特に動作上は区別する必要はないが、
復調側との時間調整のために２つに分けたものである。

第１．２相ではデータ信号を禁止し、変調器入力にある
データ符号のスクランブラだけを動作させ、第１Ａ図の
Ｃに示す変調符号を作る表のアドレスを変更し、Ｃの２
つの出力端子にそれぞれ２連符号が出力されるようにす
る。第３相では復調側では自動等化器を動作させており
、また、多状態で復調を行う態勢ができている時刻であ
ることから、第２相までに行っていた第１Ａ図のＣのア
ドレス変更を解除し、データ信号を禁止したままで多状
態で変調を行う。

＃４Ｄ図のＣがカウントアウトすることによって通信状
態に入る。勿論、復調側はすでに通信態勢に入っている
。このように復調側が先に状態転移を起こすのは、バン
クワードチャネルによって０Ｎ−ＯＦＦ信号を伝送する
のに遅延がともない、さらにデータチャネルの伝送遅延
が加わることを考慮したものである。この遅れは動作確
立上望ましいものである。第４Ｄ図は第４Ｃ図の状態転
移図に従って作った処理回路図である。これは第４８図
の復Ｄ１側のスタートシーケンス回路とほぼ同じ穏詣を
実行する。第４Ｄ図の記号の中で第４Ｂ図の記号と同じ
ものは同じ役割、または機能を実行するものである。ｉ
４Ｄ図の入力信号であるバックワード信号は、０Ｎ−Ｏ
ＦＦ形式のもので、第４Ｄ図のバンクワード信号端子の
近はうの回路は上記信号の立上りを検出するもので、Ｔ
、なるレジスタを用いｌ変調エレメント前の値との差分
を取り、Ｔｏなる表によって差分信号をスライスして０
Ｎ−ＯＦＦに変換する。ＯＮとなるのはバックワード細
骨の立上り時間だけとし、他はＯＦＦとなるようにする
。また、第４Ｄ図のテーブルアドレス変更端子は第１Ａ
図のＣなる表の入力側に加えられて、アドレスを変更す
る動きをする。

また、データ入力禁止端子は、゛データ信号が入力され
る端子を禁止し、データ符号スクランブラ−だけを動作
させるものである。

キャリア０Ｎ−ＯＦＦ信号は、第４Ａ図において述べた
ようにスタートシーケンスを開発するものとなるが、こ
の信号の検出は自動利得調整機能と密接な関連がある。

自動利得調整機能、即ち、ＡＧＣは復調回路入力に入る
信号を＃Ｉ＠するもので、ＡＧＣの信号の増幅率は検波
信号のレベルが適切な値になるように自動的に調整され
る。ＡＧＣに関連する処理回路とアナシダ的な増幅回路
との関連は、次のようになる゛。先づ、ＡＧＣの信号利
得をａ伽）とするとα侃）の調整動作式はとなる。ここ
で Ｅ　（ｋｘ、）　−εｘ”　（ｋｒ、）　＋ｇ、”　（
ｈＴ、）　−−−（４，２）であり、 ・・・（４，′５） である。第４Ｅ図のＡ（１’ｃなる一点ｆＩ線のブロッ
クは、ＩＮなる端子に加わる受信変調波をＡ／Ｄなるア
ナログ・ディジタル変換器によって、ディジタル量に変
換する。Ａ／Ｄの変換特性は、入力アナログ値に対して
対応の出方ディジタル値の対数が比例するように設計さ
れている。Ａ／Ｄの出力によって、ＲＯＭなる読取専用
メモリをアドレスする。このＲＯＭにおいては、アドレ
ス値とそれによって出力バスに読出される出方値の関係
が、アドレス値の対数と出力値が正比例するようにＲＯ
Ｍの記録内容が定められている。これは入方アナｐグ値
の微小信号において、Ａ／Ｄｉカの量子化雑音が増加し
ないようにする公知の方法である。

ＡＧＣブ四ツクックける処理ビット数は、ＡＧＯ以外の
部分よりも３〜４ビット多くとっである。

このブロックにお、ける■は、Ｔ、の出力によってＲＯ
Ｍ出力値が増倍されて、この処理プルツク以降に接続さ
れる復調動作式の処理に適当なレベルとなって、ＯＵＴ
端子に出方される。ＯＵＴ端子以降の処理ブロックでは
αプ四−ツク出方論理値の低位の３〜４ビツトを除して
動作式の処理を行う。

ディジタル信号処理＆よ、論理デバイスからなる処理ユ
ニットによって行われるもので、その人出゛力信号はア
ナ覧グ・ディジタル、あるいはディジタル・アナログ変
換を行う必要がある。特に、入力信号については低レベ
ルで受信される場合にも、量子化離合がでないように上
述の６１Ｂ図におけるＡＧＣに関して述べた方法を用い
る必要がある。

１〜４項に説明した各処理回路は、ディジタル信号処理
によって実行されるものであり、さらに、線路における
送信・受信のインタフェースにおけるバックワードチャ
ネルとデータチャネルを分離するためのフィルタ処理、
および２線式回線を４線式に変換する場合において起る
不平衡にょる送イ８と受信の漏話をなくすための平衡処
理も目様にディジタル信号処理によって機能実現を行う
。これらの処理ブロック間、およびディジタル信号処理
のために必要な周辺回路との間のつながりを第４Ｆ図に
示す。

先づ、変調側では （イ）送信符号回路：第４Ｆ図のＳで示される。これは
第１Ａ図のに□を作る回路で、第４Ｆ図のＳＤ端子から
データ端末装置の出方である送信符号を受け入れる。Ｓ
の内部は、ｓＤ符号のスクランプリングとに□信号を第
４Ｄ図の「データ入力禁止」信号によってＳＤ信号が禁
止される。

（ロ）送信波送出口路：送信波を作るディジタル信号処
理は、第４Ｆ図のＭＯＤによって行われ、その出力信号
はバンクワード信号との結合のための送信濾波処理を行
うＳＦＤに入力される。ＢＬは、後述のように、ＬＩＮ
Ｅなる２線式回線の２腺と４線との変換を行う回路であ
って、これは２→４なるブロックにおける不平衡によっ
て生ずる送信受信間のリターンレスの不足を補償するた
めに平衡処理を行うもので、ＳＦＤの出力信号Ｂ　Ｌｆ
）４端子から入力され、２端子に出力される。この信号
はアナログ信号に変換されて、２−４を経てＬＩＮＥに
送信される。

（ハ）バンクワード回路；受信データチャネルトＲＦＤ
、およびＲＦＢなるフィル゛りのディジタル信号処理に
よって周波数分割方式によって作る。

ＲＦＢはまたバックワードチャネルから受信されるＦＭ
信号の検波をやはりディジタル信号処理によって行い、
その出力をＭＯＤの２なる端子に加える。

次に、復調側では ０）変調波受信回路：受信変調波から検波信号を検出し
、変調符号を再生する処理は第４Ｆ図のＤＢＭにおいて
行う。その入力信号は、ＬＩＮＥなる２線式回線から２
→養によって抑圧された自局送信信号を共にＡＧＣに入
力される。ＡＧＯの内部は第４Ｅ図のＡＧＣに示す通り
で第４Ｆ図のＡＱＣにＯＥＭの３端子から入力される端
子には、第４Ｅ図のＡＧＣ以外の処理をＤＢＭで行った
出力が加えられる。ＡＧＣの処理ビットのうち低位桁３
〜４ビツトを除いてＢＬの１の端子に加えられ、ＢＬに
おいて送信側からもれて来た自局変調信号を削除され、
ＲＦＤなるデータチャネル用のフィルタリングによって
、バックワードチャネルと分離してデータ変調波をＤＥ
Ｍに入力する。

（鴫ハックワード回路：第４Ｆ図のＦＭＳなるブロック
の処理によって構成される。ＦＭＳではＤＢＭにおける
第４Ｂ図の処理におけるキャリア検出信号によってバッ
タワード信号を作るＦＭ変磨を行うディジタル信号処理
を行い、この信号をＥＭＳにおけるフィルタのディジタ
ル信号処理によって５ＦＤＩＢ力と加算を行って、ＢＬ
の送信端子会に加えられる。

（ハ）受信符号回路＝第＋ｐ図のＲによって示される回
路で第２Ｆ図の一９ｂｋの差分をとって送信符号を再生
する。この部分は、第４Ｆ図の１なる線で示すように、
第４Ｂ図の自動等化変更端子と接続する必要がある。こ
れは、スタートシーケンスにおいて動作が確立される前
に、データ受信出力を禁止するためである。

送信・受信間のリターンロスを充分に保つための回路と
して、＃４Ｆ図のＢＬをあげたのであるが、この部分の
機能の動作式は次のようである。

第４Ｇ図（ａ）はこの信号処理の原理図で、２−４なる
変換器に加えられるＩ、なる′送信信号をＴＢＳなるト
ランスバーサルフィルタに加える。１ｊ　は２−＋４回
路の出力で、ｘ４　からもれた成分が含まにもれた値に
等しくなるように、トランスバーサルフィルタのタップ
が調整される。この調整アルゴリズムは、次のようにし
て作られる。送信信号をＸｊ　とし第４Ｇ図（ａ）のＴ
Ｒ８のタップ係数をＣ，（ｊ）とすると、ＴＲ８の出力
は ′　ゝ　・・・（４，４） シー証、Ｃｎ（ｊ）・Ｘ、−０ なる関数となる。ここで、 ε（τ＞−（ｙ、１−　ｘｊ”＞・Ｘｊ（τ）なる相関
関数を作り、この関数の２乗平均が最小になる条件をめ
るアルゴリズムを考えると、第４Ｇ図（ａ）の’ｊ　−
Ｘｊ’にｘｊ　の成分が含まれないことになる。ここで
Ｉｊ（τ）はｘｊをτ秒遅延させた関数である。この場
合、τを固定したままで６２　を最小にする場合、次の
点に注意する必要がある。

即ち、７　−Ｘ′から工ｊ　に比例する成分を削除すｊ る場合において、τを固定したままであれはトランスバ
ーサルフィルタで遅延されるように制御されたときも−
がＯとなり得る。このとき、リタンｏ　Ｘ４ま少しもよ
くならない。この不安を除くには、トランスバーサルフ
ィルタで起り得る遅延より大きいτの範囲で、−を部分
した関数を考える必要がある。即ち、 を最小にするアルゴリズムを考える。先ず、となる。こ
こで、 ａ工ｊ’ｌ　ａ　ｃ調−ｘｊ−ユ となるから、 となる。ここで ａ　ｍ　ｆ’　ｘ、　（ｒ）２６ｒ Ｃ は常数と考えてよいのであって、結局、τはアルゴリズ
ムには彩管してこない。従って、タップ係数の調整動作
式は、 Ｃユθ＋１）−〇調−β’ｊ　−”ｊ′）”ｊ−ｎ　・
・（４，７）のようになる。第４Ｇ図（ｂ）は、第４Ｆ
図のＢＬなるブロックの内部構成とＡＧＣ，Ｄ／Ａのつ
ながりを示すものである。第４Ｇ図（ｂ）のＭは、ｌ、
２゜３．４なる端子、およびＴＲ８，およびＴＡＰなる
処理ユニットによって共用されるメモリであって、これ
らの間の情報用バイトの交換を行うもので、それぞれの
交換はＭをアクセスするスロットが時分割的に配分され
ることによって行われる。

ＴＢＳでは（４，４）式の処理を行い、ＴＡＰでは（４
，７）式を計算する。■なる東線は飄θ）（ｎ−４〜Ｎ
）の転送を行うことを表わしている。

なお、第４Ｇ図（ｂ）の共通メモリＭの周辺の’＋ｉｌ
　ｒの詳細は、後述するＤＥＭ、ＭＯＤの場合と同様で
あってここでは詳細説明は行わない。

次に、第４Ｆ図のＲＦＤ、ＳＦＤの構成法は、公知のデ
ィジタルフィルタの方法を用いるもので、これにより６
００〜３０００Ｈｚのデータ信号用の伝送チャネルを構
成する。バックワードチャネル用のＦＭＳとＲＦＢは、
フィルタリングと低速のＦＭ変復調方式の動作式の処理
を行う。このうちフィルタリングでは、３００〜６ｏｏ
Ｈ，のバックワード用の伝送チャネルを構成するもので
ある。このうちＦＭ変復調方式の動作式は、変調側即ち
、ＦＭＳでは、送信変調波はサンプル値動作式　ｆ　（
ｎｌ”）　−ＱＯＥＩ　φＯＴ′）φ喧’）＝　＄（ｎ
−１）　ｌ’・）＋ｅｎ’、。１・＋１・８・（。７・
））・・・（４，０ で作る。ここでｓ’（ｎＴ’）は第４Ｆ図のＤＥ’Ｍか
ら同図ＦＭＳへの入力線の信号を現わすものである。

この式のサンプリング間隔は（４，７）、　（４，６）
のものと同様になり、ダはＴの整数分の１になる。ω、
。

は、バックワードチャネルの搬送Ｊ両波数である。

復調側の動作式はｖＣＯ形とするのが適当であり、検波
信号５（ｎｘ’）は次のサンプル値動作式で作る。

受信波、即ち、ＲＦＢのフィルタリングの出方波を！（
ｎＴ’）とすると、 となる。（４，８）　ｔ　（４，９）式を処理フローグ
ラフに現わすと、ｉ４Ｈ図（ａ）Ｌ　’（１：＋）のよ
うになる。

第４Ｆ図のＲＦＤ、ＳＦＤ、およびＦＭＳ、ＲＦＢのデ
バイス回路構成については、第４Ｇ図（ｂ）の場合と同
様の構成となるが、これらの構成法につ（１ては後述す
るＤＥＭ、ＭＯＤの場合と同様であるから省略する。

ｊｌｊＦ図に示すＣＬは、同図ｖＣＯなる電圧制御発振
器からり四ツクを供給されることによって、その他のブ
レツクにディジタル信号処理、および論理処理用のり鴛
ツクを供給する。これらりｐツタについては、それぞれ
時間表を定める必要がある。これら時間表は、相当数に
のほる。これら時間表を、少数のＬＳＩ素子によって実
現することができる。第４Ｉ図にＯＳＣ，およびｖＣＯ
のように高周波の主り賞ツク源を設ける。これは、第４
Ｆ図のｖＣＯに相当する。その出力を計数する計数器を
設け、その出力論理値をアドレス信号として読取専用メ
モリから読取った出力値において、各桁のピッＦの論理
値の時間割が第４Ｆ図のＤＥＭ、あるいはＭＯＤに加え
られるクロックの時間表が得られるように読取専用メモ
リの内容を設定することが可能である。第４Ｉ図のＢＣ
は上記の主発振器の■°数器であり、ＲＯＭは読取り専
用メモリ、凡Ｒは出力レジスタ、端子１，２．・・・Ｎ
はＲＲの各桁ビットから取出されたクキツク線である。

復調器の場合は、主クワツク源は電圧制御発振器ＶＣＯ
を用い、クロック端子ｌ、２．・・・Ｎの中の変調エレ
メントごとに発生するクロツタが相手側変調器の変調エ
レメントク四ツタと位相同期するように制御されること
となる。第４Ｆ図のＣＬの１、および２のりはツクは変
調エレメントの周期をもつ多相りシックであり、３のク
ロックはより高い周波数の多相クロックである。

５ディジタル信号処理回路− 変復調方式の動作については、前記先願明細書に示すよ
うな解析によって動作方程式と云う形に表わすことがで
きる。変復ｍ機能はこのような動作方程式を処理するこ
とによって実行される。一応、変痕調器の部品やデバイ
ス回路による実−現性を無視して考えることにより、こ
れら動作式を数学的な手段によって合理化する必要があ
る。次に、これら動作式の処理によって変復調機能の実
現をはかる場合には、各種の手段が考えられる。音声電
話回線への応用を考えた場合は、上記の処理は特に高速
である必要がなく、動作式の実行を融通性をもって可能
となる計算機彫式の処理ユニットを用いるのが有利であ
る。この場合は上述の動作方程式はそのままでは使用で
きない、サンプル値動作式に直す必要がある。これにつ
いては前述の各項に述べた通りである。

変復調機能をサンプル値動作式の演算によって実行する
場合には第δＡ図に示す装置化を行う必要がある。第５
Ａ図は第４Ｆ図のＭＯＤの内部構成を示す。第５Ａ図の
１．２，３．４なる端子は第４Ｆ図の同じ数字の端子に
相当する。第５Ａ図の３なる端子は（１，１３）式によ
ってめられる送信波をインタフェース回路δを通して出
力する。

１なる端子には、第４Ｃ図に示す送信側のスタートシー
ケンスの状態図に従って、送信符号回路の禁止と開放を
行う信号を出力する。Ｄなるプ四ツクは、この信号の中
継を行う。４の端子は、送信符号回路の出力信号、即ち
、（１，１ｓ）式の＆、、’ｂｉをＤＥＭに入力する端
子である。また、２なる端子は、第４Ｃ図の送信側スタ
ートシーケンスを制御するのに必要なバックワードチャ
ネルの０Ｎ−ＯＦＦ＠号を入力する端子である。

第５Ａ図のＡ、Ｂ、Ｃなるブロックは第１Ａ図に示す変
調波作成フローグラフを実行するもので、Ａは第１Ａ図
の（ａ）　、　、　Ｂは（ｂＬｃは（０）と第４Ｃ図に
示す送信側のスタートシーケンスの処理を行うものであ
る。第５Ａ図の５なる東線は第４Ｆ図に示すＣＬなるク
ロック発生回路の出力線凸を示すもつで、第５Ａ図のＡ
　ＮＧまでの各クリックに動作クロックを供給すると共
に、Ａ、Ｂ、Ｃにそれぞれ９．６．４．８．２．４　Ｋ
）Ｌ、のリアルタイム割込みクロックを供給する。第５
Ａ図のＲＥＳなるブロックは、共通メモリでＡＮＧ′な
る各クリック間で情報のやり取りを行うための情報の一
時メモリである。Ａ−Ｇの各クリックが、他のブロック
と情報の交換を行うためにＲＥＳをアクセスするには、
ＭＰＸなる動作り四ツクによって動作するスロット配分
器によって、アクセススロットの配分を受けて行う。Ｍ
ＰＸの出力線は数ビットからなり、その符号構成によっ
て各クリックを指定する。

ＢＵＳなる共通線は、それぞれのクリックが与えられた
タイムスロットにＲＥＳをアドレスして、その内容のや
りとりを行うためのものである。

ＲＥＳをアドレスする線は、ＭＰＸの出力線で、ＢＵＳ
は情報の転送に用いられるものである。

第５Ａ図のＡ、Ｂ、Ｃなるクリックは、それぞれ計算機
形式の処理ユニットであつで、先ず、人は９．６ＫＨｚ
のリアルタイムクロック割込みが行われるたびにＲＥＳ
の特定のアドレスに記録されている第１Ａ図のＨなるク
リックに相当する情報内容を読取って、第１Ａ図（＆）
の部分の処理を行い、結果のｆ　（ａｌｌ’）をＲＥＳ
の別の特定アドレスに記録する。この記録内容は、第５
Ａ図のＧがスロットを与えられたときに読出されて、ア
ナログ信号に変換されて、線路に送出される。Ａにおい
ては、最後の命令が実行されることによって、次の９．
６ＫＨｚ　リアルタイムクロックの待合せ状態に入る。

次に、Ｂは４．８ＫＨ２のリアルタイムクロック割込が
行われることによって、第１Ａ図の（ｂ）なる部分を計
算するプログラムを実行する。実行した結果は第１Ａ図
のＨなるブロックに相当するが、この内容は、ＲＥＳの
Ｈのために指定されたアドレスに記録される。このプロ
グラムが使用する入力データは、第１Ａ図のλと第１Ｃ
図のａｋ、ｂｋであって、これらのデータに対して指定
されたＲＥＳのアドレスは第５Ａ図のＣなるブロックの
処理によって更新される。Ｂにおける上記の処理のプロ
グラムの最後の命令は、次の４−８　Ｋ　Ｈｚり四ツク
の割込待を行うものである。

次に、第５Ａ図のＣは１，２．４ＫＨ，クリックの割込
みによって第１Ａ図の（、）なる部分、および第４Ｃ図
なる状態図で表わされるスタートシーケンスを実行する
プログラムを実行する。このプログラムの機能を論理処
理、および演算処理のフｏ　−で表わしたものが、第４
Ｄ図である。第５Ａ図のＣが実行するプログラムのうち
第１Ａ図（６）のに１の入力は、第４Ｆ図では４端子に
相当するものであり、第５Ａ図の端子昼からＧなるクリ
ックに受入れられ、ＭＰＸからＧに与えられたスロット
においてＲＥＳの指定アドレスに記録されるものである
。

次に、復調側のディジタル処理回路について述べる。第
５Ｂ図は第４Ｆ図のＤＢＭの内部す、り成を示す。第５
Ｂ図の１．２．３，４．５．６なる端子は第４Ｆ図の同
じ数字の端子に相当する。第５Ｂ図の端子４にけ第４Ｆ
図のＲＦＤで示されるデータチャネル用受信瀘波器の出
力が加えられる。

また、２なる端子から出力される信号は、第５Ｂ図のＡ
、Ｃ１〜６　なる計算機形式の処理ユニットで計算され
たタイミング信号、即ち、第３Ｆ図のＺ（ｋで、）がＦ
によってアナｐグに変換されて出力される。第４Ｆ図に
示すＳなるスイッチは、上記Ｚ（ｋＴ、）が、第３Ｇ図
、第３Ｈ図に示すように、自動等化フィルタの遅延を調
整するために使用する場合は切断される。第５Ｂ図の１
なる端子は、第４Ａ図で示される受信側のスタートシー
ケンスを実行することによって生ずる第１．２相におい
て、即ち、第４Ｂ図の２なる出力によって受信データを
禁止する信号を出す。・第５Ｂ図の５なる端子４よ、上
記のスタートシーケンスを開始させる信号、即ち、ｉ４
Ｅ図のキャリア断を表示する人くなる記号の端子に接続
される。第４Ｅ図のキャリア断、およびＡＧＣ制御信号
を作る処理は第５Ｂ図の人。

Ｃ１〜３　の処理ユニットで計算される。第５Ｂ図の６
なる端子にはＡ、Ｃ１〜３　における復調＠理によって
判定された変調符号、即ち、第２Ｅ図の−。

ｂ　なる信号が出力される。また、３なる端子番よ、Ａ
、Ｃ１〜３　なる処理ユニットで行われるもので、この
うち第４Ｅ図のＡＧＣ以外の部分の処理結果を出力する
ものであって、この信号は第４Ｆ図のＡＧＣなるＡＤ変
換を含む受信利得の自動調整回路に入力される。上記の
端子に直接に接続される０、Ｅ、Ｆ、Ｇ、Ｈ，Ｊなどば
、上記の端子に入出力する信号の一時レジスタを含むも
のである。

これら中継レジスタと処理ユニットＡ　ｅ　０１　ｅ　
”ＢｗＣは、ＲＥＳなる共通レジスタを時分割的に共有
し、相互の間のバイト信号の転送を可能とするものであ
る。上記各ブ四ツクが、他プｐツクと情報の交換を行う
ために、ＲＥＳをアクセスするには、第５Ｂ図のＭＰＸ
によって行う。この方法番よ、第５Ａ図の場合と同じで
ある。

第５Ｂ図のＡには、９−６ＫＨｚのリアルタイムクロッ
ク割込が行われる。この度にＲＥＳの特定アドレスに記
録されている第２Ａ図の６なる点の信号を読取って、第
２Ａ図の（、）なる部分の処理を行い、結果である第２
Ａ図の９と１０の信号をＲＥＳの別の特定アドレスに記
録する。この記録内容は、第５Ｂ図のＣ０がスロットを
与えられたときに読出される。第５Ｂ図のＡにおし）て
Ｃよ、最後の命令が実行されることによって、次のｇ、
６ＫＨ。

リアルタイムクロックの待合せ状態に入る。次に、第５
Ｂ図のＣ工は、２−４　ＫＨｚのリアルタイムクロック
割込が行われることによって、第２Ｃ図〜第２Ｆ図の部
分を計算するプログラムを実行する。

実行した結率は、第２Ｅ図の＆に、ｂｋなる信号値を記
録するＲＥＳの指定アドレスに入力する。

ＣがＲＥＳをアクセスするスロットが与えられたときは
−第２Ｃ図〜第２Ｆ図の処理に必要なｅｏａ　（Ｉとｓ
ｉｎθをそれぞれ記録するＲＥＳの指定アドレスから読
取る。この記録は、Ｃ２の処理によって作られるもので
ある。Ｃ工における上記の処理の最後の命令は、その２
−４　Ｋ　Ｈｚの割込待を行うものである。

次に、第５Ｂ図の０２　は、やはり２．４ＫＨ，のりア
ルタイムクロック割込みによって処理が行われる。処理
内容は第３Ａ図〜第３Ｄ図の自動位相制御、および第３
Ｆ図あるいは第３Ｆ図〜第３Ｈ図のクロックタイミング
の自動制御処理を行つモのである。自動位相制御の入出
力信号は、第３人図に示すようにＸ’（ｋＴ、）　、　
Ｙ’（ｋＴ、）とａｋ、ｂｋを几ＥＳの特定アドレスを
介してＣ１から転送され、ａｏｓθと８ｉユθをやはり
ＲＥＳの別の特定アドレスを介してＣ□へと転送される
゛。また、タイミングの自動制御を行うプログラムは、
上記のようにして入力した”　’　Ｙ’＃　ａｋｅ　ｂ
ｋによって作つ〜た２（ｋｒ、）を、ＲＥＳの特定アド
レスを介して第６３図の１７端子に連なるＨなるプ四ツ
クに転送される。第５Ｂ図のＣ６も２．４　Ｋ　Ｈｚク
ロックの割込みによって処理が行われ、第４Ａ図なる状
態図で表わされるスタートシーケンスと、第４Ｅ図なる
ＡＧＣ機能のうち、一点鎖線以外の部分を実行する。第
４Ａ図のブ冒グラムの機能を論理処理、および演算処理
のフローで表わしたものが、第４Ｂ図である。Ｅ、Ｆ、
Ｇ、Ｊなるブ四ツクと処理ユニット間の連絡についての
上述の説明の処理ユニットはＣ８である。この鑞か、Ｃ
０からｘ’、ｙ’。

ａｋ、ｂｋが転送される。

第５Ｃ図は第５Ａ図のＡ、Ｂ、Ｃ，第５Ｂ図のＡ、Ｃ１
，Ｃ，、Ｃ，なる各処理ユニットの内部植成を示すもの
である。第６Ｃ図に示す処理ユニットの構成は、蓄積プ
ログラム彫の汎用コンピュータと基本的には同じである
。処理ユニットを第δＡ図、および第５Ｂ図のような使
い方をする場合には、いわゆるＩ１０装置は汎用コンピ
ュータの場合のような使い方は行わないのであるが、第
５Ｃ図の左にある外部データバスや制御線から接続する
。第５Ａ図、および第５Ｂ図の場合、これらＩ１０装置
は、変復調器として動作させる前に、何等かの処置を行
うために一時的に接続されることとなる。

従来のシステム構成法では、第５Ｃ図の下イクロコード
プ四ツク、コントローラ・ブロック、データバスブロッ
ク、メモリ管理ブロック、およびシステムバスインタフ
ェースなどは、それぞれＬＳＩチップ、およびそれに付
随するメモリチップとＭＳＩチップなどから構成されて
いるものである。

従って、従来方式では、第５Ｃ図に示すように、各ブレ
ツク間の接続線が多くの交叉点を作る。しかし、これら
配線は、各モノリシック構造物の外側の配線によって行
うので問題はなかった。

本発明は、第５Ｃ図に示す全てのブレツクをモノリシッ
クな構造によって実現する。この状況を、従来の集積回
路技術によって実現するには上記の交叉点のために極め
て困難になる。本発明においては、第６Ａ図〜第６Ｉ図
に示すような方法によって第５Ｃ図の各ブロックの内部
構成においては勿論、上記各ブレツク間の配線に対して
も上記本発明方法を適用するものである。即ち、第６Ａ
図〜第６１図に示す方法は、第１のウェハのエツチング
によって取り去られた部分を、その他の材料によって埋
め合わせすることによって形成するものであって、例え
ば、第６Ｃ図に示す各ブロックは、同一の層において接
続を行うものではなく、各ブロックの接続線を異なる加
工層まで成長させ、その層においてブレツク間の接続の
ため上記のようなエツチング処理を行うものである。も
し、この接続の際に、再び交叉が発生するような場合が
あれば、その配線だけ取り止めて、さらに層を重ね、配
線できなかった端子をこの層まで成長させて接続を行う
。この方法によれば、第５Ｃ図の各ブロックを同一の層
に形成する必要はなく、上記の如き異なる加工層に形成
してもブロック間の接続を行うことが可能である。第６
Ａ図〜第６■図の方法によれば、従来の方法よりも奏上
りを向上できると考えられるが、従って、一層における
集積回路デバイスの数を増すことができる。さらに、各
ブロックを異なる層に分けて形成すれば、一層のデバイ
ス数を減少させることが可能となり、より多くのデバイ
スをモノリシックな集積回路に収容することができる。

第５Ｃ図の各ブロックの機能概要は、次のようである。

データ・バス・ブレツクは処理ユニットで必要なデータ
操作機能を備え、マイクレコードプ田ツクのメモリから
取り出された一連のマイクロ命令によって動作する。こ
の場合、取り出すべきメモリのアドレスは、コント０７
、ラブ四ツクが指定する。データ・バス・ブロックの主
なサブ・システムとしては、レジスタ、アレイシフタ、
算締論理回路などがある。

コントは一う・ブレツクは、マイク田コード・メモリの
アドレスを記憶するマイクルプログラム・カウンタと、
マイクロブ四グラームのループに閃する制御を行うカウ
ンタを含んでいる。また、マイクルプログラムカウンタ
や、ループ制御カウンタの位を記憶するためのスタック
も含んでいる。

メモリ管理ブロックは、データメモリのアドレスを指定
したり、データ・バス上のブロック間の通信の管理を行
う。また、データ・メモリにはいくつかの簡単なデータ
構造を形成することもできる。この場合、このブロック
はメモリをいくつかの領域に分割し、それぞれの領域に
おいて異なったデータ構造を実現することができる。そ
こではスタック、キュー、リンクリスト、アレイと云っ
た４つの基本的なデータ構造が実現できる。トランスバ
ーサル彫の処理を行う場合はアレイをデータ構造として
もつメモリとしマイク田コードは管理ブロックにデータ
をアレイ上をシフトするか、アレイ上の要素の値を読取
るなどを指定することによって、管理ブロックはシフト
レジスタの各種操作を行うこととなる。

システム・バス・インタフェースは、図のシステムバス
を通して他の処理システムと通信を行う。

第５Ａ図の各ブロックとＢＵＳとの間の接続を表わして
おり、第５Ｃ図のシステム・バスは第５Ａ図のＢＵＳに
、また、第５Ｃ図のシステム・バス・イネーブルは、第
５Ａ図のＭＰＸの出力のうち、各処理ユニットに配線さ
れるものに相当させることができる。第５Ａ図のり、Ｅ
、Ｆ、Ｇ、および第５Ｂ図のり、Ｅ、Ｆ、Ｇ、Ｈ，Ｉ、
ＪなどのブロックのＢＵＳ側は、第５Ｃ図のシステム・
バスインタフェースブロックのシステム会バス側と同じ
荷造となる。以上のことは、第５Ｂ図につｌ／）ても同
様である。

り四ツクブロックは、システムで必要な動作クロック信
号を作るが、第５Ａ図〜第５Ｂ図の動作クロック線のよ
うに各部からの駆動が可能であるとき、第５Ｃ図の外部
フラッグ端子は、第５Ａ図における２、４．４．８．９
．６ＫＨ，端子、および第５ｉ図における２、　４　、
９．　ｅＬＫＨ，端子に接続されるものである。

次に、本発明の各処理ユニットにおけるプルツク間の接
続に適用される微細加工方法、およびエツチング方法に
ついて説明する。

６微細加工による構造 集積回路を作る場合における工程には、膜状の材料をエ
ツチングすることが含まれる。エツチングを行うには、
レジスト画像を作るためにマスクと呼ばれる原板が必要
である。マスクは写真乾板のような働きをするもので加
工目的物の１０〜１００倍の描き易い大きさに拡大して
描いた原図から写真を得る方法で、縮小して製作する。

この加工を行うには、先づ、ウェハの表面に均一な厚さ
にレジスト剤を童布し、硬化させる処理を行ったあと、
マスクを通して光、雷、子線、あるいは一般に放射線の
照射を行う。レジスト剤は放射線の照射によって特定の
化学溶剤に対する溶解度が変化する材料である。マスク
には公知の電子ビーム描画法などによって特定の加工デ
バイスのパターンに対応した窓が画かれている。次に、
放射線、あるいは電子ビーム転写法などによってマスク
の窓を通り抜けた放射、あるいは電子線で照射されたレ
ジスト剤の部分を変質させる。ポジ形の現像を行った場
合は、変質した部分だけが溶は去り、ウェハ上にレジス
ト剤の膜パターンを作る。次ニ、ウェハを溶解、あるい
は除去するウェットな、あるいはドライなエツチング処
理によってレジスト剤の付着していないウェハの部分を
取り１去り目的とするデバイスの平面的な微細構造の一
部を形成する。

本発明では層をなす微細構造を可能とするもので、この
ために必要な条件は上述の如き第１のウェハのエツチン
グによって取り去られた部分をうめる形で第２のウェハ
を形成する処理が可能である必要がある。今、エツチン
グの完了した第１のウェハの上に別の材料を成長させて
上記の第２のウェハの材料を形成したとすると、この第
２の材料の面は第１のウェハの材料が取り去られた部分
にくぼみが生ずる。このくぼみ以外の第２ウエハの部分
の材料が取り去られるものである。このため次のような
処理を行う。第２の材料の上に再びレジスト剤を公布し
、第１のウェハを加工するときに用いたマスクを通して
第２のウェハ上のレジスト剤を照射する現像工程を行う
。これはネガ形の現像となる。即ち、照射されず変質し
てない部分のレジスト剤が除去され、除去された部分の
材刺・をエツチングすスへその組しジス％、割し＋隘ホ
される。このとき第１のウェハに用いたマスクの逆のパ
ターンを用いるとポジ形の現像工程となる。

即ち、照射されて変質した部分のレジスト剤が除去され
、その部分の材料がエツチングされる〇第６Ａ図は、上
記の方法によって２つの異なる材料の立体的な分布から
なる構造を形成する例を示すもので、半導体ウェハ１０
の表面には微細加工技術などを用いてデバイス２０が形
成されており、その表面には通常、保護膜３０が形成さ
れている。第６Ａ図（イ）はこの様子を示すものである
。

保＠膜３０には、Ｓ□０．などの酸化膜が用いられるが
、樹脂等の絶縁を用いることができる。次に、第６Ａ図
β）で示されるように、保護膜３０の所望の部分に、上
記の方法によって開口部４０を形成する。しかる後に、
第６Ａ図０で示すように、その他の材料５０を開口部４
０を含も保護膜３０の上面に形成する。次に、第６Ａ図
０に示すように、この材料５０を第６Ａ図０〕で形成し
たｊＪ口部４０のみ残してエツチング除去する。このと
き、材料５０と共に保護膜３０が同時にエツチングされ
ないよう、保Ｍ＃！３０と材料５０の組合せを考える必
要がある。次に、第６Ａ図ＣＢ）に示すように、再び表
面に保護膜３１を形成する。以下、この保護膜３１に対
して第６Ａ図（Ａ）〜（Ｄ）に用いたのと同じ工程を繰
り返し、第６Ａ図（Ｆ）に示されるような構造を得るこ
とができる。

第６Ａ図に示す多層工程における各加工層は、それぞれ
厚さをもっている。このことによって、サイドエツチン
グが起る。ｉａＡ図においては、このサイドエツチング
とサイドにおける盛り上り現像を無視して画いである。

サイドエツチングが行われる場合は、レジストの縁辺か
ら加工層パターンの側面がエツチングされ、仕上り寸法
Ｌｐはレジスト寸法ＬＲより小さくなる。第６Ｂ図（Ａ
）。

（Ｂ）はこの様子を示すもので、ＯはレジスＦ５＠は加
工層、■は基板である。（−Ａ）はエツチング前、（Ｂ
）はエツチング後の様子を示す。サイドエツチングの大
きさは変換差ＬＲ−Ｌｐによって表わされ、これは加工
層の膜の厚さに比例して大きくなる。従って、本発明の
工程の場合、材料の継ぎ目において隆起が生ずる可能性
があるが、この大きさはこのサイドエツチングの大きさ
によって左右される。マスクの寸法は、これらサイドエ
ツチングを利用して隆起をなくすための大きさを見込ん
で定めることとなる。第６Ｂ図（Ｃ）　−（Ｄ）ｐ（Ｅ
）は、第６Ａ図（Ｂ）、（Ｃ）、（Ｄ）に示す工程を上
記のようなサイドエツチングと、それによって材料の継
ぎ目に生ずる隆起が調整された結果を示すものである。

従って、第６Ａ図（Ｆ）に示す２なる構造の界面は、実
際には図のように滑らかではなくなる。このことから、
これらの立体的構成の寸法の精度は、サイドエツチング
の大きさによって定まることとなる。

上記の方法によれば、複数種類の材料の立体的な分布を
作ることができる。本発明では、これらの方法を複数の
平面を重ねる形式をとる多層システムを構成することを
可能とするものであって、第６Ａ図は下層平面の電子回
路デバイスのシステＡ２０に対して、第６Ａ図ＣＦ）の
２なる構造によってさらに上面に積層して作られる電子
回路デバイシステムとの結合を行うことが可能である。

第６Ａ図（Ｆ）の２なる構造の材料は、光導性のものと
すれば、上下層システムの光による結合が可能であり、
導電性の材料ならば電気的結合が可能である。

次に、デバイスの内部の構造については、ｐ形およびｎ
形半導体の分布が必要である。このために第６Ａ図の方
法をそのまま用いることはできないが、これらの方法を
用いられる材料に応じて変形することによって、Ｄｎ接
合の立体的な分布を作ることができる。先づ、単結晶シ
リコンなど単結晶半導体を用いる場合においては、導体
基板上に単結晶半導体を気相成長させ、更にその上に酸
化膜の気相成長を行う。その上にレジスト膜を塗布し、
ｎ形半導体とする部分に粒子線照射を行い、照射されな
い酸化膜をエツチングしｎ形の不純物の熱拡散を行う。

残った酸化膜を溶解して再び全面に酸化膜の気相成長を
行い、ｐ影領域とする部分に同様の処理を行ってｐ形拡
散を行う。この方法は、後述のように上記導体基盤をエ
ツチングによって除去する必要から立体化の上で融通性
に欠ける点がある。溝成法に融通性をもたせるには、基
板が絶縁物となる場合がある。この場合、上記のような
方法でｐｎ接合を作ろうとすると、半導体部分は多結晶
となり、不純物を拡散させることができない。単結晶を
用いずに不純物を混入し、所要のｐｎ接合の立体的分布
を作るには、単結晶半導体ではなく、アモルファス半導
体を用いる。これは直流のグ四−放電分解により形成さ
れるもので、Ａ形不純物としてＰＨ８＃、形不純物とし
てＢ、）ｉ、などが用いられ、これらをドーピングする
には単結晶シリスンの場合と同様、ＳＨ，にＰＨｓ、あ
るいはＢ。

Ｈ６を混合することにより行う。

第６０．６Ｂ図は、第６Ａ図の方法をアモルファスシリ
コンなどの半導体を材料としＭＯＳデバイスを構成する
場合に適用するものである。第６Ｃ図において、（Ａ）
は１０なる絶縁物基板上に上記のグシー放電によって２
０なるｐ形の不純物を含も半導体を形成する工程の結果
を示す。次に（Ｂ）は（Ａ）の２０をエツチングするこ
とによつて得られるものである。これはレジスト像によ
るドライエツチング法などによるものでエツチングガス
としてＣＦ４．　ＣＦ、十〇、、　ＣＦ、＋Ｎ、などを
利用する。（Ｃ）においては（Ｂ）の全面に酸化物の気
相成長を行い、１１なる絶縁膜を形成する。（Ｄ）では
、１１の２二〇の上の部分をエツチングする。この場合
、絶縁膜が８□０．である場合、エツチングガスとして
ＨＦガスを用いるなど、半導体をエツチングする場合に
用いるものとは興なるものが用いられる。（Ｅ）では（
Ｄ）の構造の全面に酸化膜などの気相成長を行い、（Ｆ
）において２０なるｐ形半導体の上に窓をあけ％（Ｇ）
のように２１なる同じｐ形半導体を上記の方法で成長エ
ツチングし、（Ｈ）なる構成とする。ここで、（Ｈ）に
おいて、ＭＯＳデバイスのｌ形半導体を形成すべく１２
なる結ａｍの２０なるＰ形半導体の上の部分をエツチン
グする。このとき用いたレジスト腹をそのままとし、（
Ｊ）のように３０なるｎ形半導体をｐ形半導体の方法と
同種の方法によって成長させ、エツチングレジスト膜を
除去することによって、（Ｋ）の構成とする。第６Ｃ図
（ｂ）（Ｌ）〜（０）までの処理は、４０なる絶縁膜と
５０なる導体材料によってＭＯＳデバイスとその電極を
作る工程を示すものである。第６Ｃ図０け、上記の工程
で構成されたＭＯＳデバイスで、■、θ、Ｏは同図（０
）にも示すようにその電極である。（ＩＰ）の■、＠は
例えに第６Ａ図（Ｆ）の２で示される導体であって、′
より下層の電子回路デバイスに接続される。（Ｐ）の■
とのを作る工程については、第６Ｃ図（Ａ）〜（０）に
は含まれていない。上記電極工程を含めれば（Ａ）〜（
０）のにかに４つの工程が増加する。

本発明では、上述のように第１のウェハのエツチングに
よって取り来られた部分を、第２のウェハでうめるよう
に加工を行うものであって、ｐ形、およびｎ形半導体の
空間的な分布を層によって制御するものである。第６Ａ
図（Ｆ）の１０．２０のように、従来の微細加工技術に
よって作られたデバイスに適用すれけ複数の層からなる
集積回路゛を相互に接続することが可能である。この場
合、最下層以外の層は第６０図ＣＰ）に示すようなデバ
イスからなるシステムによる集積回路となる。

第６Ｃ図ＣＰ）に示すデバイスによって集積回路を作る
には、次のような方法を例としてあげることができる。

即ち、同図（Ｐ）を上部から見た構成は、同図（Ｑ）上
段のようになる（Ｑ）の■。

＠、θ、Ｏ９＠は、（Ｐ）の同じ記号が示す構成に対応
し、さらに（Ｑ）の６．■、■、■は（Ｐ）と同時に作
られたデバイスの電極である。このデバイスは、例えば
ダイオードであるとすると、このダイオードの１１２１
接合部分の構造は、第６Ｃ図の（、Ｆ　）〜（０）まで
の各工程と同時に作られるものであり、この構造より下
の層の部分は、Ｍ。

６図の（Ａ）〜（Ｅ）なる工程に並行して行われるが、
この工程における半導体部分２０以外の部分と同様に絶
縁物の成長によって構成される。

また、ＭＯ８形素子を用いる電子回路図において、抵抗
に相当する素子は、第６Ｃ図（Ｐ）と同じ要素からなっ
ており、第６Ｃ図の各工程において構成され、その端子
は（Ｑ）のＯ，＠、Ｏ，Ｏ，■と同じ構成となる。これ
らのデバイス間の接続は、第６Ｃ図（Ｑ）に示す端子間
を導体によって接続することによって行うもので、（Ｑ
）に示すような接続面に保護膜と端子導体の一層だけの
成長を行い、その上面に金属導体の蒸着を行い、（Ｑ）
に示す端子を接続する配線パターンを窓とするマスクに
よってエツチングを行う。交叉配線が生ずる場合には、
その端子と保護膜の成長をもう一層構成して、同様の処
理によって配線を行う。

本発明によれに、デバイス間の接続を接続面をなす層を
設けて行う。接続線が交叉するような事態が起これば、
さらに接続面をなす層を作ればよいので、従来の集積回
路の場合のようにいわゆるトポ四ジカルな問題は起って
来ない。しかし、工程をできるかぎり少くするには、デ
バイス間の接続は一層の内部で行われるようにする必要
がある。

工程を少くするもう一つの配慮は、それぞれの層に含ま
れるデバイスの数を多くシ、シかも用いられる材料を少
くする必要がある。特に％第ＯＣ図の４０なる層、即ち
、ＭＯ８構造における絶縁層のように層の厚さを小さく
する必要がある場合には、その他のデバイスについても
層を合わせる必要がある。第６Ｄ図は、このような工程
の例を示すもので１図の１，２．・・・５は層の番号で
あり、■ＩＯ２θはそれぞれバイポーラトランジスタと
それを用いる回路で抵抗の役割をもつデバイス。

ダイオード、およびアナログ回路における乗算を行うＭ
ＯＳデバイスである。３層は、ＭＯＳデバイスθでは、
ベースとなる示色縁層であり、■ではバイポーラ栂造に
おけるベースとなるｐ形半導体の部分になる。■なるダ
イオードはθ、■のように特に厚さの小さい屑を必要と
しないが、他のデバイスと工程を合わせるために、ｐ形
半導体の層の工程を入れている。１なる層は絶縁物とｐ
形半導体、２は導体、１形半導体、ｎ形半導体、および
絶縁物からなり、その他の暦は２層よりは材料の数は少
い。従って、ｓａＥ図の工程は、第６Ｄ図の（Ｐ）の場
合と同じになる。以上のような考え方によって、ＮＡＮ
Ｄ回路をベースにした論理回路を作るに必要な基本的な
デバイスの構成法は、第６Ｆ、６Ｇ図のようになる。（
Ａ）、（Ｂ）。

（Ｃ）は、それぞれインバータ、ＮＡＮＤ、およびＮＯ
Ｒ回路であり、それぞれの図において■。

Ｏ２０はそれぞれ回路図、多層構成の平面図、および同
じ多層構成の側面図を示す。側面図の右側の数字は層の
番号であり、これらのデバイスは同一工程において構成
され、その上面に接続面を構成し配線のためのエツチン
グ工程によって配線される。接続面は交叉が生ずる場合
は、２層以上になる。また、フリップ・フレツブなどの
記憶回路についても同様にして構成され、第６Ｇ図（Ｄ
）のようになる。ここでＱ工〜Ｑ６はＫＳ　６　Ｄ図（
Ｉ’）のようなＭ　ＯＳデバイスであり、■、Ｃ９のは
それぞれ回路図、平面図、側面図である。この回路の場
合、第６　Ｆ図（Ａ）〜（Ｃ）と層を合わせるために、
交叉配線をう回させる構成とした。

バイポーラトランジスタについても、同様の論理回路用
基本回路を考えることができる。これは、第６Ｅ図←）
なるデバイスを素子として用いるもので、同図左側に示
す層番号のうち、５層を用いて配線を行うもので、もし
、第６Ｅ図θなる乗算デバイスを用いなければ、ＭＯＳ
デバイスより少い４層で基本回路を作ることができる。

第６Ｈ１６■図は、第６Ｆ、６Ｇ図のＭＯＳ形のＮＡＮ
Ｄ基本回路に対応したバイポーラトランジスタによるＮ
ＡＮＤ基本回路である。

以下第６Ｈ，６層図に関する説明は、第６Ｆ、６Ｇ図に
関する説明において、ＭＯＳデバイスをバイポーラデバ
イスと読み替えたものとなる。

効果 以上説明したように、本発明によれば、量子化雑音のき
わめて小さい対数目盛形のＡＤ変換器を、処理ビット数
を増加させずに適用することができるので、ディジタル
信号処理によって２線４線の平衡を保つことが可能とな
る。したがって、２線回線を介して双方向伝送を行うこ
とができ、回線条件の大きな変化をも許容する。

【図面の簡単な説明】

第１Ａ図は本発明の実施例を示す変復調ユニットに用い
る演算回路のブロック図、第１Ｂ図、第１ｃ図は第１Ａ
図のシフトレジスタＡ□、Ｂ禽の部分の詳細図、第２Ａ
図、第２Ｂ図は（２，１１）式を処理する回路のブロッ
ク図、第２Ｃ図は自動等化処処回路のブロック図、第２
Ｄ図はトランスバーサル・フィルタの調整処理回路のブ
ロック図、第２Ｅ図は（２，１８）、　（２，１９）式
の処理回路のブロック図、第２Ｆ図は直列形自動等化器
の出力エラーの予測値をめる回路の図、第２Ｇ図はシフ
トレジスタのブロックＮの回路図、第３Ａ図は低域通過
フィルタを用いる回路の図、第３Ｂ図はディジタル・フ
ィルタの処理回路の図、第３Ｃ図は多重ラグ・フィルタ
回路の構成図、第３Ｄ図は第２Ｇ図のブロックＮのかわ
りの回路の構成図、第３Ｅ図はマスク・り四ツク発振回
路のブロック図、第３Ｆ図は（３，９）　、　（３，１
０）式を処理する回路の図、第８Ｇ図はタイミング調整
処理回路の図、第３Ｈ図は（３゜１４）式の計算処理回
路の図、第４Ａ図は復調側のスタート・シーケンスの状
態転移図、第４Ｂ図は復調部の制御回路のブロック図、
第４Ｃ図は変調側のスタート・シーケンスの状態転移図
、第４Ｄ図は第４Ｃ図の制御を行う処理回路のブロック
図、第４Ｅ図は受信変調波ＡＧＣ回路のブロック図、第
４Ｆ図は、処理回路と周辺回路の全体系統図、第４Ｇ図
は送受信間のリターン・四スを保つ回路の信号処理図、
第４Ｈ図は（４，８）　、　（４，９）式の処理フロー
図、第４Ｉ図はクロック供給回路のブロック図、第５Ａ
図は第４Ｆ図の変調部（ＭＯＤ）の内部構成図、第５８
図は第４Ｆ図の復調部（ＤＢＭ）の内部Ｉ４構成、第５
Ｃ図は第５Ａ図と第５Ｂ図（７）Ａ、Ｂ、Ｃ，Ｃ，〜Ｃ
８の各処理ユニットの内部構成図、第６Ａ図は異なる材
料の立体的分布からなる構造の断面図、第６Ｂ図はエツ
チング前後の多層工程図、第６Ｃ図、第６Ｄ図は第６Ａ
図において、アモルファス・シリコン等の半導体を材料
としてＭＯＳデバイスを構成する場合の図、第６Ｅ図は
■抵抗トランジスタ、゛＠ダイオード、θ乗算デバイス
の交叉配線の断面構造図、第６Ｆ図、第６Ｇ図は（Ａ）
インバータ、（Ｂ）ＮＡＮＤ。 （Ｃ）ＮＯＲ，（Ｄ）記憶デバイスについての多Ｎ構成
の平面、側面図、第６Ｈ図、第６１図は（Ａ）インバー
タ、（Ｂ）ＮＡＮＤ、、（Ｃ）ＮＯＲ（Ｄ）記憶デバイ
スについてのバイポーラ・トランジスタによる回路構成
図である。 １０：半導体ウェハ、２０：デバイス、３０：保護膜、
４０：開口部。 第　２　Ｆ ｈ←２　ｇＭ−１八←ｌ 第　２　Ｇ　図 ｇＯｈＯ 第　３　Ａ　図 Ｘ’（ｋＴ２）　Ｙ’（ｋＴ２） 第　３　Ｂ　図 （ａ） 第　３　Ｃ図 （ＥＬ） 第　３　Ｄ　図 １　２−−一−−り 第　３　Ｅ　図 第　４０　図 に 第　４　Ｄ　図 バ 第　４　Ｇ　図 （ａ） 第　４　Ｈ図 （ａ） 第　６　Ａ　図 ３０ 第　６　Ｂ　図 第　６　Ｃ図 第６Ｄ図 ｎ 第　６　Ｇ　図 ０ 彫　６　Ｈ図 第　６　Ｉ　図 ■ 手続補正書（方式） ％式％（６ １、事件の表示 昭和　５８年　特　許願第１６５９９９号２・発明の名
称　２線４線変換方式。 ３、　補正をする者 事件との関係　特？ｌｆ　出願人 ４、代理人

Claims (1)

1. 【特許請求の範囲】 α）入力アナログ信号の任意時点の値に対し、数値の対
   数に比例するディジタル値に変換するＡＤ変換器と、該
   ＡＤ変換器の出力値を前記入力アナログ信号の値に比例
   するように変換する読取り専用メモリとを設け、該読取
   り専用メモリの出力を自動利得調整信号を用いて増倍す
   ることによりあらかじめ定めたレベルにする処理を行い
   、該処理の処理ビットのうち高位ビットのみを前記処理
   の後位の処理で行い、該後位処理にトランスバーサル・
   フィルタを通した送信信号を受信信号から引き算し、送
   受相関係数の絶対値が０に近ずく方向に前記トランスバ
   ーサル・フィルタの係数を調整することを特徴とする２
   線４線変換方式。 ｅ）前記処理を行うためのユニットは、複数の層を構成
   することによりブ四ツク間を接続し、数値的にめたサン
   プル値動作式を演算処理することによって２線４線変換
   を行うことを特徴とする特許請求の範囲第１項記載の２
   線４線変換方式。