JPS606549B2 - 薄膜抵抗回路体の製造方法 - Google Patents
薄膜抵抗回路体の製造方法Info
- Publication number
- JPS606549B2 JPS606549B2 JP56146089A JP14608981A JPS606549B2 JP S606549 B2 JPS606549 B2 JP S606549B2 JP 56146089 A JP56146089 A JP 56146089A JP 14608981 A JP14608981 A JP 14608981A JP S606549 B2 JPS606549 B2 JP S606549B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resistor
- substrate
- film resistor
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の詳細な説明】
本発明は、抵抗器、より詳しく述べるならば基板上に形
成した薄膜抵抗器およびその配線からなる薄膜抵抗回路
体の製造方法に関するものである。
成した薄膜抵抗器およびその配線からなる薄膜抵抗回路
体の製造方法に関するものである。
薄膜抵抗器およびその配線を基板（例えばアルミナ基板
）上に形成して薄膜抵抗回路体を製造するには、従来ホ
トリングラフィ法あるいはマスク蒸着法を利用していた
。
）上に形成して薄膜抵抗回路体を製造するには、従来ホ
トリングラフィ法あるいはマスク蒸着法を利用していた
。
フオトリングラフィ法では、基板全面に抵抗体層又は導
電層をスパッタあるいは蒸着によって形成し、ホトレジ
ストを利用したホトェッチングによって所定の回路パタ
ーンにすることで薄膜抵抗回路体を得ていた。またマス
ク蒸着法では、ステンレスやニッケル薄板マスクに設け
た回路パターンを通して抵抗体物質又は導電物質を基板
上に選択的に蒸着することで得ていた。抵抗体層（物質
）と導電層（物質）とについてパターニングするためエ
ッチング工程あるいは蒸着工程が煩雑である。前者のホ
トェツチング法においては、ホトェッチング処理でのレ
ジスト塗布、露光、現像、エッチング、洗浄に時間と手
間がかかり、さらに、高価なガラスマスクが必要となる
。そして、後者のマスク蒸着法においては、マスク位置
合せ謀葦葦やマスクの耐久性が問題となり、またマスク
費用がかかる。本発明の目的は、従来よりも簡単な工程
でかつ製造コストを低減した薄膜抵抗回路体の製造方法
を提供することである。
電層をスパッタあるいは蒸着によって形成し、ホトレジ
ストを利用したホトェッチングによって所定の回路パタ
ーンにすることで薄膜抵抗回路体を得ていた。またマス
ク蒸着法では、ステンレスやニッケル薄板マスクに設け
た回路パターンを通して抵抗体物質又は導電物質を基板
上に選択的に蒸着することで得ていた。抵抗体層（物質
）と導電層（物質）とについてパターニングするためエ
ッチング工程あるいは蒸着工程が煩雑である。前者のホ
トェツチング法においては、ホトェッチング処理でのレ
ジスト塗布、露光、現像、エッチング、洗浄に時間と手
間がかかり、さらに、高価なガラスマスクが必要となる
。そして、後者のマスク蒸着法においては、マスク位置
合せ謀葦葦やマスクの耐久性が問題となり、またマスク
費用がかかる。本発明の目的は、従来よりも簡単な工程
でかつ製造コストを低減した薄膜抵抗回路体の製造方法
を提供することである。
この目的が、薄膜抵抗回路体を製造するのに、工程の〜
例：の基板上にペースト状物質を所定パターンにスクリ
ーン印刷工程；‘ィー抵抗体層をスパッタ又は蒸着によ
って基板およびペースト状物質の層の全表面上に形成す
る工程：【ゥー抵抗体層の薄膜抵抗器の形成領域上にペ
ースト状物質をスクリーン印刷する工程；〇導電層を蒸
着によって全表面上に形成する工程；および、即前述の
抗および‘ゥ’工程にて印刷したペースト状物質を除去
すると同時にその上にある抵抗体層および導電層を除去
して（いわゆるリフトオフ法によるパターニングにて）
、所定パターンの抵抗体層および導体層を残す工程；か
らなることを特徴とする製造方法によって達成できる。
例：の基板上にペースト状物質を所定パターンにスクリ
ーン印刷工程；‘ィー抵抗体層をスパッタ又は蒸着によ
って基板およびペースト状物質の層の全表面上に形成す
る工程：【ゥー抵抗体層の薄膜抵抗器の形成領域上にペ
ースト状物質をスクリーン印刷する工程；〇導電層を蒸
着によって全表面上に形成する工程；および、即前述の
抗および‘ゥ’工程にて印刷したペースト状物質を除去
すると同時にその上にある抵抗体層および導電層を除去
して（いわゆるリフトオフ法によるパターニングにて）
、所定パターンの抵抗体層および導体層を残す工程；か
らなることを特徴とする製造方法によって達成できる。
ペースト状物質には厚膜用ペースト（例えば、抵抗ペー
スト、導体ペースト、絶縁ペースト、譲函体ペースト）
、あるいは耐熱性シリコングリース、ホトレジストなど
があり、適度の粘性（スクリーン印刷後の形状保持性）
、基板とのねれ性、耐熱性（蒸着中に受ける頬射熱に対
する）、蒸着作業を悪化させるガスの発生のないこと「
水中又は溶剤中での剥離性などの特性を備えた物質が使
用できる。本発明の場合にはスクリーン印刷した厚膜ペ
ーストを乾燥させるが、従来の厚腰ペースト使用の際の
高温焼成は行なわない。基板にはアルミナ基板が一般的
に用いられているが、ガラス、アルマイト、耐熱有機板
材などの基板でもスパッタリング、蒸着時の雰囲気に耐
えかつペーストのスクリーン印刷ができるものであれば
よい。
スト、導体ペースト、絶縁ペースト、譲函体ペースト）
、あるいは耐熱性シリコングリース、ホトレジストなど
があり、適度の粘性（スクリーン印刷後の形状保持性）
、基板とのねれ性、耐熱性（蒸着中に受ける頬射熱に対
する）、蒸着作業を悪化させるガスの発生のないこと「
水中又は溶剤中での剥離性などの特性を備えた物質が使
用できる。本発明の場合にはスクリーン印刷した厚膜ペ
ーストを乾燥させるが、従来の厚腰ペースト使用の際の
高温焼成は行なわない。基板にはアルミナ基板が一般的
に用いられているが、ガラス、アルマイト、耐熱有機板
材などの基板でもスパッタリング、蒸着時の雰囲気に耐
えかつペーストのスクリーン印刷ができるものであれば
よい。
なお、厚膜用ペーストおよび基板については、例えば、
池上昭著：「厚膜／・ィブリット材料とプロセス技術の
進歩↓電子材料、Ｖｏｌ．１７Ｎｏ．１０（１９７母王
１０月号）ｐ．５４一６０によっても知られている。
池上昭著：「厚膜／・ィブリット材料とプロセス技術の
進歩↓電子材料、Ｖｏｌ．１７Ｎｏ．１０（１９７母王
１０月号）ｐ．５４一６０によっても知られている。
抵抗体物質には窒化タンタル（Ｔａ２Ｎ）、Ｎｉ−Ｃｒ
などを用いることができ、また、導電性物質には、銅（
Ｃｕ）、アルミニウム（ＡＩ）、ニッケル（Ｎｉ）、金
（Ａｕ）、白金（Ｐｔ）、クロム（Ｃｒ）などの良導電
性金属を用いることができる。
などを用いることができ、また、導電性物質には、銅（
Ｃｕ）、アルミニウム（ＡＩ）、ニッケル（Ｎｉ）、金
（Ａｕ）、白金（Ｐｔ）、クロム（Ｃｒ）などの良導電
性金属を用いることができる。
以下、添付図面を参照して実施例によって本発明を詳細
に説明する。
に説明する。
第１図に示した抵抗回路に相当する薄膜抵抗回路体を製
造することにする。
造することにする。
セラミック（例えばアルミナ）基板１上で回路パターン
以外の所に厚腰用ペースト（例えばオーバコート剤）２
をスクリーン印刷する。
以外の所に厚腰用ペースト（例えばオーバコート剤）２
をスクリーン印刷する。
例えば、スクリーンには＃３２５メッシュものを使用し
、２０仏厚さに厚膜用ペーストを印刷し、８０〜１５０
午○の温度にて大気中で１０〜２０分間乾燥する。次に
、この基板をスパッタリング装置内に配置して、タンタ
ル（Ｔａ）をアルゴン（〜）および窒素（Ｎ２）の混合
ガス下でスパッタリングして基板全面にＴａ２Ｎ膜（抵
抗体層）３を第２図および第３図のように形成する。Ｔ
ａ２Ｎ膜の厚さは例えば１０００Ａである。前述の厚膿
用ペーストを少なくとも薄膜抵抗器となるべき抵抗体層
３の部分の上にスクリーン印刷して「第４図および第５
図のように厚膿用ペーストマスク４を形成する。
、２０仏厚さに厚膜用ペーストを印刷し、８０〜１５０
午○の温度にて大気中で１０〜２０分間乾燥する。次に
、この基板をスパッタリング装置内に配置して、タンタ
ル（Ｔａ）をアルゴン（〜）および窒素（Ｎ２）の混合
ガス下でスパッタリングして基板全面にＴａ２Ｎ膜（抵
抗体層）３を第２図および第３図のように形成する。Ｔ
ａ２Ｎ膜の厚さは例えば１０００Ａである。前述の厚膿
用ペーストを少なくとも薄膜抵抗器となるべき抵抗体層
３の部分の上にスクリーン印刷して「第４図および第５
図のように厚膿用ペーストマスク４を形成する。
この厚膜用ペーストマスク４を前述と同じ条件で乾燥す
る。次に、この基板を真空蒸着装層内に配置し、初めニ
ッケル−クロム（Ｎｉ−Ｃｒ）を続いて銅（Ｃｕ）を基
板全面上に蒸着して導電層５を形成する。導電層５を形
成しているＮｉ−Ｃｒ膜は例えば１０００Ａ厚さであり
、Ｃｕ膜は例えば５０００Ａ厚さである。Ｎｊ−Ｃｒ膜
を形成するのは、Ｔａ２Ｎ膜の上に直接に銅又は金（Ａ
ｕ）膜を蒸着させるとその界面に金属拡散層が生じたり
、Ｔａ２Ｎ膜との接着性が十分でないので、それらを防
止するためである。そして、この基板を純水中にて５な
し、し１粉ご間超音波洗浄すると、大部分の厚膜用ペー
スト２およびペーストマスク４が剥離し、同時にその上
の抵抗体層３および導電層５が基板１から除去される。
る。次に、この基板を真空蒸着装層内に配置し、初めニ
ッケル−クロム（Ｎｉ−Ｃｒ）を続いて銅（Ｃｕ）を基
板全面上に蒸着して導電層５を形成する。導電層５を形
成しているＮｉ−Ｃｒ膜は例えば１０００Ａ厚さであり
、Ｃｕ膜は例えば５０００Ａ厚さである。Ｎｊ−Ｃｒ膜
を形成するのは、Ｔａ２Ｎ膜の上に直接に銅又は金（Ａ
ｕ）膜を蒸着させるとその界面に金属拡散層が生じたり
、Ｔａ２Ｎ膜との接着性が十分でないので、それらを防
止するためである。そして、この基板を純水中にて５な
し、し１粉ご間超音波洗浄すると、大部分の厚膜用ペー
スト２およびペーストマスク４が剥離し、同時にその上
の抵抗体層３および導電層５が基板１から除去される。
続いてこの基板をインブロピルアルコール中に入れて超
音波洗浄して残った厚腰用ペースト２および４を完全に
除去し、その上の抵抗体層３および導電層５を除去する
。このようなりフトオフが行なわれて第６図および第７
図に示す回路パターンの抵抗体層３および導電層５が残
る。露出している抵抗体層３の部分ＡおよびＢが薄膜抵
抗器となり、必要に応じてレーザトリミングを行ない所
定抵抗値のものとする。従って、第１図の抵抗回路の薄
膜抵抗回路体が得られる。上述した抵抗回路および薄膜
抵抗回路体は単なる一例であって、いろいろな抵抗回路
や製品に本発明が応用できることは明らかである。本発
明は厚膜ペーストを使用した厚膜抵抗回路体の製造性お
よび薄膜抵抗器の信頼性を絹合せたものである。
音波洗浄して残った厚腰用ペースト２および４を完全に
除去し、その上の抵抗体層３および導電層５を除去する
。このようなりフトオフが行なわれて第６図および第７
図に示す回路パターンの抵抗体層３および導電層５が残
る。露出している抵抗体層３の部分ＡおよびＢが薄膜抵
抗器となり、必要に応じてレーザトリミングを行ない所
定抵抗値のものとする。従って、第１図の抵抗回路の薄
膜抵抗回路体が得られる。上述した抵抗回路および薄膜
抵抗回路体は単なる一例であって、いろいろな抵抗回路
や製品に本発明が応用できることは明らかである。本発
明は厚膜ペーストを使用した厚膜抵抗回路体の製造性お
よび薄膜抵抗器の信頼性を絹合せたものである。
第１図は抵抗回路図であり、第２図、第４図および第６
図は本発明に係る製造方法を説明するための第１図の抵
抗回路に相当する薄膜抵抗回路体の部分斜視図であり、
第３図、第５図および第７図は第２図、第４図および第
６図中の矢印皿−ｍ、Ｖ−ＶおよびＷ一肌それぞれの断
面図である。 １・・・・・・基板、２・・・・・・厚膜ペースト、３
・・・・・・抵抗体層、４…・・・厚膜ペーストマスク
、５…・・・導電層、Ａ，Ｂ・・・・・・薄膜抵抗器。 第１図第２図 第３図 第４図 第５図 第６図 第７図
図は本発明に係る製造方法を説明するための第１図の抵
抗回路に相当する薄膜抵抗回路体の部分斜視図であり、
第３図、第５図および第７図は第２図、第４図および第
６図中の矢印皿−ｍ、Ｖ−ＶおよびＷ一肌それぞれの断
面図である。 １・・・・・・基板、２・・・・・・厚膜ペースト、３
・・・・・・抵抗体層、４…・・・厚膜ペーストマスク
、５…・・・導電層、Ａ，Ｂ・・・・・・薄膜抵抗器。 第１図第２図 第３図 第４図 第５図 第６図 第７図
Claims (1)
- １ 基板上に所定パターンの薄膜抵抗器および配線を形
成することを含んでなる薄膜抵抗回路体の製造方法にお
いて、下記工程（ア）〜（オ）：（ア）前記基板上にペ
ースト状物質を所定パターンにスクリーン印刷する工程
、（イ）前記薄膜抵抗器となる抵抗体層をスパツタ又は
蒸着によつて全表面上に形成する工程、（ウ）前記抵抗
体層の少なくとも前記薄膜抵抗器の形成領域上にペース
ト状物質をスクリーン印刷する工程、（エ）前記配線と
なる導電層を蒸着によつて全表面上に形成する工程、お
よび（オ）前記（ア）および（ウ）工程にて印刷したペ
ースト状物質を除去すると同時にその上にある前記抵抗
体層および導電層を除去する工程、からなることを特徴
とする薄膜抵抗回路体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56146089A JPS606549B2 (ja) | 1981-09-18 | 1981-09-18 | 薄膜抵抗回路体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56146089A JPS606549B2 (ja) | 1981-09-18 | 1981-09-18 | 薄膜抵抗回路体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5848446A JPS5848446A (ja) | 1983-03-22 |
| JPS606549B2 true JPS606549B2 (ja) | 1985-02-19 |
Family
ID=15399877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56146089A Expired JPS606549B2 (ja) | 1981-09-18 | 1981-09-18 | 薄膜抵抗回路体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS606549B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181239A (ja) * | 1983-03-30 | 1984-10-15 | Mitsubishi Rayon Co Ltd | 含フツ素アクリル酸エステル又はメタクリル酸エステルの製造方法 |
-
1981
- 1981-09-18 JP JP56146089A patent/JPS606549B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5848446A (ja) | 1983-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5792781B2 (ja) | 金属ストリップ抵抗器とその製造方法 | |
| JPS61188902A (ja) | チツプ抵抗器及びその製造方法 | |
| US4119480A (en) | Method of manufacturing thick-film circuit devices | |
| US6280907B1 (en) | Process for forming polymer thick film resistors and metal thin film resistors on a printed circuit substrate | |
| KR900000438B1 (ko) | 마스크 없는 크래딩 공정용 금속 피복방법 | |
| JPS606549B2 (ja) | 薄膜抵抗回路体の製造方法 | |
| JPH07249712A (ja) | 窒化アルミニウム基板上に抵抗性導電パターンを形成する方法 | |
| JPS6260662A (ja) | サ−マルヘツドの製造方法 | |
| JPH0139236B2 (ja) | ||
| JP2642749B2 (ja) | 薄膜配線基板 | |
| JPH0321352B2 (ja) | ||
| JP2703756B2 (ja) | 混成集積回路基板上に薄膜および厚膜抵抗を同時に形成する方法 | |
| JP2004022476A (ja) | セラミックスヒータ及びその製造方法 | |
| JP3287285B2 (ja) | ガラスセラミックス配線基板の製造方法 | |
| GB1002358A (en) | Improvements in and relating to the manufacture of electrical components by coating of metal on to an insulating substrate | |
| JP2705069B2 (ja) | 薄膜抵抗器及びその製造方法 | |
| JP3129912B2 (ja) | サーマルヘッドの製造方法 | |
| Hoffman et al. | Cermet Resistors on Ceramic Substrates | |
| JPH06302951A (ja) | 配線基板及びその製造方法 | |
| JPH07254534A (ja) | 電子部品の外部電極形成方法 | |
| JPH04214368A (ja) | サーマルヘッドおよびその製造方法 | |
| JPH0234966A (ja) | アモルファス半導体薄膜上の金属電極のパターニング法 | |
| JPS6314515B2 (ja) | ||
| JPH07106102A (ja) | 電子部品およびその製造方法 | |
| JP2760560B2 (ja) | 回路基板 |