JPS6314515B2 - - Google Patents
Info
- Publication number
- JPS6314515B2 JPS6314515B2 JP52141554A JP14155477A JPS6314515B2 JP S6314515 B2 JPS6314515 B2 JP S6314515B2 JP 52141554 A JP52141554 A JP 52141554A JP 14155477 A JP14155477 A JP 14155477A JP S6314515 B2 JPS6314515 B2 JP S6314515B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- dispersed
- metal
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010409 thin film Substances 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 15
- 238000003384 imaging method Methods 0.000 claims description 11
- 230000004907 flux Effects 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000010408 film Substances 0.000 claims description 4
- 229910010272 inorganic material Inorganic materials 0.000 claims description 4
- 239000011147 inorganic material Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 17
- 239000004020 conductor Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 238000000059 patterning Methods 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 229910016331 Bi—Ag Inorganic materials 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910002482 Cu–Ni Inorganic materials 0.000 description 1
- 229910017945 Cu—Ti Inorganic materials 0.000 description 1
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 229910002668 Pd-Cu Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Physical Vapour Deposition (AREA)
Description
【発明の詳細な説明】
本発明は、ガラス、セラミツク、サフアイア等
の無機材料から成る基板上に、乾式法で金属薄膜
から成る徴細回路パターンを有する回路基板を作
ることに関する。
の無機材料から成る基板上に、乾式法で金属薄膜
から成る徴細回路パターンを有する回路基板を作
ることに関する。
従来、このような、無機材料から成る基板上に
乾式法で、金属薄膜のパターンを形成し回路をつ
くる場合には、ハードマスクを利用した、パター
ン蒸着が行なわれていた。
乾式法で、金属薄膜のパターンを形成し回路をつ
くる場合には、ハードマスクを利用した、パター
ン蒸着が行なわれていた。
このパターン蒸着は、マスクを蒸着時に、毎回
セツトする必要があり、一度に、大きな面積をも
つパターンをつくろうとすると、蒸着時の加熱に
より、基板とマスクがずれ、このため、徴細パタ
ーンを能率よく作ることはむずかしいという問題
があつた。
セツトする必要があり、一度に、大きな面積をも
つパターンをつくろうとすると、蒸着時の加熱に
より、基板とマスクがずれ、このため、徴細パタ
ーンを能率よく作ることはむずかしいという問題
があつた。
更に、従来から行なわれているエツチング法は
徴細パターンの形成は可能であるが、工程が非常
に多くなり、簡便でないという問題を有してい
た。
徴細パターンの形成は可能であるが、工程が非常
に多くなり、簡便でないという問題を有してい
た。
本発明者等は、このような問題点を有しない金
属薄膜の乾式パターン化を鋭意研究した結果、マ
スクを通した強力なエネルギーフラツクス照射に
よる金属薄膜のパターン化及び、その後の熱処理
により、密着性の付与が出来ることをみい出し各
種の薄膜パターンを同一基板上に形成する技術を
完成して、本発明をなした。
属薄膜の乾式パターン化を鋭意研究した結果、マ
スクを通した強力なエネルギーフラツクス照射に
よる金属薄膜のパターン化及び、その後の熱処理
により、密着性の付与が出来ることをみい出し各
種の薄膜パターンを同一基板上に形成する技術を
完成して、本発明をなした。
即ち、表面平滑な無機材料から成る基板上に、
金属薄膜からなる分散造像材料層を形成す
る、 前記分散造像材料層にパターン化されたエネ
ルギーフラツクスを照射して所望のパターンを
有する金属薄膜回路を得る、 得られた金属薄膜回路を300℃〜1000℃の温
度範囲に於いて熱処理を行う、 という３つの工程をこの順に２回以上繰り返して
施すことを特徴とする、複数の回路素子を有する
薄膜回路が同一基板上に形成された積層薄膜回路
基板の製造法である。
る、 前記分散造像材料層にパターン化されたエネ
ルギーフラツクスを照射して所望のパターンを
有する金属薄膜回路を得る、 得られた金属薄膜回路を300℃〜1000℃の温
度範囲に於いて熱処理を行う、 という３つの工程をこの順に２回以上繰り返して
施すことを特徴とする、複数の回路素子を有する
薄膜回路が同一基板上に形成された積層薄膜回路
基板の製造法である。
次に、本発明の薄膜回路基板の製造法を工程順
に詳述する。
に詳述する。
第１の分散造像材料を基板上に形成する工程
は、ガラス、石英ガラス、セラミツク、グレーズ
ドセラミツク、フエライト、グレーズドフエライ
ト、サフアイア等の基板の上に、蒸着、スパツタ
ー、イオンプレーテイング等の方法で金属薄膜を
厚さ100〜3000Åの範囲で形成する。
は、ガラス、石英ガラス、セラミツク、グレーズ
ドセラミツク、フエライト、グレーズドフエライ
ト、サフアイア等の基板の上に、蒸着、スパツタ
ー、イオンプレーテイング等の方法で金属薄膜を
厚さ100〜3000Åの範囲で形成する。
該金属薄膜層としては、一層で形成される場合
もあり、又、異種金属の二層もしくはそれ以上の
多層から成る場合もある。多層にする場合、各層
の厚さは、少くとも50Å以上必要である。
もあり、又、異種金属の二層もしくはそれ以上の
多層から成る場合もある。多層にする場合、各層
の厚さは、少くとも50Å以上必要である。
このようにして、形成された基板上の金属薄膜
は、分散造像材料であり、かつ、薄膜回路の導
体、抵抗体の素材である。
は、分散造像材料であり、かつ、薄膜回路の導
体、抵抗体の素材である。
第１図は、このようにして、基板１上に分散造
像材料層２が形成されている状態を示す。
像材料層２が形成されている状態を示す。
第２の工程は、分散造像材料層のパターン化に
よる薄膜回路形成工程である。
よる薄膜回路形成工程である。
第２図に示す如く、通常は、マスク３を通し矢
印で示した一定のしきい値以上の強力なエネルギ
ーフラツクスのパルスを照射すると、照射部の金
属薄膜は分散除去され未照射部のみ金属薄膜が残
り、所望の導体や薄膜抵抗体のパターンを有する
回路が基板上に得られる。
印で示した一定のしきい値以上の強力なエネルギ
ーフラツクスのパルスを照射すると、照射部の金
属薄膜は分散除去され未照射部のみ金属薄膜が残
り、所望の導体や薄膜抵抗体のパターンを有する
回路が基板上に得られる。
このようにして、作られた金属薄膜のパターン
と、基板との密着性はこのままでは弱く、パター
ンが安定しない。そのため、熱を加えて、密着性
を付与する。
と、基板との密着性はこのままでは弱く、パター
ンが安定しない。そのため、熱を加えて、密着性
を付与する。
この熱処理工程の条件は、温度、300℃〜1000
℃であり、時間は１〜200分程度の範囲である。
300℃以下では、十分な接着性が得られず、また
1000℃以上ではパターン化回路にひずみを生じ
る。
℃であり、時間は１〜200分程度の範囲である。
300℃以下では、十分な接着性が得られず、また
1000℃以上ではパターン化回路にひずみを生じ
る。
熱処理は、空気中でもよいが、薄膜の酸化を防
止するために必要に応じてAr、N2等の不活性ガ
ス中やH2ガス中で行うこともある。
止するために必要に応じてAr、N2等の不活性ガ
ス中やH2ガス中で行うこともある。
又、分散造像金属薄膜のパターン形成法として
は、あらかじめ金属薄膜のしきい値以下のエネル
ギーフラツクスをパターン状に分散造像金属薄膜
に照射し、しかる後に、薄膜全表面にしきい値以
上のエネルギーフラツクスを照射するとあらかじ
め照射されていた部分のみ基板上に金属薄膜が残
るような方法もある。この場合は、画像と基板の
密着性は良好であるが、上記のような熱処理を施
すと、より密着性が良くなる。
は、あらかじめ金属薄膜のしきい値以下のエネル
ギーフラツクスをパターン状に分散造像金属薄膜
に照射し、しかる後に、薄膜全表面にしきい値以
上のエネルギーフラツクスを照射するとあらかじ
め照射されていた部分のみ基板上に金属薄膜が残
るような方法もある。この場合は、画像と基板の
密着性は良好であるが、上記のような熱処理を施
すと、より密着性が良くなる。
こうして、熱処理された金属薄膜は、画像と基
板との密着性が付与され、もはや、通常使用する
エネルギーフラツクスの照射では、分散除去され
ることもなく安定化出来る。このようにして、安
定した導体や、抵抗体が基板上に一層形成された
薄膜回路基板が製作される。更にまた、上述の、
分散造像層の形成、パターン化して薄膜回路の形
成、熱処理の三つの工程をくり返すことにより、
いくつかの種類の導体回路、抵抗回路等を同一の
基板上に形成することが出来る。従つて、この方
法により、基板上に、より複雑な導体回路や抵抗
回路、電極等を有する基板回路を製作することが
出来る。
板との密着性が付与され、もはや、通常使用する
エネルギーフラツクスの照射では、分散除去され
ることもなく安定化出来る。このようにして、安
定した導体や、抵抗体が基板上に一層形成された
薄膜回路基板が製作される。更にまた、上述の、
分散造像層の形成、パターン化して薄膜回路の形
成、熱処理の三つの工程をくり返すことにより、
いくつかの種類の導体回路、抵抗回路等を同一の
基板上に形成することが出来る。従つて、この方
法により、基板上に、より複雑な導体回路や抵抗
回路、電極等を有する基板回路を製作することが
出来る。
第３図は、本発明によつて作られた薄膜回路基
板の断面を示す。２は第１回目につくられた、薄
膜回路パターンで、４は、第２回目につくられた
薄膜回路パターンを示す、例えば、２が導体なら
ば、４は抵抗体である。
板の断面を示す。２は第１回目につくられた、薄
膜回路パターンで、４は、第２回目につくられた
薄膜回路パターンを示す、例えば、２が導体なら
ば、４は抵抗体である。
このような本発明の薄膜回路の製作法は、完全
な乾式パターン化にもとづいており、簡便であり
かつ、極めて微細なパターン化が可能であつて、
その有用性は極めて大である。
な乾式パターン化にもとづいており、簡便であり
かつ、極めて微細なパターン化が可能であつて、
その有用性は極めて大である。
本発明の製造法に於ける金属薄膜より成る分散
造像層の材料としては、一層めには、Bi、Ti、
Pd、Ni、Mo、Co、Cu、Ta、Fe、Ge、In、Sn、
Sb、Al、Au、Ag、Pt、Cr等及びこれらの合金
が好適であり、その上に重ねていく分散造像層の
材料もこれらの適当な組合せでよいが、好ましい
ものとして、Pd−Ti、Pd−Ni、Pd−Cu、……
…等のPdを基体にしたもの、Cu−Ni、Cu−Ti、
………等のCuを基体としたもの、Bi−Cu、Bi−
Ni、Bi−Au、Bi−Ag、Bi−Pt、Bi−Ti、……
…等のBiを基体としたもの等がある。
造像層の材料としては、一層めには、Bi、Ti、
Pd、Ni、Mo、Co、Cu、Ta、Fe、Ge、In、Sn、
Sb、Al、Au、Ag、Pt、Cr等及びこれらの合金
が好適であり、その上に重ねていく分散造像層の
材料もこれらの適当な組合せでよいが、好ましい
ものとして、Pd−Ti、Pd−Ni、Pd−Cu、……
…等のPdを基体にしたもの、Cu−Ni、Cu−Ti、
………等のCuを基体としたもの、Bi−Cu、Bi−
Ni、Bi−Au、Bi−Ag、Bi−Pt、Bi−Ti、……
…等のBiを基体としたもの等がある。
又、各層の厚さについては、通常は、導体、抵
抗体等の用途に応じてそれぞれ最適条件が定めら
れるのが普通である。
抗体等の用途に応じてそれぞれ最適条件が定めら
れるのが普通である。
又、一般にAu、Ag、Pt、Cr、等に於ける如
く、分散造像材料が一層では、パターン化の精度
の悪いものについては、二層にし、Bi、Pd、Cu
等と組合せにより、良好な、パターン化精度が得
られる。このように、本発明に於いては、二層の
分散造像材料層を用いることも好ましく行なわれ
る。
く、分散造像材料が一層では、パターン化の精度
の悪いものについては、二層にし、Bi、Pd、Cu
等と組合せにより、良好な、パターン化精度が得
られる。このように、本発明に於いては、二層の
分散造像材料層を用いることも好ましく行なわれ
る。
又、本発明では、使用する無機質基板は表面が
平滑であることが好ましく、更に酸化物等のスパ
ツター、イオンプレーテイング、蒸着等による薄
い層がその表面に形成されているものを用いるこ
とも好ましく行なわれている。
平滑であることが好ましく、更に酸化物等のスパ
ツター、イオンプレーテイング、蒸着等による薄
い層がその表面に形成されているものを用いるこ
とも好ましく行なわれている。
次に本発明を実施例について述べるが、本発明
は、これらの実施例のみに限定されるものではな
い。
は、これらの実施例のみに限定されるものではな
い。
実施例 １
厚さ、0.7mmのガラス基板上に、Pdを、500Å厚
に蒸着した。ついで、これを、クロムマスクの回
路パターンを通して、Xeランプのフラツシユ光
で露光し10本／mmの微細導体から成るくし型電極
を形成した。ついで、温度、500℃１時間の熱処
理をアルゴンガス中で行ない、密着性を付与し、
くし型微細電極をつくつた。
に蒸着した。ついで、これを、クロムマスクの回
路パターンを通して、Xeランプのフラツシユ光
で露光し10本／mmの微細導体から成るくし型電極
を形成した。ついで、温度、500℃１時間の熱処
理をアルゴンガス中で行ない、密着性を付与し、
くし型微細電極をつくつた。
次に、Ni−Crの合金を300Å厚に該基板上の全
面に蒸着し、上記と同様に、所望のパターンのク
ロムマスクを通して、Xeランプのフラツシユ光
でパターン露光し、薄膜抵抗体をつくつた。つい
で、500℃、30分アルゴンガス中で熱処理し、薄
膜抵抗とくし型電極を有する薄膜回路を製作し
た。
面に蒸着し、上記と同様に、所望のパターンのク
ロムマスクを通して、Xeランプのフラツシユ光
でパターン露光し、薄膜抵抗体をつくつた。つい
で、500℃、30分アルゴンガス中で熱処理し、薄
膜抵抗とくし型電極を有する薄膜回路を製作し
た。
実施例 ２
厚さ0.5mmのガラス基板上に、Pdを200Å厚、
Auを100Å厚に蒸着し、PdとAuの二層からなる
蒸着膜を形成し、クロムマスクを用い、Xeラン
プのフラツシユ光による露光により、トランジス
タチツプをボンデイングする３個の0.2mm×0.2mm
正方形の電極を有するものの５組の電極と、抵抗
回路につなぐための巾0.1mmの導体を形成した。
Auを100Å厚に蒸着し、PdとAuの二層からなる
蒸着膜を形成し、クロムマスクを用い、Xeラン
プのフラツシユ光による露光により、トランジス
タチツプをボンデイングする３個の0.2mm×0.2mm
正方形の電極を有するものの５組の電極と、抵抗
回路につなぐための巾0.1mmの導体を形成した。
ついで500℃30分間の熱処理をN2ガス中で行な
い密着力を付与した。
い密着力を付与した。
次に、該基板に、抵抗体を形成するため、Ni
−Crの合金からなる薄膜を蒸着により300Å形成
し、クロムマスクを通し、Xeランプのフラツシ
ユ光で露光して、抵抗体パターンを形成した。そ
のあとアルゴンガス中で500℃30分の熱処理を行
ない、密着力を付与し、薄膜回路基板をつくつ
た。
−Crの合金からなる薄膜を蒸着により300Å形成
し、クロムマスクを通し、Xeランプのフラツシ
ユ光で露光して、抵抗体パターンを形成した。そ
のあとアルゴンガス中で500℃30分の熱処理を行
ない、密着力を付与し、薄膜回路基板をつくつ
た。
このような方法を用いる場合、マスク蒸着も、
フオトレジストの処理も不要で、極めて、短時間
の処理で、薄膜回路基板が得られた。
フオトレジストの処理も不要で、極めて、短時間
の処理で、薄膜回路基板が得られた。
第１図は、基板上に薄膜から成る分散造像材料
層が形成されているものの断面を示す。第２図
は、マスクを通したエネルギーフラツクスの照射
により、分散造像材料が分散除去され、薄膜パタ
ーンが形成された基板の断面を示す。矢印はエネ
ルギーフラツクスを示す。第３図は、本発明の薄
膜パターンの形成プロセスを二度くり返して、同
一基板上に、特性のちがつた薄膜回路を形成した
薄膜回路基板の断面である。
層が形成されているものの断面を示す。第２図
は、マスクを通したエネルギーフラツクスの照射
により、分散造像材料が分散除去され、薄膜パタ
ーンが形成された基板の断面を示す。矢印はエネ
ルギーフラツクスを示す。第３図は、本発明の薄
膜パターンの形成プロセスを二度くり返して、同
一基板上に、特性のちがつた薄膜回路を形成した
薄膜回路基板の断面である。
Claims (1)
- 【特許請求の範囲】 １ 無機材料からなる基板上に、 金属薄膜けらなる分散造像材料層を形成す
る、 前記分散造像材料層にパターン化されたエネ
ルギーフラツクスを照射して所望のパターンを
有する金属薄膜回路を得る、 得られた金属薄膜回路を300℃〜1000℃の温
度範囲に於いて熱処理を行う、 という３つの工程をこの順に２回以上繰り返して
施すことを特徴とする、複数の回路素子を有する
薄膜回路が同一基板上に形成された積層薄膜回路
基板の製造法。 ２ 金属薄膜から成る分散造像材料層が二層積層
されて成る特許請求の範囲第１項の積層薄膜回路
基板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14155477A JPS5475065A (en) | 1977-11-28 | 1977-11-28 | Preparation of film circuit substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14155477A JPS5475065A (en) | 1977-11-28 | 1977-11-28 | Preparation of film circuit substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5475065A JPS5475065A (en) | 1979-06-15 |
| JPS6314515B2 true JPS6314515B2 (ja) | 1988-03-31 |
Family
ID=15294658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14155477A Granted JPS5475065A (en) | 1977-11-28 | 1977-11-28 | Preparation of film circuit substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5475065A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2801502B2 (ja) * | 1992-09-11 | 1998-09-21 | 松下電器産業株式会社 | 金属膜堆積装置および金属膜堆積方法 |
| KR100377981B1 (ko) * | 1994-06-07 | 2003-05-27 | 텍사스 인스트루먼츠 인코포레이티드 | 성형화합물큐어링방법 |
| US20140054065A1 (en) * | 2012-08-21 | 2014-02-27 | Abner D. Joseph | Electrical circuit trace manufacturing for electro-chemical sensors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5262658A (en) * | 1975-11-20 | 1977-05-24 | Asahi Chemical Ind | Printed circuit board blank and method of producing printed circuit board using same |
-
1977
- 1977-11-28 JP JP14155477A patent/JPS5475065A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5262658A (en) * | 1975-11-20 | 1977-05-24 | Asahi Chemical Ind | Printed circuit board blank and method of producing printed circuit board using same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5475065A (en) | 1979-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005081B1 (ko) | 고저항 및 고안정성 금속 필름 저항기 및 그 제조방법 | |
| US4140817A (en) | Thick film resistor circuits | |
| JPS61188902A (ja) | チツプ抵抗器及びその製造方法 | |
| JPH07201529A (ja) | 抵抗器 | |
| DE10245313A1 (de) | Dünnfilm-Thermistor und Verfahren zum Einstellen des Widerstands desselben | |
| WO2013184028A1 (ru) | Способ создания токопроводящих дорожек | |
| JPS6314515B2 (ja) | ||
| KR100455001B1 (ko) | 박막저항소자 및 그의 제조방법 | |
| EP0016263A1 (de) | Dünnschichtwiderstand mit grossem Temperaturkoeffizienten und Verfahren zu dessen Herstellung | |
| JPH05267025A (ja) | チップ部品の製造法及び電子部品の製造法 | |
| JP2003045703A (ja) | チップ抵抗器及びその製造方法 | |
| JP7272523B2 (ja) | チップ抵抗器およびその製造方法 | |
| DE2706418C3 (de) | Verfahren zur Herstellung eines Temperaturmeßwiderstandes für ein Widerstandsthermometer | |
| DE3587324T2 (de) | Platin-Widerstandsthermometer und Herstellungsverfahren für ein Platin-Widerstandsthermometer. | |
| JPH07106102A (ja) | 電子部品およびその製造方法 | |
| JPH0380501A (ja) | チップ抵抗器及びその製造方法 | |
| JPH09503627A (ja) | 電気的抵抗構造体 | |
| JP2002008902A (ja) | 抵抗部品及びその抵抗値調整方法 | |
| Hoffman et al. | Cermet Resistors on Ceramic Substrates | |
| JP3029216B2 (ja) | セラミック配線基板のトリミング方法 | |
| JPH07226301A (ja) | 抵抗器 | |
| DE2044255A1 (en) | Thin film resistor network prodn - using cermet on insulated substrate followed by nickel-chromium and gold | |
| JP2005286167A (ja) | 抵抗用積層合金及びその製造方法 | |
| DE2056582A1 (de) | Dunnfilmwiderstand | |
| JPS6029240B2 (ja) | セラミック回路基板の製法 |