JPS5848446A - 薄膜抵抗回路体の製造方法 - Google Patents
薄膜抵抗回路体の製造方法Info
- Publication number
- JPS5848446A JPS5848446A JP56146089A JP14608981A JPS5848446A JP S5848446 A JPS5848446 A JP S5848446A JP 56146089 A JP56146089 A JP 56146089A JP 14608981 A JP14608981 A JP 14608981A JP S5848446 A JPS5848446 A JP S5848446A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- resistor
- substrate
- layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、抵抗器、より詳しく述べるならば基板上に形
成し喪薄膜抵抗器およびその配線からなる薄膜抵抗回路
体の製造方法に関するものである。
成し喪薄膜抵抗器およびその配線からなる薄膜抵抗回路
体の製造方法に関するものである。
薄膜抵抗器およびその配線を基板（例えばアルばす基板
）上に形成して薄膜抵抗回路体ケ製造するには、従来ホ
トリングラフィ法あるいけマスク蒸着法を利用していた
。フォトリングラフィ法では、基板全面に抵抗体層又は
導電層をスパッタあるいは蒸着によって形成し、ホトレ
ジストｔ−利用したホトエツチングによって所定の回路
パターンにすることで薄膜抵抗回路体葡得ていた。ｔた
マスク蒸着法では、ステンレスやニッケル薄板マスクに
設けた回路パターンを通して抵抗体物質又は導電物質を
基板上に選択的に蒸着することで得ていた。抵抗体層（
物質）と導電層（物質）とについてパターニングするた
めエッチングエ根あるいけ蒸着工程が煩雑である。前者
のホトエツチング法においては、ホトエツチング処理で
のレジスト塗布、露光、現儂、エツチング、洗浄に時間
と手間がかかり、さらに、扁価なガラスマスク〃・必欽
となる。そして、後者のマスクＡ’Ｊ法においてに。
）上に形成して薄膜抵抗回路体ケ製造するには、従来ホ
トリングラフィ法あるいけマスク蒸着法を利用していた
。フォトリングラフィ法では、基板全面に抵抗体層又は
導電層をスパッタあるいは蒸着によって形成し、ホトレ
ジストｔ−利用したホトエツチングによって所定の回路
パターンにすることで薄膜抵抗回路体葡得ていた。ｔた
マスク蒸着法では、ステンレスやニッケル薄板マスクに
設けた回路パターンを通して抵抗体物質又は導電物質を
基板上に選択的に蒸着することで得ていた。抵抗体層（
物質）と導電層（物質）とについてパターニングするた
めエッチングエ根あるいけ蒸着工程が煩雑である。前者
のホトエツチング法においては、ホトエツチング処理で
のレジスト塗布、露光、現儂、エツチング、洗浄に時間
と手間がかかり、さらに、扁価なガラスマスク〃・必欽
となる。そして、後者のマスクＡ’Ｊ法においてに。
マスク位置合せ誤差やマスクの耐久性が問題となり、ま
たマスク費用がかかる。
たマスク費用がかかる。
本発明の目的は、従来よりも簡単な工程でかつ製造コス
ト’に低減した薄膜抵抗回路体の製造方法を提供するこ
とである。
ト’に低減した薄膜抵抗回路体の製造方法を提供するこ
とである。
この目的が、薄膜抵抗回路体ｔ−ｎ造するのに、工程■
〜（９）＝（７）基板上にペースト状物質を所定パタ゛
−ン隷スクリーン印刷工程；０）抵抗体層ｆＸバッタ又
は蒸着によって基板およびペースト状物質の層の全表面
上に形成する工程；（つ）抵抗体層の薄膜抵抗器の形成
領域上にペースト状物質ｒスクリーン印刷する工程；に
）導電層を蒸着Ｖζよって全表面上に形成する工程；お
よび、（９）助述の（７）および（功工程にて印刷した
ベース（１ト状物質を除去すゐと同時にその上にある抵
挽体層および纒電ｌ＃ｒ除去して（いわゆるリフトオフ
法によるパターニングにて）、所定パターンの抵抗体層
ｒよび導体層ｒ残す工程；からなることｔ特徴とする製
造方法によって達成できる。
〜（９）＝（７）基板上にペースト状物質を所定パタ゛
−ン隷スクリーン印刷工程；０）抵抗体層ｆＸバッタ又
は蒸着によって基板およびペースト状物質の層の全表面
上に形成する工程；（つ）抵抗体層の薄膜抵抗器の形成
領域上にペースト状物質ｒスクリーン印刷する工程；に
）導電層を蒸着Ｖζよって全表面上に形成する工程；お
よび、（９）助述の（７）および（功工程にて印刷した
ベース（１ト状物質を除去すゐと同時にその上にある抵
挽体層および纒電ｌ＃ｒ除去して（いわゆるリフトオフ
法によるパターニングにて）、所定パターンの抵抗体層
ｒよび導体層ｒ残す工程；からなることｔ特徴とする製
造方法によって達成できる。
ペースト状物質には厚膜用ペースト（例えば、抵抗ペー
スト、導体ペースト、絶縁ペースト、霞電体ペースト）
、あるいは耐熱性シリコングリース、ホトレジストなど
があり、適度の粘性（スクリーン印刷後の形状保持性）
、基板とのねれ性、耐熱性（蒸着中に受ける輻射熱に対
する）、蒸着作業會悪化させるガスの発生のないこと、
水中又は溶剤中での剥離性などの特性を備え喪物質が使
用できる。本発明の場合Ｋにスクリーン印刷した厚膜ペ
ーストを乾燥させるが、従来の厚膜ペースト使用の際の
高温焼成は行なわない。
スト、導体ペースト、絶縁ペースト、霞電体ペースト）
、あるいは耐熱性シリコングリース、ホトレジストなど
があり、適度の粘性（スクリーン印刷後の形状保持性）
、基板とのねれ性、耐熱性（蒸着中に受ける輻射熱に対
する）、蒸着作業會悪化させるガスの発生のないこと、
水中又は溶剤中での剥離性などの特性を備え喪物質が使
用できる。本発明の場合Ｋにスクリーン印刷した厚膜ペ
ーストを乾燥させるが、従来の厚膜ペースト使用の際の
高温焼成は行なわない。
基板にはアルきす基板が一般的に用いられているが、ガ
ラス、アルマ１ト、耐熱有機板材などの基板でもスパッ
タリング、蒸着時の雰囲気に耐えかつペーストのスフ、
、す：−ン印刷ができるものであればよい。
ラス、アルマ１ト、耐熱有機板材などの基板でもスパッ
タリング、蒸着時の雰囲気に耐えかつペーストのスフ、
、す：−ン印刷ができるものであればよい。
なお、厚膜用ペーストおよび基板Ｖこついては、例えば
、池上昭著：「厚膜ハイブリ、ト材料とプロセス技術の
進歩」、電子材料、 Ｖｏｊ、１７４１０（１９７８年
１０月号）Ｂ５４−６０によっても知られている。
、池上昭著：「厚膜ハイブリ、ト材料とプロセス技術の
進歩」、電子材料、 Ｖｏｊ、１７４１０（１９７８年
１０月号）Ｂ５４−６０によっても知られている。
抵抗体物質には窒化タンタル（’［’ａ２Ｎ）、 Ｎｉ
−Ｃｒ彦どを用いることができ、まな、導窒性物′嵐に
は、銅（Ｃｕ）、アル、＜−＝ ウＡ （ＡＩ）、ニッ
ケル（Ｎｉ）、金（Ａｕ）、白金（ｐｔ）、クロＡ （
Ｃｒ）などの良Ｓ軍性金属を用いることができる。
−Ｃｒ彦どを用いることができ、まな、導窒性物′嵐に
は、銅（Ｃｕ）、アル、＜−＝ ウＡ （ＡＩ）、ニッ
ケル（Ｎｉ）、金（Ａｕ）、白金（ｐｔ）、クロＡ （
Ｃｒ）などの良Ｓ軍性金属を用いることができる。
以下、添付図面１に参照して実施例によって本発明の詳
細な説明する。
細な説明する。
第１図に示した抵抗回路に相当する薄膜抵抗回路体ｔｌ
Ｅｌ造することにする。
Ｅｌ造することにする。
セラば−り（例えばアルばす）基板１上で回路パターン
以外の所に厚膜用ペースト（例えばオーバコート剤）２
をスクリーン印刷する。例えば、スクリーンには＃３２
５メＶシ本ものｋｆｆｉ用し、２０μ厚さに厚膜用ペー
ストを印紬ｊし、８０〜１５０℃の温度にて大気中で１
０〜２０分間乾燥する１次に、この基板金スバッタリ１
．ング装首・内に配置して、タンタル（Ｔ暑）？アルゴ
ン（Ａｒ）ｙよび窒素（Ｎ２）の償金ガス下でスパッタ
リングして基板全面にＴ ａ ２ Ｎ膜（抵抗体層）３
に一第２図および第５図のように形成する。Ｔ１２Ｎ膜
の厚さは例えば１０００人である。
以外の所に厚膜用ペースト（例えばオーバコート剤）２
をスクリーン印刷する。例えば、スクリーンには＃３２
５メＶシ本ものｋｆｆｉ用し、２０μ厚さに厚膜用ペー
ストを印紬ｊし、８０〜１５０℃の温度にて大気中で１
０〜２０分間乾燥する１次に、この基板金スバッタリ１
．ング装首・内に配置して、タンタル（Ｔ暑）？アルゴ
ン（Ａｒ）ｙよび窒素（Ｎ２）の償金ガス下でスパッタ
リングして基板全面にＴ ａ ２ Ｎ膜（抵抗体層）３
に一第２図および第５図のように形成する。Ｔ１２Ｎ膜
の厚さは例えば１０００人である。
帥述の厚膜用ベース）１−少なくとも薄膜抵抗器となる
べき抵抗体層３の部分の上にスクリーン印刷して、第４
図および第５図のように厚膜用ペーストマスク４を形成
する。この厚膜用ペーストマスク４を帥述と同じ条件で
乾燥する。次に、この基板を真空蒸着装置内に配置し、
初めニッケルークロＡ（Ｎｉ−Ｃｒ）を続いて銅（Ｃｕ
）を基板全面上に蒸着して導電層５を形成する。２に電
層５を形成しているＮｉ−Ｃｒ１［は例えば１０００人
厚さであり、Ｃｕ膜は例えば５０００人厚さである。Ｎ
ｉ −Ｃｒ膜Ｉ！−形成するのは、Ｔａ２Ｎ膜の上に直
接に鋼又は金（Ａｕ）膜會蒸着させるとその界面に金属
拡散層が生じｆｔ ｐ、 Ｔａ２Ｎ膜との接着性が十分
でないので、それら會防止するためである。
べき抵抗体層３の部分の上にスクリーン印刷して、第４
図および第５図のように厚膜用ペーストマスク４を形成
する。この厚膜用ペーストマスク４を帥述と同じ条件で
乾燥する。次に、この基板を真空蒸着装置内に配置し、
初めニッケルークロＡ（Ｎｉ−Ｃｒ）を続いて銅（Ｃｕ
）を基板全面上に蒸着して導電層５を形成する。２に電
層５を形成しているＮｉ−Ｃｒ１［は例えば１０００人
厚さであり、Ｃｕ膜は例えば５０００人厚さである。Ｎ
ｉ −Ｃｒ膜Ｉ！−形成するのは、Ｔａ２Ｎ膜の上に直
接に鋼又は金（Ａｕ）膜會蒸着させるとその界面に金属
拡散層が生じｆｔ ｐ、 Ｔａ２Ｎ膜との接着性が十分
でないので、それら會防止するためである。
そして、この基板を純水中にて５ないし１０分間超音波
洗浄すると、大部分の厚膜用ベースト２およびペースト
マスク４が剥離し、同時にその上の抵抗体層３および導
電層５が基板１から除去される。続いてこの基板を１ン
プロビルアルコール中に入れて超音波洗浄して残った厚
膜用ペースト２および４ｒ完全に除去し、その上の抵抗
体）−３および導電層５に除去する。このようなリフト
オフが行なわれて第６図および箪７図に示−ｒ回ｔ？ｉ
パターンの抵抗体層３および導［醤５が残る。露出して
いる抵抗体層３の部分ＡおよびＢが薄膜抵抗器となり、
必要に応じてレーザトリミングを行ない所定抵抗値のも
のとする。従って、第１図の抵抗回路の薄膜抵抗回路体
が得られる。上述した抵抗回路および薄膜抵抗回路体は
単なる一例であって、いろいろな抵抗回路や製品に本発
明が応用できることに明らかである。
洗浄すると、大部分の厚膜用ベースト２およびペースト
マスク４が剥離し、同時にその上の抵抗体層３および導
電層５が基板１から除去される。続いてこの基板を１ン
プロビルアルコール中に入れて超音波洗浄して残った厚
膜用ペースト２および４ｒ完全に除去し、その上の抵抗
体）−３および導電層５に除去する。このようなリフト
オフが行なわれて第６図および箪７図に示−ｒ回ｔ？ｉ
パターンの抵抗体層３および導［醤５が残る。露出して
いる抵抗体層３の部分ＡおよびＢが薄膜抵抗器となり、
必要に応じてレーザトリミングを行ない所定抵抗値のも
のとする。従って、第１図の抵抗回路の薄膜抵抗回路体
が得られる。上述した抵抗回路および薄膜抵抗回路体は
単なる一例であって、いろいろな抵抗回路や製品に本発
明が応用できることに明らかである。
本発明は厚膜ペーストを使用した厚膜抵り″Ｌ回路体の
製造性および薄膜抵抗器の信頼性を組合せたものである
。
製造性および薄膜抵抗器の信頼性を組合せたものである
。
第１図は抵抗回路図であり、第２図、Ｗ、４図おめのｔ
Ｒ１図の抵抗回路に相当する薄膜抵抗回路体の部分斜視
図でるり、第３図、第５図および第７図は第２図、第４
図および第６図中の矢印ｍ −ｍ。 ｖ−■および■−■それぞれの断面図である。 １・・Φ・基板 ２・０・厚膜ペースト ３ψ・・・抵抗体層 ４・＠争・厚膜ペーストマスク ５０・・導電層 ＡＢ−曽・・薄膜抵抗器 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 酉 舘 和 之 弁理士 内 １） 辛 男 弁理士 山 口 紹 之 第１図 第２図 第３図 第
Ｒ１図の抵抗回路に相当する薄膜抵抗回路体の部分斜視
図でるり、第３図、第５図および第７図は第２図、第４
図および第６図中の矢印ｍ −ｍ。 ｖ−■および■−■それぞれの断面図である。 １・・Φ・基板 ２・０・厚膜ペースト ３ψ・・・抵抗体層 ４・＠争・厚膜ペーストマスク ５０・・導電層 ＡＢ−曽・・薄膜抵抗器 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 酉 舘 和 之 弁理士 内 １） 辛 男 弁理士 山 口 紹 之 第１図 第２図 第３図 第
Claims (1)
- 【特許請求の範囲】 基板上に所定パターンの薄膜抵抗器および配線を形成す
ること？含んでなる薄膜抵抗回路体の製造方法において
、下記工程ヴ〜（９）：（７）前記基板上にペースト状
物質を所定パターンにスクリーン印刷する工程、 Ｃ）前記薄膜抵抗器となる抵抗体層をスパッタ又は蒸着
によって全表面上に形成する工程、（羽 前記抵抗体層
の少なくとも前記薄膜抵抗器の形成領域上にペースト状
物質ｔスクリーン印刷する工程、 に）約１配線となる導電層全蒸着によって全表面上に形
成する工程、および （９） 前記（７）および（つ）工程にて印刷したペー
スト状物質を除去すると同時にその上にある約１抵抗体
層および導電層を除去する工程、 からなることｔ％黴とする薄膜抵抗回路体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56146089A JPS606549B2 (ja) | 1981-09-18 | 1981-09-18 | 薄膜抵抗回路体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56146089A JPS606549B2 (ja) | 1981-09-18 | 1981-09-18 | 薄膜抵抗回路体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5848446A true JPS5848446A (ja) | 1983-03-22 |
| JPS606549B2 JPS606549B2 (ja) | 1985-02-19 |
Family
ID=15399877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56146089A Expired JPS606549B2 (ja) | 1981-09-18 | 1981-09-18 | 薄膜抵抗回路体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS606549B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181239A (ja) * | 1983-03-30 | 1984-10-15 | Mitsubishi Rayon Co Ltd | 含フツ素アクリル酸エステル又はメタクリル酸エステルの製造方法 |
-
1981
- 1981-09-18 JP JP56146089A patent/JPS606549B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181239A (ja) * | 1983-03-30 | 1984-10-15 | Mitsubishi Rayon Co Ltd | 含フツ素アクリル酸エステル又はメタクリル酸エステルの製造方法 |
| JPH0470300B2 (ja) * | 1983-03-30 | 1992-11-10 | Mitsubishi Rayon Co |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS606549B2 (ja) | 1985-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES289469A1 (es) | Proceso de fabricaciën de un circuito dotado de resistencia y capacitancia | |
| JPS61185951A (ja) | 薄膜回路及びその製造方法 | |
| JPS61188902A (ja) | チツプ抵抗器及びその製造方法 | |
| JPS5848446A (ja) | 薄膜抵抗回路体の製造方法 | |
| EP0188148B1 (fr) | Procédé de photolithographie d'une couche épaisse de pâte déposée sur un substrat | |
| JP2001297986A (ja) | 薄層電子回路物質のレーザーイメージング | |
| JPS6260662A (ja) | サ−マルヘツドの製造方法 | |
| JP3129912B2 (ja) | サーマルヘッドの製造方法 | |
| GB1002358A (en) | Improvements in and relating to the manufacture of electrical components by coating of metal on to an insulating substrate | |
| JP2642749B2 (ja) | 薄膜配線基板 | |
| JP2705069B2 (ja) | 薄膜抵抗器及びその製造方法 | |
| JPH04249379A (ja) | 光起電力装置およびその製法 | |
| US3520721A (en) | Thin-layered electrical printed circuits and method of manufacturing | |
| JP3713750B2 (ja) | エアブリッジ形成方法 | |
| JPH0234966A (ja) | アモルファス半導体薄膜上の金属電極のパターニング法 | |
| JPS6242858A (ja) | サ−マルヘツドの製造方法 | |
| JPH0520515B2 (ja) | ||
| JPS6266655A (ja) | 回路モジユ−ルの製造方法 | |
| JPH07106102A (ja) | 電子部品およびその製造方法 | |
| FR2571894A1 (fr) | Procede de fabrication d'un circuit multi-couches | |
| JPS62281363A (ja) | ハイブリツドｉｃの製造方法 | |
| JP2004179200A (ja) | 薄膜デバイスとその製造方法 | |
| JPH0648754B2 (ja) | 配線基板の製造方法 | |
| JPS6031260A (ja) | 混成集積回路の製造方法 | |
| JPH035164A (ja) | サーマルヘッド |