JPS606547B2 - 薄膜混成集積回路 - Google Patents
薄膜混成集積回路Info
- Publication number
- JPS606547B2 JPS606547B2 JP56026523A JP2652381A JPS606547B2 JP S606547 B2 JPS606547 B2 JP S606547B2 JP 56026523 A JP56026523 A JP 56026523A JP 2652381 A JP2652381 A JP 2652381A JP S606547 B2 JPS606547 B2 JP S606547B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- integrated circuit
- hybrid integrated
- pattern
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】
本発明は薄膜混成集積回路の製造方法、特に抵抗素子と
コンデンサ素子とを同一基板上に膜形成してなる薄膜混
成集積回路の製造方法を改良することに関する。
コンデンサ素子とを同一基板上に膜形成してなる薄膜混
成集積回路の製造方法を改良することに関する。
薄膜混成集積回路は、基板上に抵抗素子及びコンデンサ
素子等の回路素子を薄膜形成し、さらに所定の個別回路
素子を搭載して構成される。
素子等の回路素子を薄膜形成し、さらに所定の個別回路
素子を搭載して構成される。
そして、抵抗素子とコンデンサ素子とが同一基板に腰形
成してなる薄膜混成集積回路は、Ｔａ２Ｎからなる薄膜
抵抗素子と８−Ｔａ或いはＱ−Ｔａからなる薄膜コンデ
ンサ素子を膜形成して作成されていた。しかし、かかる
従来の構成方法にてなる混成集積回路は、製造上の安定
化領域で作成された抵抗素子とコンデンサ素子との温度
係数の絶対値が異なるため、製造歩蟹りが低下されると
ともに温度特性が損なわれる欠点を有していた。本発明
は上記欠点を除去することであり、この目的は１つの基
板上に、Ｔａ−ＡＩ−Ｎからなる薄膜抵抗素子とＱＴａ
からなる薄膜コンデンサ素子用の下部電極が膜形成され
、且つ該下部電極と前記薄膜抵抗素子が前記薄膜コンデ
ンサ素子の誘電体および上部電極を介し直列接続されて
いることを特徴とした薄膜混成集積回路を提供し達成さ
れる。
成してなる薄膜混成集積回路は、Ｔａ２Ｎからなる薄膜
抵抗素子と８−Ｔａ或いはＱ−Ｔａからなる薄膜コンデ
ンサ素子を膜形成して作成されていた。しかし、かかる
従来の構成方法にてなる混成集積回路は、製造上の安定
化領域で作成された抵抗素子とコンデンサ素子との温度
係数の絶対値が異なるため、製造歩蟹りが低下されると
ともに温度特性が損なわれる欠点を有していた。本発明
は上記欠点を除去することであり、この目的は１つの基
板上に、Ｔａ−ＡＩ−Ｎからなる薄膜抵抗素子とＱＴａ
からなる薄膜コンデンサ素子用の下部電極が膜形成され
、且つ該下部電極と前記薄膜抵抗素子が前記薄膜コンデ
ンサ素子の誘電体および上部電極を介し直列接続されて
いることを特徴とした薄膜混成集積回路を提供し達成さ
れる。
以下、本発明方法の一実施例に係わる混成集積回路の一
部断面を示す図面を用いて、本発明方法を説明する。
部断面を示す図面を用いて、本発明方法を説明する。
０ 図は本発明方法の一実施例に係わる混成集積回路の
一部であり、薄膜形成された抵抗素子とコンデンサ素子
とが直列接続する構成部を縦割りにした断面図である。
一部であり、薄膜形成された抵抗素子とコンデンサ素子
とが直列接続する構成部を縦割りにした断面図である。
即ち、鏡面状に加工されたセラミック製基板１の上面に
は、まずＴａ−ＡＩ−Ｎか夕らなる抵抗体パターン２と
、Ｑ−Ｔａからなるコンデンサ素子用下部電極パターン
３とを選択的に被着する。次いで、電極パターン３の一
部を覆うＴａ２０５（誘電体）パターン４を被着形成し
たのち、抵抗体パターン２の対向両端部とＴａ２０５パ
タ０ーン４の上面の大部分と電極パターン３の露出上面
とに、ＮｉＣｒパターン５をそれぞれ選択的に被着形成
する。さらに次いで、各ＮｉＣでパターン５の上にＡｕ
（金）からなる上部電極パターン６を被着したのち、抵
抗体パターン２の露出部に焼成５処理を施して、Ｔａ−
ＡＩ−Ｎ−○（抵抗体保護層）膜７を適宜深さに形成さ
せる。なお、抵抗体パターン２の一方の端部とＴａ２０
５パターン４上とを覆うＮｉＣｒパターン５は一連に形
成されて、抵抗回路素子とコンデンサ回路素子とが直列
接続するようになっている。また、各ＮｉＣｒパターン
５は上部電極パターン６の密着性を高めるために設けた
中間層である。かかるパターン形成において「Ｎ２（窒
素ガス）を混入したＡｒ（アルゴンガス）雰囲気中にて
それぞれ反応スパッタリングしてなるＴａ−ＡＩ−Ｎパ
ターン２の温度係数−１５■地′℃、及びＱ−Ｔａ電極
パターン３の温度係数＋１５０ｐｐｍ／℃が製造上の安
定領域（プラトー、ｐｌａｔｅａｕ）となる。
は、まずＴａ−ＡＩ−Ｎか夕らなる抵抗体パターン２と
、Ｑ−Ｔａからなるコンデンサ素子用下部電極パターン
３とを選択的に被着する。次いで、電極パターン３の一
部を覆うＴａ２０５（誘電体）パターン４を被着形成し
たのち、抵抗体パターン２の対向両端部とＴａ２０５パ
タ０ーン４の上面の大部分と電極パターン３の露出上面
とに、ＮｉＣｒパターン５をそれぞれ選択的に被着形成
する。さらに次いで、各ＮｉＣでパターン５の上にＡｕ
（金）からなる上部電極パターン６を被着したのち、抵
抗体パターン２の露出部に焼成５処理を施して、Ｔａ−
ＡＩ−Ｎ−○（抵抗体保護層）膜７を適宜深さに形成さ
せる。なお、抵抗体パターン２の一方の端部とＴａ２０
５パターン４上とを覆うＮｉＣｒパターン５は一連に形
成されて、抵抗回路素子とコンデンサ回路素子とが直列
接続するようになっている。また、各ＮｉＣｒパターン
５は上部電極パターン６の密着性を高めるために設けた
中間層である。かかるパターン形成において「Ｎ２（窒
素ガス）を混入したＡｒ（アルゴンガス）雰囲気中にて
それぞれ反応スパッタリングしてなるＴａ−ＡＩ−Ｎパ
ターン２の温度係数−１５■地′℃、及びＱ−Ｔａ電極
パターン３の温度係数＋１５０ｐｐｍ／℃が製造上の安
定領域（プラトー、ｐｌａｔｅａｕ）となる。
即ち、前記相方のプラトーにおける温度係数は絶対値が
ほぼ揃うため、パターン２及び３を含んで構成される回
路の電気特性が安定化し、かつ、回路設計及び作成が容
易化される。なお、かかる利点はアクディブ・フィル夕
の如く温度補償が必要な回路に対し、温度係数がゼロに
近いＣＲ回路素子を提供するため特に有効である。以上
説明した如く、本発明方法にてなる薄膜混成集積回路は
、それ自体及び周囲に発生する等の温度変化に対して安
定となり、かつ、その製造歩蟹りに優れる実用的効果が
顕著である。
ほぼ揃うため、パターン２及び３を含んで構成される回
路の電気特性が安定化し、かつ、回路設計及び作成が容
易化される。なお、かかる利点はアクディブ・フィル夕
の如く温度補償が必要な回路に対し、温度係数がゼロに
近いＣＲ回路素子を提供するため特に有効である。以上
説明した如く、本発明方法にてなる薄膜混成集積回路は
、それ自体及び周囲に発生する等の温度変化に対して安
定となり、かつ、その製造歩蟹りに優れる実用的効果が
顕著である。
図は本発明方法の一実施例に係わる混成集積回路の一部
を示す断面図である。 なお「図中において１‘ま基板、２は抵抗体パターン、
３は下部電極パターン、４は誘電体パターン、５はＮｉ
Ｃｒパターン、６は上部電極パターンを示す。
を示す断面図である。 なお「図中において１‘ま基板、２は抵抗体パターン、
３は下部電極パターン、４は誘電体パターン、５はＮｉ
Ｃｒパターン、６は上部電極パターンを示す。
Claims (1)
- １ １つの基板上に、Ｔａ−Ａｌ−Ｎからなる薄膜抵抗
素子とαＴａからなる薄膜コンデンサ素子用の下部電極
が膜形成され、且つ該下部電極と前記薄膜抵抗素子が前
記薄膜コンデンサ素子の誘電体および上部電極を介し直
列接続されていることを特徴とした薄膜混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56026523A JPS606547B2 (ja) | 1981-02-25 | 1981-02-25 | 薄膜混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56026523A JPS606547B2 (ja) | 1981-02-25 | 1981-02-25 | 薄膜混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57141949A JPS57141949A (en) | 1982-09-02 |
| JPS606547B2 true JPS606547B2 (ja) | 1985-02-19 |
Family
ID=12195831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56026523A Expired JPS606547B2 (ja) | 1981-02-25 | 1981-02-25 | 薄膜混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS606547B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0230361U (ja) * | 1988-08-17 | 1990-02-27 | ||
| JPH0356455U (ja) * | 1989-10-06 | 1991-05-30 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6794753B2 (en) | 2002-12-27 | 2004-09-21 | Lexmark International, Inc. | Diffusion barrier and method therefor |
| US7080896B2 (en) | 2004-01-20 | 2006-07-25 | Lexmark International, Inc. | Micro-fluid ejection device having high resistance heater film |
-
1981
- 1981-02-25 JP JP56026523A patent/JPS606547B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0230361U (ja) * | 1988-08-17 | 1990-02-27 | ||
| JPH0356455U (ja) * | 1989-10-06 | 1991-05-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57141949A (en) | 1982-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870011634A (ko) | 고저항 및 고안정성을 가진 적층 필름 저항기 | |
| US5294910A (en) | Platinum temperature sensor | |
| US20030117258A1 (en) | Thin film chip resistor and method for fabricating the same | |
| JPH0565807B2 (ja) | ||
| JPS606547B2 (ja) | 薄膜混成集積回路 | |
| US4161431A (en) | Process for producing thin film resistor | |
| JPH03262101A (ja) | 白金温度センサ | |
| JP2001110601A (ja) | 抵抗器およびその製造方法 | |
| JPS6313329B2 (ja) | ||
| JPS6362301A (ja) | 薄膜集積回路 | |
| JPH08298425A (ja) | 水晶振動子 | |
| JPH02303005A (ja) | 厚膜抵抗素子の製造方法 | |
| JP4059967B2 (ja) | チップ型複合機能部品 | |
| JP2739453B2 (ja) | ヒューズ機能付コンデンサ、及びその製造方法 | |
| JPS5820004A (ja) | ストリツプラインの製造方法 | |
| JPH03265101A (ja) | 白金温度センサ | |
| JPH01189101A (ja) | 抵抗器の製造方法 | |
| JPH03131001A (ja) | 抵抗温度センサ | |
| JPH0445263Y2 (ja) | ||
| JPS61144053A (ja) | 半導体集積回路 | |
| JP2533247Y2 (ja) | バリスタ | |
| JPS6320108Y2 (ja) | ||
| JPS6015323Y2 (ja) | Ｃｒ複合電子部品 | |
| JPS6330771B2 (ja) | ||
| JPH0689974A (ja) | 抵抗体と、その抵抗値および温度係数とを設定する方法 |