JPS606479A - サ−マルヘツド - Google Patents
サ−マルヘツドInfo
- Publication number
- JPS606479A JPS606479A JP58112794A JP11279483A JPS606479A JP S606479 A JPS606479 A JP S606479A JP 58112794 A JP58112794 A JP 58112794A JP 11279483 A JP11279483 A JP 11279483A JP S606479 A JPS606479 A JP S606479A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- thermal head
- flexible circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/335—Structure of thermal heads
Landscapes
- Electronic Switches (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明はサーマルヘッドに係り、特に安価であり、かつ
生産性を向上させることが可能な感熱記録装置用のサー
マルヘッドg二関するものである。
生産性を向上させることが可能な感熱記録装置用のサー
マルヘッドg二関するものである。
[発明の技術的背景]
サーマルヘッドはメインテナンス・フリーの7)−ドコ
ピーを得る感熱記録装置用として、ファクシミリ、プリ
ンタなどの各棹機器C二多く使用◇tしている。
ピーを得る感熱記録装置用として、ファクシミリ、プリ
ンタなどの各棹機器C二多く使用◇tしている。
次にプリンタ等に使用されている従来のサーマルヘッド
の一例を第1図乃至第4図(−より説明する。
の一例を第1図乃至第4図(−より説明する。
即ち、絶縁基板(1)上Cは複数個の発熱抵抗体(2)
が並列形成され、この発熱抵抗体(2)の一端ね、共;
111電極(3)に接続され、他娼はそれぞれリード電
極(4)ボンディングワイヤ(61)を介して発熱抵抗
体(2)を駆動するための半導体素子(句の端子i二接
続されている。この半導体素子(51は接地端子(1)
C二接続さオした金属板(71)上6ニマウントされて
いる。また、この半導体素子(5)の端子は信号端子(
8)、電餘端子(9)とボンディングワイヤ(6g)
により接続されてI/する。
が並列形成され、この発熱抵抗体(2)の一端ね、共;
111電極(3)に接続され、他娼はそれぞれリード電
極(4)ボンディングワイヤ(61)を介して発熱抵抗
体(2)を駆動するための半導体素子(句の端子i二接
続されている。この半導体素子(51は接地端子(1)
C二接続さオした金属板(71)上6ニマウントされて
いる。また、この半導体素子(5)の端子は信号端子(
8)、電餘端子(9)とボンディングワイヤ(6g)
により接続されてI/する。
これら発熱抵抗体(2)、共通端子(81,IJ−ド電
祢(4)、接地端子(γ)、イぎ号端子f81.を詠端
子(9)などの形成された絶縁基板(1)祉透孔部(1
01)を有す2)ヒートシンクCLOj上に同定され、
一端部g二外部コネクタ(二接続する接続端子(例えば
透孔部) (12a)を有する導通路(廟を含むフレキ
シブル回路基板Ql)を透孔部(131)の形成された
押え金具03)により、各導通路(121が共通電極(
3)、接地端子(7)、信号端子(8)電源端子(9)
C二導接するように透孔部(101)、 (131)間
をねじ止めするよう2−なっている。
祢(4)、接地端子(γ)、イぎ号端子f81.を詠端
子(9)などの形成された絶縁基板(1)祉透孔部(1
01)を有す2)ヒートシンクCLOj上に同定され、
一端部g二外部コネクタ(二接続する接続端子(例えば
透孔部) (12a)を有する導通路(廟を含むフレキ
シブル回路基板Ql)を透孔部(131)の形成された
押え金具03)により、各導通路(121が共通電極(
3)、接地端子(7)、信号端子(8)電源端子(9)
C二導接するように透孔部(101)、 (131)間
をねじ止めするよう2−なっている。
[背景技術の問題点]
このようなす構成のサーマルヘッドC二おいては、第1
C半導体素子の実装後に電気的試験や印字試験を行な
った後でなければ半導体素子の最終的な良否の判定がで
きない。I@2 に半導体素子が故障した場合、取替が
容易でない。第3に一般的5二は半導体素子の実装前の
サーマルヘッドを抜数個形成した大形基板から個々のサ
ーマルヘッドに切断分割した後C半導体素子を実装する
ため、実装工程の自動化が困難である。第41−実装工
程の自動化i二対してはテープキャリアがあるが5周知
のごとく半導体水子lニバンプの形成工程を付加する必
要があり、また、テープの導通路の一部に細い放射状の
インナーリードな形成する必’!6す、サーマルヘッド
を高価にするなどの問題点がある○[発明の目的] 本発F!Aは前述した諸問題点に鑑みなされたものであ
り、バンプ端子付などの特別な半導体素子を使用せず≦
二手導体素子の実装工程と試験検査工程とを自動化して
安価であり、かつ生産性を向上させることが可能なサー
マルヘッドを提供することを目的としている。
C半導体素子の実装後に電気的試験や印字試験を行な
った後でなければ半導体素子の最終的な良否の判定がで
きない。I@2 に半導体素子が故障した場合、取替が
容易でない。第3に一般的5二は半導体素子の実装前の
サーマルヘッドを抜数個形成した大形基板から個々のサ
ーマルヘッドに切断分割した後C半導体素子を実装する
ため、実装工程の自動化が困難である。第41−実装工
程の自動化i二対してはテープキャリアがあるが5周知
のごとく半導体水子lニバンプの形成工程を付加する必
要があり、また、テープの導通路の一部に細い放射状の
インナーリードな形成する必’!6す、サーマルヘッド
を高価にするなどの問題点がある○[発明の目的] 本発F!Aは前述した諸問題点に鑑みなされたものであ
り、バンプ端子付などの特別な半導体素子を使用せず≦
二手導体素子の実装工程と試験検査工程とを自動化して
安価であり、かつ生産性を向上させることが可能なサー
マルヘッドを提供することを目的としている。
[発明の概要コ
本発明は外部コネクタに接続するための導通路を有する
フレキシブル回路基板g二支持板を接着し、この支持板
冨−半導体素子をダイボンディングし、ダイボンディン
グした半導体素子の端子とフレキシブル回路基板の導通
路とをワイヤボンディングしたことを特徴とするサーマ
ルヘッドである。
フレキシブル回路基板g二支持板を接着し、この支持板
冨−半導体素子をダイボンディングし、ダイボンディン
グした半導体素子の端子とフレキシブル回路基板の導通
路とをワイヤボンディングしたことを特徴とするサーマ
ルヘッドである。
[発明の実施例]
次直二本発明のサーマルヘッドの一実施例を第5図乃至
第9図6二より説明する。図中第1図乃至第4図と同一
符号は同一部を示す。
第9図6二より説明する。図中第1図乃至第4図と同一
符号は同一部を示す。
先ず第5図について説明すると、可撓性のポリイミドフ
ィルムからなるテープ状の7レキシプル回路基板α→上
gユは、全面g二被着形成した銅箔をエツチングして形
成した導通路に)が形成されており、この導通路0りの
破線で示す部分上には絶縁のためのソルダーレジス)
(17)が被覆されており、四端の露出部(151)、
(15g)及び中央の半導体素子を実装するための開
口部α6)近傍の露出部(15s)には金めつきがなさ
れている。図において(財)はスプロケット孔、(15
a)は外部コネクタ≦二接続する接続端子である。そし
て、このような単位形状はテープキャリアと同様な方法
で1巻のテープに数100個単位で作製することができ
る。
ィルムからなるテープ状の7レキシプル回路基板α→上
gユは、全面g二被着形成した銅箔をエツチングして形
成した導通路に)が形成されており、この導通路0りの
破線で示す部分上には絶縁のためのソルダーレジス)
(17)が被覆されており、四端の露出部(151)、
(15g)及び中央の半導体素子を実装するための開
口部α6)近傍の露出部(15s)には金めつきがなさ
れている。図において(財)はスプロケット孔、(15
a)は外部コネクタ≦二接続する接続端子である。そし
て、このような単位形状はテープキャリアと同様な方法
で1巻のテープに数100個単位で作製することができ
る。
次に二、M6図5二より上述した導通路(至)が形成さ
れたフレキシブル回路基板(14)≦二手導体素子を実
装する工程を説明する。
れたフレキシブル回路基板(14)≦二手導体素子を実
装する工程を説明する。
先ず開口部Q6)より大きな形状をしたアルミニウム板
からなる支持板(瑚を接着剤(財)により7レキシプル
回路基板0→の裏面より開口部α6)かはぼ中心になる
ように接着する。
からなる支持板(瑚を接着剤(財)により7レキシプル
回路基板0→の裏面より開口部α6)かはぼ中心になる
ように接着する。
次に半導体素子(5)を導電ベース) @11によりダ
イボンディングする。
イボンディングする。
次にオートワイヤボンダで半導体素子(5)の端子と導
電路@)の露出部(15a)とをボンディングワイヤ(
6)でワイヤボンディングし、図面1−ハ示していない
が、半導体(5)と実装の電気試験検査を行ない、その
良否を判定する。以上の工程は自動的C一連続して行う
ことができる。
電路@)の露出部(15a)とをボンディングワイヤ(
6)でワイヤボンディングし、図面1−ハ示していない
が、半導体(5)と実装の電気試験検査を行ない、その
良否を判定する。以上の工程は自動的C一連続して行う
ことができる。
次−二第7図乃至第9図C−よりサーマルヘッドの構成
を説明する。
を説明する。
先ず第7図は、サーマルヘッド本体を示す図であり、絶
縁基板(1)に蒸着、スパッタ、フォトエツチング工程
などi二よって、発熱抵抗体(2)、共通電極(81,
IJ−ド電極(4)が形成され、この絶縁基板(υは透
孔部(101)を有するヒートシンク頭上に固定されて
いる。
縁基板(1)に蒸着、スパッタ、フォトエツチング工程
などi二よって、発熱抵抗体(2)、共通電極(81,
IJ−ド電極(4)が形成され、この絶縁基板(υは透
孔部(101)を有するヒートシンク頭上に固定されて
いる。
次の第8図は第6図≦二示した半導体素子(5)を実装
した導電路(ロ)を有するフレキシブル回路基板o旬を
示すものであり、要部のみ符号をつけである。
した導電路(ロ)を有するフレキシブル回路基板o旬を
示すものであり、要部のみ符号をつけである。
次の第9図は透孔部(131)の形成された押え金具0
3)であり、従来の第3図のものと同じ構造である0 サーマルヘッドの組みたては、第7図のサーマルヘッド
本体の共通電極(8)l!J−ド電極(4)と、第8図
の導電路(+5)の露出部(152)がそれぞれ導接さ
れるように位置合せしたのち、押え金具θ3)を載置し
、透孔部(131)と(101)間をねじ止めすればよ
い0 上述のように本実施例はフレキシブル回路基板0→に支
持板(至)を接着することによりワイヤポンディングが
可能であり、半導体素子にバンプ端子を付加することな
く%またテープキャリアシニインナーリードを形成せず
5二半導体素子(5)の実装工程と、その電気的試験検
量工程とが自動的C二連続して行うことができるため、
安価で、かつ生産性の良いサーマルヘッドを提供するこ
とができる。
3)であり、従来の第3図のものと同じ構造である0 サーマルヘッドの組みたては、第7図のサーマルヘッド
本体の共通電極(8)l!J−ド電極(4)と、第8図
の導電路(+5)の露出部(152)がそれぞれ導接さ
れるように位置合せしたのち、押え金具θ3)を載置し
、透孔部(131)と(101)間をねじ止めすればよ
い0 上述のように本実施例はフレキシブル回路基板0→に支
持板(至)を接着することによりワイヤポンディングが
可能であり、半導体素子にバンプ端子を付加することな
く%またテープキャリアシニインナーリードを形成せず
5二半導体素子(5)の実装工程と、その電気的試験検
量工程とが自動的C二連続して行うことができるため、
安価で、かつ生産性の良いサーマルヘッドを提供するこ
とができる。
またサーマルヘッドの出荷前のランニング試験や出荷後
の半導体素子の不良が発生しても押え金具を取って半導
体素子を含むフレキシブル回路基板を替えるだけで良い
。
の半導体素子の不良が発生しても押え金具を取って半導
体素子を含むフレキシブル回路基板を替えるだけで良い
。
なお、前述した実施例はプリンタなどに使用されるシリ
アルプリントサーマルヘッドについて説明したが発熱抵
抗体を横1列l二配列したファクシミリ等に使用される
サーマルヘッドC二もそのまま適用可能である。
アルプリントサーマルヘッドについて説明したが発熱抵
抗体を横1列l二配列したファクシミリ等に使用される
サーマルヘッドC二もそのまま適用可能である。
[発明の効果コ
以上説明したように、本発明のサーマルヘッドは半導体
素子を導通路の形成されたフレキシブル回路基板内Cニ
バンプを付加することなくワイヤポンディングぎ二より
配設することが可能であるためインナーリードのないテ
ープキャリヤを1史用すること可能である。実装した半
導体素子の電気的試験検査工程なフレキシブル回路基板
の導電路と共に自動的に行うことができるなどの効果が
あり安価で、かつ生産性が高く、半導体素子の取替が容
易なサーマルヘッドを提供することができる。
素子を導通路の形成されたフレキシブル回路基板内Cニ
バンプを付加することなくワイヤポンディングぎ二より
配設することが可能であるためインナーリードのないテ
ープキャリヤを1史用すること可能である。実装した半
導体素子の電気的試験検査工程なフレキシブル回路基板
の導電路と共に自動的に行うことができるなどの効果が
あり安価で、かつ生産性が高く、半導体素子の取替が容
易なサーマルヘッドを提供することができる。
第1図乃至第4図は従来のサーマルヘッドの一例を示す
図であり、第1図はサーマルヘッド本体の平面図、82
図は通電路を有するフレキシブル回路基板の平面図、第
3図は押え金具の平面図、第4図はブロック回路図、第
5図乃至第9図は本発明のサーマルヘッドの−・実施例
を示す図であり第5図は通電路を有するフレキシブル回
路基板の平面図、第6図は第5図のフレキシブル回路基
板に半導体素子を実装した状態を示す断面図、第7図は
サーマルヘッド本体の平面図、第8図は半導体素子を実
装した通電路を有するフレキシブル回路基板の平面図、
8g9図は押え金具の平面図であるQ 1・・・絶縁基板 2・・・発熱抵抗体3・・−共通電
極 4・・・リード電極5・・・半導体素子 6.61
.62・・・ボンディングワイヤ10・・・ヒートシン
ク101.13.・・・透孔部L1.L4・・・フレキ
シブル回路基板 12.15・・・通電路13・・・押
え金具 17・・・ソルダーレジスト19・・・支持板 代理人 弁理士 井 上 −男 −45:
図であり、第1図はサーマルヘッド本体の平面図、82
図は通電路を有するフレキシブル回路基板の平面図、第
3図は押え金具の平面図、第4図はブロック回路図、第
5図乃至第9図は本発明のサーマルヘッドの−・実施例
を示す図であり第5図は通電路を有するフレキシブル回
路基板の平面図、第6図は第5図のフレキシブル回路基
板に半導体素子を実装した状態を示す断面図、第7図は
サーマルヘッド本体の平面図、第8図は半導体素子を実
装した通電路を有するフレキシブル回路基板の平面図、
8g9図は押え金具の平面図であるQ 1・・・絶縁基板 2・・・発熱抵抗体3・・−共通電
極 4・・・リード電極5・・・半導体素子 6.61
.62・・・ボンディングワイヤ10・・・ヒートシン
ク101.13.・・・透孔部L1.L4・・・フレキ
シブル回路基板 12.15・・・通電路13・・・押
え金具 17・・・ソルダーレジスト19・・・支持板 代理人 弁理士 井 上 −男 −45:
Claims (1)
- 絶縁基板上C形成されfc複数個の発熱抵抗体と、前記
発熱抵抗体に通電するためのリード電極と、前記発熱抵
抗体を駆動するための半導体素子と、外部コネクタiユ
接続するための導通路を有するフレキシブル回N基板か
らなるサーマルヘッドにおいて、前記半導体素子が前記
7レキシプル回路基板6ユ接着された支持板にダイボン
ディングされていると共(二前記半導体素子の端子が前
記導通路感−ワイヤボンディングされていることを特徴
とするサーマルヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58112794A JPS606479A (ja) | 1983-06-24 | 1983-06-24 | サ−マルヘツド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58112794A JPS606479A (ja) | 1983-06-24 | 1983-06-24 | サ−マルヘツド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS606479A true JPS606479A (ja) | 1985-01-14 |
Family
ID=14595678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58112794A Pending JPS606479A (ja) | 1983-06-24 | 1983-06-24 | サ−マルヘツド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS606479A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100400672B1 (ko) * | 1999-08-24 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 회로기판 |
-
1983
- 1983-06-24 JP JP58112794A patent/JPS606479A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100400672B1 (ko) * | 1999-08-24 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 회로기판 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4763409A (en) | Method of manufacturing semiconductor device | |
US6087716A (en) | Semiconductor device package having a connection substrate with turned back leads and method thereof | |
JPH0550134B2 (ja) | ||
JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
JPS606479A (ja) | サ−マルヘツド | |
JP2974840B2 (ja) | 半導体素子の実装方法 | |
JP3027851B2 (ja) | 電気回路部品の接続方法 | |
JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
JP2766361B2 (ja) | 半導体装置 | |
JP2002280693A (ja) | 電子部品の実装方法 | |
JP2782374B2 (ja) | 電子部品搭載装置及びその製造方法 | |
KR940006872Y1 (ko) | 멀티 칩 모듈(Multi Chip Module)의 회로기판 구조 | |
JPH08162756A (ja) | 電子モジュールのマザー基板への接続装置 | |
JP2580607B2 (ja) | 回路基板及び回路基板の製造方法 | |
JPH11204590A (ja) | 電極板およびそれを用いた電子部品用通電検査装置 | |
JPH07140482A (ja) | 液晶表示装置 | |
JPH11233566A (ja) | 半導体装置用配線パターンフィルム | |
JPH0319262A (ja) | 半導体装置の実装構造 | |
JP2001044239A (ja) | 電子部品の混載実装方法及びその混載実装工程に用いる部材 | |
JPH08236180A (ja) | コンタクト装置とその製造方法 | |
JPH0445986B2 (ja) | ||
JP2004072126A (ja) | 半導体装置及びその製造方法 | |
JPH0311568A (ja) | 導電パッド及びその製造方法 | |
JPH07106375A (ja) | 半導体装置のtabテープ | |
JPS6124468A (ja) | サ−マルヘツド |