JPS6062758A - デ−タエラ−検出方式 - Google Patents
デ−タエラ−検出方式Info
- Publication number
- JPS6062758A JPS6062758A JP58166865A JP16686583A JPS6062758A JP S6062758 A JPS6062758 A JP S6062758A JP 58166865 A JP58166865 A JP 58166865A JP 16686583 A JP16686583 A JP 16686583A JP S6062758 A JPS6062758 A JP S6062758A
- Authority
- JP
- Japan
- Prior art keywords
- data
- word
- transfer
- program
- addition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は、通信回線を用いて通信制御装置間のデータ転
送を行う際、伝送効率が曳く又確実にデータエラーを検
出出来るデータエラー検出方式に１− 関する。
送を行う際、伝送効率が曳く又確実にデータエラーを検
出出来るデータエラー検出方式に１− 関する。
（ｂ） 従来技術と問題点
従来データエラー検出方式としては下記の様なものがあ
るが各々下記に示す欠点がある。
るが各々下記に示す欠点がある。
１）パリティ検出方式
１ワードに対し１ビツトのパリティピットを付加しエラ
ーの検出を行うが１ワード内で２ビツトのぼけが発生し
た場合は誤シを検出出来ない欠点がある。
ーの検出を行うが１ワード内で２ビツトのぼけが発生し
た場合は誤シを検出出来ない欠点がある。
２）データ連送検出方式
転送データを２重化して転送しその２つの内容を比較し
エラーを検出するもので、確実なエラー検出は出来るが
転送データの量が２倍となり伝送効率が悪い欠点がある
。
エラーを検出するもので、確実なエラー検出は出来るが
転送データの量が２倍となり伝送効率が悪い欠点がある
。
３）転送データ排他的論理和検出方式
全転送データを１ワ一ド単位に順次排他的論理和をとシ
その結果を転送データと共に送信する。
その結果を転送データと共に送信する。
その際、受信側では受信したデータを１ワ一ド単位に順
次排他論理和をとシその結２− 果と、送られてきた排他的論理和の結果とを比較するも
のであるが隣りワードとの入れ替わりが発生した場合エ
ラー検出が出来ガい欠点がある。
次排他論理和をとシその結２− 果と、送られてきた排他的論理和の結果とを比較するも
のであるが隣りワードとの入れ替わりが発生した場合エ
ラー検出が出来ガい欠点がある。
４）転送データ加算検出方式
全転送データの内容を加算しその結果を転送データと共
に送信する。その際受信側では受信した全データの内容
を加算しこの結果と送られてきた加算結果と比較するも
のであるが隣りワードとの入れ替わりが発生した場合エ
ラー検出が出来々い欠点がある。
に送信する。その際受信側では受信した全データの内容
を加算しこの結果と送られてきた加算結果と比較するも
のであるが隣りワードとの入れ替わりが発生した場合エ
ラー検出が出来々い欠点がある。
（ｅ） 発明の目的
本発明の目的は上記の欠点に鑑み、ビットばけ、ワード
ずれ及び隣りワードの入れ替わシェラ−も確実にデータ
転送エラーとして検出出来又伝送効率がよいデータエラ
ー検出方式の提供にある。
ずれ及び隣りワードの入れ替わシェラ−も確実にデータ
転送エラーとして検出出来又伝送効率がよいデータエラ
ー検出方式の提供にある。
（ｄ） 発明の構成
本発明は上記の目的を達成するために、各通信制御装置
の、送信側には、転送データの全偶数ワード及び奇数ワ
ードの内容を加算しこれ等の加算結果を転送データと共
に送信する手段を設け、受信側には、受信した転送デー
タの全偶数ワード及び奇数ワードの内容を加算しこれ等
の加算結果を送られてきた全偶数ワード及び奇数ワード
の内容に対応するそれぞれの加算結果と比較して比較結
果が等しいかどうかでデータエラーを検出する手段を設
けたことを特徴とする。
の、送信側には、転送データの全偶数ワード及び奇数ワ
ードの内容を加算しこれ等の加算結果を転送データと共
に送信する手段を設け、受信側には、受信した転送デー
タの全偶数ワード及び奇数ワードの内容を加算しこれ等
の加算結果を送られてきた全偶数ワード及び奇数ワード
の内容に対応するそれぞれの加算結果と比較して比較結
果が等しいかどうかでデータエラーを検出する手段を設
けたことを特徴とする。
（ｅ） 発明の実施例
以下本発明の一実施例につき図に従って説明する。
図は本発明の実施例の一方の通信制御装置の送信側及び
他方の通信制御装置の受信側のデータ転送エラー検出を
中心とした要部のブロック図である。
他方の通信制御装置の受信側のデータ転送エラー検出を
中心とした要部のブロック図である。
図中１．９はプロセッサ（以下ＣＰＵと称す）２．１０
はメモリ、３．１１は転送管理インタフェイス回路、４
は通信回線、５はデータ送信要求処理プログラム領域、
６．１３は転送データ領域、７．１４は偶数チェックワ
ード領３７．８．１５は奇数チェックワード領域、１２
はデータ受信処理プログラム領域、１６は転送依頼プロ
グラム、１７は転送データ獲得プログラム、１８は加算
処理加算データ付加プログラム、１９は転送データ受信
プログラム、２０は加算処理加算データ比較チェックプ
ログラム、２１は転送データ受信通知プログラム、２２
け再送要求プログラムを示す。
はメモリ、３．１１は転送管理インタフェイス回路、４
は通信回線、５はデータ送信要求処理プログラム領域、
６．１３は転送データ領域、７．１４は偶数チェックワ
ード領３７．８．１５は奇数チェックワード領域、１２
はデータ受信処理プログラム領域、１６は転送依頼プロ
グラム、１７は転送データ獲得プログラム、１８は加算
処理加算データ付加プログラム、１９は転送データ受信
プログラム、２０は加算処理加算データ比較チェックプ
ログラム、２１は転送データ受信通知プログラム、２２
け再送要求プログラムを示す。
以下動作を説明する。
データの送信要求があるとＣＰＵＩは領域５のデータ送
信要求プログラムの各プログラムにて次の処理を行々わ
せる。
信要求プログラムの各プログラムにて次の処理を行々わ
せる。
１）転送依頼プログラム１６にて転送データの送信依頼
を行う。
を行う。
２）転送データ獲得プログラム１７にて転送要求のあっ
たデータを獲得し転送領域６に格納する。さらにこのデ
ータを転送管理インタフェイス回路３に送る。その際、
加算処理加算データ付加プログラム１８にて次の処理を
行々い加算データが付加される。
たデータを獲得し転送領域６に格納する。さらにこのデ
ータを転送管理インタフェイス回路３に送る。その際、
加算処理加算データ付加プログラム１８にて次の処理を
行々い加算データが付加される。
３）加算処理加算データ付加プログラム１８にて、転送
データの偶数ワード及び奇数ワードの全データ加算を行
ない偶数チェックワード領域７及び奇数チェックワード
°領域８に格納する。この偶数チェックワード領域７及
び奇数チェックワード領域８は各々２ワ一ド分で有り２
ワードあればワード数の多い転送データの場合でも加算
データを格納することが出来る。この偶数チェックワー
ド７及び奇数チェックワード領域８に格納した各加算デ
ータを転送データに付加して転送管理インタフェイス回
路３を介し通信回＠４に送信させる。
データの偶数ワード及び奇数ワードの全データ加算を行
ない偶数チェックワード領域７及び奇数チェックワード
°領域８に格納する。この偶数チェックワード領域７及
び奇数チェックワード領域８は各々２ワ一ド分で有り２
ワードあればワード数の多い転送データの場合でも加算
データを格納することが出来る。この偶数チェックワー
ド７及び奇数チェックワード領域８に格納した各加算デ
ータを転送データに付加して転送管理インタフェイス回
路３を介し通信回＠４に送信させる。
４）転送管理インタフェイス回路１１にて送うれてきた
データを受信するとＣＰＵ９は領域１２のデータ受信プ
ログラムの各プログラムにて次の処理を行う。
データを受信するとＣＰＵ９は領域１２のデータ受信プ
ログラムの各プログラムにて次の処理を行う。
５）転送データ受信プログラム１９にて転送データを転
送データ領域１３に格納する。
送データ領域１３に格納する。
６）加算処理加算データ比較チェックプログラム２０に
て転送データの偶数ワード及び奇数ワードの全データの
加算を行ない偶数チエックワード領域１４及び奇数チェ
ックワード領域１５に格納する。さらにこの格納された
偶数奇数ワードの各加算データと送られてきた偶数奇数
ワードの各加算データとを比較し比較結果が等しいかど
うかで転送データにエラーが発生して力いかチェックす
る。
て転送データの偶数ワード及び奇数ワードの全データの
加算を行ない偶数チエックワード領域１４及び奇数チェ
ックワード領域１５に格納する。さらにこの格納された
偶数奇数ワードの各加算データと送られてきた偶数奇数
ワードの各加算データとを比較し比較結果が等しいかど
うかで転送データにエラーが発生して力いかチェックす
る。
７）チェックの結果正常であれば転送データ受信通知プ
ログラム２１にて受信光３をＣＰＵ９に通知する。もし
その際エラーが発生していれば七のデータは受付けられ
ないので再送要求プログラム２２に一≠て転送管理イン
タフヱイス回路１１を介し転送元に再送要求を出すこと
によりデータの欠損を防ぐ。
ログラム２１にて受信光３をＣＰＵ９に通知する。もし
その際エラーが発生していれば七のデータは受付けられ
ないので再送要求プログラム２２に一≠て転送管理イン
タフヱイス回路１１を介し転送元に再送要求を出すこと
によりデータの欠損を防ぐ。
以上の如く、転送データと共に転送データの偶数ワード
及び奇数ワードの全データの各加算結果を送信する。ま
た受信側においては送られてきた転送データの偶数ワー
ド及び奇数ワードの全データの加算を行ない偶数ワード
°奇数ワードの各加算データと送られてきた偶数ワード
奇数ワードの加算データとが等しいかどうかを比較する
ことにより転送データにエラーが発生しているかどうか
をチェックする。
及び奇数ワードの全データの各加算結果を送信する。ま
た受信側においては送られてきた転送データの偶数ワー
ド及び奇数ワードの全データの加算を行ない偶数ワード
°奇数ワードの各加算データと送られてきた偶数ワード
奇数ワードの加算データとが等しいかどうかを比較する
ことにより転送データにエラーが発生しているかどうか
をチェックする。
このため、ビットばけ、ワードずれ及び隣りワードの入
れ替わりエラーも確実にデータ転送エラーとして検出す
ることが出来る。
れ替わりエラーも確実にデータ転送エラーとして検出す
ることが出来る。
尚偶数ワード奇数ワードの加算データは各々２ワードで
あるのでデータ連送検出方式に比較しはるかに伝送効率
はよい。
あるのでデータ連送検出方式に比較しはるかに伝送効率
はよい。
（ｆ） 発明の効果
以上詳細に説明せる如く、本発明によれば、伝送効率も
↓く、確実にデータエラーを検出出来るデータ転送を行
うことが出来る効果がある。
↓く、確実にデータエラーを検出出来るデータ転送を行
うことが出来る効果がある。
図は本発明の実施例の一方の通信制御装置の送信側及び
他方の通信制御装置の受信側のデータエラー検出を中心
とした要部のブロック図である。 図中１．９はプロセッサ、２．１０はメモリ、３．１１
は転送管理インタフェイス回路、４は通信回線、５はデ
ータ送信要求処理プログラム領域、６．１３は転送デー
タ領域、７．１４は偶数チェック’）−）’領域、ｓ、
１５は奇数チェックワード領域、１２はデータ受信処理
プログラム領域、１６は転送依頼プログラム、１７け転
送データ獲得プログラム、１８は加算処理加算データ付
加プログラム、１９は転送データ受信プログラム、２０
け加算処理加算データ比較チェックプログラム、２１は
転送データ受信通知プログラム、２２は再送要求プログ
ラムを示す。
他方の通信制御装置の受信側のデータエラー検出を中心
とした要部のブロック図である。 図中１．９はプロセッサ、２．１０はメモリ、３．１１
は転送管理インタフェイス回路、４は通信回線、５はデ
ータ送信要求処理プログラム領域、６．１３は転送デー
タ領域、７．１４は偶数チェック’）−）’領域、ｓ、
１５は奇数チェックワード領域、１２はデータ受信処理
プログラム領域、１６は転送依頼プログラム、１７け転
送データ獲得プログラム、１８は加算処理加算データ付
加プログラム、１９は転送データ受信プログラム、２０
け加算処理加算データ比較チェックプログラム、２１は
転送データ受信通知プログラム、２２は再送要求プログ
ラムを示す。
Claims (1)
- 通信回線を用いて通信制御装置間のデータ転送を行う各
通信制御装置の送信側には、転送データの全偶数ワード
及び奇数ワードの内容を加算しこれ等の加算結果を転送
データと共に送信する手段を設け、受信側には、受信し
た転送データの全偶数ワード及び奇数ワードの内容を加
算しこれ等の加算結果を送られてきた全偶数ワード及び
奇数ワードの内容に対応するそれぞれの加算結果と比較
し比較結果が等しいかどうかでデータ転送エラーを検出
する手段を設けたことを特徴とするデータエラー検出方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58166865A JPS6062758A (ja) | 1983-09-10 | 1983-09-10 | デ−タエラ−検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58166865A JPS6062758A (ja) | 1983-09-10 | 1983-09-10 | デ−タエラ−検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6062758A true JPS6062758A (ja) | 1985-04-10 |
Family
ID=15839066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58166865A Pending JPS6062758A (ja) | 1983-09-10 | 1983-09-10 | デ−タエラ−検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6062758A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5214791A (en) * | 1990-09-29 | 1993-05-25 | Nec Corporation | Radio communication apparatus capable of producing an announce with a reduced error |
| US7212532B1 (en) * | 2001-12-21 | 2007-05-01 | Rockwell Collins, Inc. | Message re-sending protocol for a wireless communications system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5098205A (ja) * | 1973-12-26 | 1975-08-05 | ||
| JPS58105648A (ja) * | 1981-12-18 | 1983-06-23 | Fujitsu Ltd | 伝送エラ−チエツク方式 |
| JPS58137345A (ja) * | 1982-02-09 | 1983-08-15 | Hitachi Cable Ltd | デ−タ伝送の誤り検出方法 |
-
1983
- 1983-09-10 JP JP58166865A patent/JPS6062758A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5098205A (ja) * | 1973-12-26 | 1975-08-05 | ||
| JPS58105648A (ja) * | 1981-12-18 | 1983-06-23 | Fujitsu Ltd | 伝送エラ−チエツク方式 |
| JPS58137345A (ja) * | 1982-02-09 | 1983-08-15 | Hitachi Cable Ltd | デ−タ伝送の誤り検出方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5214791A (en) * | 1990-09-29 | 1993-05-25 | Nec Corporation | Radio communication apparatus capable of producing an announce with a reduced error |
| US7212532B1 (en) * | 2001-12-21 | 2007-05-01 | Rockwell Collins, Inc. | Message re-sending protocol for a wireless communications system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0165603B1 (en) | Resilient data processing bus system | |
| EP0217351B1 (en) | Communication control apparatus | |
| US7797292B2 (en) | Apparatus, system, and method for an alternate lock facility connection path | |
| JPS602813B2 (ja) | コンピュ−タ間通信方法及びそのシステム | |
| JP2003511756A (ja) | コンピュータにおいて故障分離および診断を改善する機構 | |
| US20060149866A1 (en) | Method and apparatus for transferring data | |
| US20060212749A1 (en) | Failure communication method | |
| CN103282888A (zh) | 数据处理方法、图像处理器gpu及第一节点设备 | |
| JPS6062758A (ja) | デ−タエラ−検出方式 | |
| US4697268A (en) | Data processing apparatus with message acceptance monitoring | |
| US7478262B2 (en) | Method for allowing distributed high performance coherent memory with full error containment | |
| JPS6353575B2 (ja) | ||
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JPH0713792A (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
| EP0752131A4 (en) | CENTRAL PROCESSOR WITH DUPLICATED BASE PROCESSING UNITS | |
| CN117640132A (zh) | 经由标准互连件的端到端事务完整性 | |
| JPH06103222A (ja) | バス転送方式 | |
| JPS5816362A (ja) | 二重化共有メモリ制御装置 | |
| JPS62130444A (ja) | メモリアクセス制御装置 | |
| JPH0424830A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPH01288945A (ja) | エラー回復制御装置 | |
| JPH1174869A (ja) | 転送制御システム | |
| JPS6361336A (ja) | デ−タエラ−検出方式 | |
| JPH02170250A (ja) | 情報処理装置 | |
| JPH03138744A (ja) | データ伝送方法及び半導体集積回路 |