JPS6062728A - 圧伸ｄａ変換器 - Google Patents
圧伸ｄａ変換器Info
- Publication number
- JPS6062728A JPS6062728A JP13824984A JP13824984A JPS6062728A JP S6062728 A JPS6062728 A JP S6062728A JP 13824984 A JP13824984 A JP 13824984A JP 13824984 A JP13824984 A JP 13824984A JP S6062728 A JPS6062728 A JP S6062728A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- bit
- section
- linear
- companding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、μｍ２ｊ−！圧伸側ｌｊ折線近似法に基いて
回路構成した圧伸り大変換器の素子精度の軽減を図るも
のである。
回路構成した圧伸り大変換器の素子精度の軽減を図るも
のである。
アナログ信号１例えば音声周波信号の圧伸側として、入
力アナログ信号Ｘおよびそのフルスケール値ＡＫ対して
、圧縮出力Ｙを。
力アナログ信号Ｘおよびそのフルスケール値ＡＫ対して
、圧縮出力Ｙを。
但し、ｓｇｎ（イ）は信号Ｘの極性を示す。
の形式でめることが知られておシ、ここでμｍ、２Ｊ″
夕に定めた場合がμ＝２！ｊ圧伸則と称されている。か
かるμ＝、２Ｊ−Ｊ’圧伸則を用い、圧伸子Ｋ符号化処
理を施してＰＯＭ信号を得る方式がすでにＰＯＭ−、ｌ
Ｂ方式として商用化されている。
夕に定めた場合がμ＝２！ｊ圧伸則と称されている。か
かるμ＝、２Ｊ−Ｊ’圧伸則を用い、圧伸子Ｋ符号化処
理を施してＰＯＭ信号を得る方式がすでにＰＯＭ−、ｌ
Ｂ方式として商用化されている。
ここで、μｍ２ｊ！圧伸則をｌｊ折折返近似る場合、第
７区間のステップ電圧、すなわち最小ステップ電圧はフ
ルスケール電圧の（−！−）１２倍である。
７区間のステップ電圧、すなわち最小ステップ電圧はフ
ルスケール電圧の（−！−）１２倍である。
そのため、圧伸ＤＡ変換器を１２ビツト直線ＤＡ変換器
によりｍ成すると、その素子精度が厳しくなり、現在の
技術では素子のトリミングなしでＬａＩ化することが困
難であるという欠点がある。
によりｍ成すると、その素子精度が厳しくなり、現在の
技術では素子のトリミングなしでＬａＩ化することが困
難であるという欠点がある。
その他ＯＤＡ変換方式として計数形ＤＡ変換方式がある
。この場合の素子精度は時間域の精度に変換され受動素
子精度を軽減することができるが、計数クロックが高く
なシ、演算増幅器の動作速度を高速にしなければならな
いという欠点がある。
。この場合の素子精度は時間域の精度に変換され受動素
子精度を軽減することができるが、計数クロックが高く
なシ、演算増幅器の動作速度を高速にしなければならな
いという欠点がある。
本発明の目的は、素子精度をトリミングなしでＬａＩ化
できるまでに軽減でき、しかもアナログ回路の動作速度
を計数型などに比して低く定めることのできる圧伸ＤＡ
変換器を提供することにある。
できるまでに軽減でき、しかもアナログ回路の動作速度
を計数型などに比して低く定めることのできる圧伸ＤＡ
変換器を提供することにある。
本発明では、ｔビットとｒビットの直線ＤＡ変換器によ
り圧伸り大変換器を構成し、入力ディジタル信号から、
極性が正負いずれであるか判定し、第１ないし第！区間
の各々における復号化を、上記ｒビット直線ＤＡ変換器
□からの外部基準電圧を供給されるｔビット直線ＤＡ変
換器で行ない、第ｔないし第を区間の各復号化を上記ｔ
ビット直線ＤＡ変換器で行なう。
り圧伸り大変換器を構成し、入力ディジタル信号から、
極性が正負いずれであるか判定し、第１ないし第！区間
の各々における復号化を、上記ｒビット直線ＤＡ変換器
□からの外部基準電圧を供給されるｔビット直線ＤＡ変
換器で行ない、第ｔないし第を区間の各復号化を上記ｔ
ビット直線ＤＡ変換器で行なう。
以下に図面により本発明の詳細な説明する。
第１図（４）および（Ｂ＞は本発明において用いる圧伸
ＤＡ変換器のμｍ２ｊよ圧伸側の／Ｊ″折線近似特性の
一部を示し、！ないし■は折線の番号、すなわち区間番
号を示し、Ａ１（ｉ−／〜ｔ）は第１区間のステップサ
イズを示す。ここで、最小ステップ電圧（第１区間のス
テップ電圧）をコとすれば第１区間ないし第ｒ区間の最
大出力値はそれぞれＪ／、９４１．２２０，１１７２．
９７１ｓ、１５Ｐｅｌｌ。
ＤＡ変換器のμｍ２ｊよ圧伸側の／Ｊ″折線近似特性の
一部を示し、！ないし■は折線の番号、すなわち区間番
号を示し、Ａ１（ｉ−／〜ｔ）は第１区間のステップサ
イズを示す。ここで、最小ステップ電圧（第１区間のス
テップ電圧）をコとすれば第１区間ないし第ｒ区間の最
大出力値はそれぞれＪ／、９４１．２２０，１１７２．
９７１ｓ、１５Ｐｅｌｌ。
≠ｏｏｏ、ｔｏ３．２となる。第１区間から第ｊ区間ま
での各ステップ出力は、ｔビットの直線ＤＡ変換器の外
部基準電圧として、それぞれ、ｔ≠、 Ａ２１ｒ。
での各ステップ出力は、ｔビットの直線ＤＡ変換器の外
部基準電圧として、それぞれ、ｔ≠、 Ａ２１ｒ。
２Ｊ″ｔ、 １１２．１０２１１ とすることによシ得
られる。これらの外部基準電圧および第６区間から第を
区間までの各ステップ電圧はｔビットの直線ＤＡ変換器
に対してｒｉｙ２の値を有する外部基準電圧を与えるこ
とによシ得られる。したがって、μｍ２１１圧伸則を有
する圧伸ＤＡ変換器はｔビットおよびｔビットの直線り
大変換器によシ構成することが可能である。
られる。これらの外部基準電圧および第６区間から第を
区間までの各ステップ電圧はｔビットの直線ＤＡ変換器
に対してｒｉｙ２の値を有する外部基準電圧を与えるこ
とによシ得られる。したがって、μｍ２１１圧伸則を有
する圧伸ＤＡ変換器はｔビットおよびｔビットの直線り
大変換器によシ構成することが可能である。
第１図（４）、田）に示したμ＝２ｊｊ；’、ｒ圧伸則
のｌＪ′折線近似特性に基いて構成し九本発明圧伸ＤＡ
変換器の回路構成の一実施例を第２図に示す。
のｌＪ′折線近似特性に基いて構成し九本発明圧伸ＤＡ
変換器の回路構成の一実施例を第２図に示す。
第一図の圧伸ＤＡ変換器において符号ｌは極性が正の基
準電圧入力端子、コは極性が負の基準電圧入力端子、３
はディジタル入力端子、ｌはスタートパルス入力端子、
ｊは圧伸ＤＡ変換器出力端子、ｔおよび７はそれぞれ外
部基準電圧により動作可能々ｔビットおよびｔビットの
直線ＤＡ変換器、ｒはバッファ増幅器、２および１０は
アナ口＝ 器 − グスイッチ、／／はクロックパルス発生器、／、２はク
ロックパルス発生器／／からのクロックパルスのタイミ
ングで動作する逐次近似レジスタを有する論理制御回路
である。このＤＡ変換器の動作にあたっては、入力端子
≠のスタートパルスによシ入力端子３から論理制御回路
７．２にディジタル入力を読み込む。そのディジタル入
力の極性符号が正ならばスイッチタを端子７に接続し、
極性符号が負ならばスイッチタを端子２に接続する。次
に論理制御回路７．２ではディジタル入力中の３ビツト
の区間コードを解読し、その区間コードが第１ないし第
ｊ区間のいずれかに該当する場合には、スイッチＩＯを
ｔビット直線ＤＡ変換器乙の出力端子に接続し、同じく
第ｔないし第ｒ区間のいずれかに該当する場合にはスイ
ッチＩＯ′ｆｅｌビットＤ人変換器７の出力端子に接続
する。更に、論理制御回路／、２によシ、ディジタル入
力中の区間内≠ビットのコードに対して、第１ないし第
ｊ区間のいずれかの場合にはｔビット直線ＤＡ変換器７
の出力をそれぞれＡ１１． Ａ２１．２Ｊ−ｔ、 ｊ／
コ。
準電圧入力端子、コは極性が負の基準電圧入力端子、３
はディジタル入力端子、ｌはスタートパルス入力端子、
ｊは圧伸ＤＡ変換器出力端子、ｔおよび７はそれぞれ外
部基準電圧により動作可能々ｔビットおよびｔビットの
直線ＤＡ変換器、ｒはバッファ増幅器、２および１０は
アナ口＝ 器 − グスイッチ、／／はクロックパルス発生器、／、２はク
ロックパルス発生器／／からのクロックパルスのタイミ
ングで動作する逐次近似レジスタを有する論理制御回路
である。このＤＡ変換器の動作にあたっては、入力端子
≠のスタートパルスによシ入力端子３から論理制御回路
７．２にディジタル入力を読み込む。そのディジタル入
力の極性符号が正ならばスイッチタを端子７に接続し、
極性符号が負ならばスイッチタを端子２に接続する。次
に論理制御回路７．２ではディジタル入力中の３ビツト
の区間コードを解読し、その区間コードが第１ないし第
ｊ区間のいずれかに該当する場合には、スイッチＩＯを
ｔビット直線ＤＡ変換器乙の出力端子に接続し、同じく
第ｔないし第ｒ区間のいずれかに該当する場合にはスイ
ッチＩＯ′ｆｅｌビットＤ人変換器７の出力端子に接続
する。更に、論理制御回路／、２によシ、ディジタル入
力中の区間内≠ビットのコードに対して、第１ないし第
ｊ区間のいずれかの場合にはｔビット直線ＤＡ変換器７
の出力をそれぞれＡ１１． Ａ２１．２Ｊ−ｔ、 ｊ／
コ。
−６−
１０．２１Ａに選び、これら出力を２ビツト直線ＤＡ変
換器ぶの外部基準電圧として供給し、第１ないし第ｊ区
間のそれぞれについて、６ビツト直線ＤＡ変換器２ｔの
ステップのうちコステップから３２ステツプ、／Ｉステ
ップからりｔステップ、−ｔステップからｊｔステップ
、３０ステツプからｔｏステップ、３２ステツプから６
２ステツプを用いて復号化する。ただし、２ビツト直線
ＤＡ変換器乙のディジタル入力の最下位ピッ）（ＬＳＢ
）は常にｌに設定しておくものとする。第６カいし第を
区間の区間内グビットのコードについてはｔビット直線
り大変換器７により直接復号化する。
換器ぶの外部基準電圧として供給し、第１ないし第ｊ区
間のそれぞれについて、６ビツト直線ＤＡ変換器２ｔの
ステップのうちコステップから３２ステツプ、／Ｉステ
ップからりｔステップ、−ｔステップからｊｔステップ
、３０ステツプからｔｏステップ、３２ステツプから６
２ステツプを用いて復号化する。ただし、２ビツト直線
ＤＡ変換器乙のディジタル入力の最下位ピッ）（ＬＳＢ
）は常にｌに設定しておくものとする。第６カいし第を
区間の区間内グビットのコードについてはｔビット直線
り大変換器７により直接復号化する。
一般に、μ＝２１！圧伸則を圧伸弁線近似すると最小ス
テップサイズΔ１はフルスケールの約ｔ、ｔｏｏ。
テップサイズΔ１はフルスケールの約ｔ、ｔｏｏ。
分の７とな如１２ビットの精度が必要であるが、以上説
明したように本発明の圧伸ＤＡ変換器はｔビットおよび
ｔビットの直線り大変換器により圧伸側を満たすように
回路構成するから、これら変換器の素子精度を従来のＤ
Ａ変換器の場合よ如も軽減することができる利点がある
。本発明の圧伸−７− ＤＡ変換器は、電話音声な復号化する装置およびその装
置をＬＳＩ化する場合に極めて有用である。
明したように本発明の圧伸ＤＡ変換器はｔビットおよび
ｔビットの直線り大変換器により圧伸側を満たすように
回路構成するから、これら変換器の素子精度を従来のＤ
Ａ変換器の場合よ如も軽減することができる利点がある
。本発明の圧伸−７− ＤＡ変換器は、電話音声な復号化する装置およびその装
置をＬＳＩ化する場合に極めて有用である。
第１図（４）およびω）は本発明で用いるμ＝、２ｊ！
圧伸則のｌ圧伸線近似の正出力の場合の圧伸ＤＡ変換器
出力−復号化ステップ数特性を示す特性線図、第一図は
本発明における圧伸ＤＡ変換器の回路構成例を示すブロ
ック線図である。 ／・・・正基準電圧入力端子、コ・・・□負基準電圧入
力端子、３・・・ディジタル入力端子、グ・・・スター
トパルス入力端子、！・・・ＤＡ変換器出力端子、２・
・・２ビツト直線ＤＡ変換器、７・・・ｒビット直線Ｄ
Ａ変換器、♂・・・バッファ増幅器、り、ｌｏ・・・ア
ナログスイッチ、／／・・・クロックパルス発生器、１
．２・・・論理制御回路。 指定代理人 ｔ１ 吠バ で
圧伸則のｌ圧伸線近似の正出力の場合の圧伸ＤＡ変換器
出力−復号化ステップ数特性を示す特性線図、第一図は
本発明における圧伸ＤＡ変換器の回路構成例を示すブロ
ック線図である。 ／・・・正基準電圧入力端子、コ・・・□負基準電圧入
力端子、３・・・ディジタル入力端子、グ・・・スター
トパルス入力端子、！・・・ＤＡ変換器出力端子、２・
・・２ビツト直線ＤＡ変換器、７・・・ｒビット直線Ｄ
Ａ変換器、♂・・・バッファ増幅器、り、ｌｏ・・・ア
ナログスイッチ、／／・・・クロックパルス発生器、１
．２・・・論理制御回路。 指定代理人 ｔ１ 吠バ で
Claims (1)
- μｍ２よ夕圧伸則の／ｊ折線近似特性を有し、極性を示
すｌビットの極性符号、前記入力アナログ信号のレベル
が前記／！折線特性の正まｆｃは負側の第７ないし第♂
区間のいずれの区間−該当するかを指定する３ビツトの
区間符号および当該区間の区間内レベルを示すｌビット
の区間内符号からまるｌビットのディジタル信号をアナ
ログ信号に復号化する圧伸ＤＡ変換器において、外部基
準電圧を供給される入力端子を有するｌビット直線ＤＡ
変換器およびｌビット直線ＤＡ変換器を具え、入力ディ
ジタル信号中の極性を判定した後に、該極性に応じた外
部基準電圧を前記ｌビット直線ＤＡ変換器に加え、前記
入力アナログ信号中の前記区間符号が第１ないし第！区
間のいずれかの区間を指定する場合には、前記ｌビット
直線ＤＡ変換器からのアナログ出力を前記ｔビット直線
り大変換器に外部基準電圧として加え、しかも該ｔビッ
ト直線り大変換器の最下位ピットを常に／に設定してお
き、前記ｌビット直線ＤＡ変換器からは指定された区間
に対応する範囲においてアナログ出力を取り出し、およ
び第ｔないし第を区間のいずれかであると区間判定され
たときには前記ｌビット直線ＤＡ変換器からのアナログ
出力を取シ出して前記入力アナログ信号に対応するアナ
ログ信号を形成することを特徴とする圧伸ＤＡ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13824984A JPS6062728A (ja) | 1984-07-04 | 1984-07-04 | 圧伸ｄａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13824984A JPS6062728A (ja) | 1984-07-04 | 1984-07-04 | 圧伸ｄａ変換器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4669778A Division JPS6013579B2 (ja) | 1978-04-21 | 1978-04-21 | 圧伸ａｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6062728A true JPS6062728A (ja) | 1985-04-10 |
| JPS6145412B2 JPS6145412B2 (ja) | 1986-10-08 |
Family
ID=15217547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13824984A Granted JPS6062728A (ja) | 1984-07-04 | 1984-07-04 | 圧伸ｄａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6062728A (ja) |
-
1984
- 1984-07-04 JP JP13824984A patent/JPS6062728A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6145412B2 (ja) | 1986-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6161578B2 (ja) | ||
| KR900013725A (ko) | 전압추정기를 지니는 다단게 플래시(flash) 아날로그 디지탈 변환기 | |
| KR920013936A (ko) | 고속 아날로그-디지탈 변환기 | |
| KR100235465B1 (ko) | 플래시형 아날로그-디지탈 변환기 | |
| US5084701A (en) | Digital-to-analog converter using cyclical current source switching | |
| JPS6062728A (ja) | 圧伸ｄａ変換器 | |
| WO2001041311A1 (fr) | Convertisseur numerique-analogique | |
| JPS5841691B2 (ja) | ヒセンケイパルスフゴウヘンチヨウシンゴウノ デイジタルシヨリカイロモウ | |
| JPS6243571B2 (ja) | ||
| JP2877983B2 (ja) | Ａ／ｄコンバータ回路 | |
| JPS6166411A (ja) | Ａ／ｄ変換装置 | |
| JP3513809B2 (ja) | パルスエンコード型ａ／ｄ変換器 | |
| JPH11163726A (ja) | Ａ／ｄ変換器及びａ／ｄ変換方法 | |
| JPS5927619A (ja) | Ａ／ｄ変換器 | |
| JP2002330070A (ja) | フラッシュ型アナログデジタル変換器のひずみ補償法 | |
| JPH0511445B2 (ja) | ||
| JPS59196619A (ja) | アナログ−デイジタル変換回路 | |
| US4518949A (en) | Method of A/D conversion by successive approximations | |
| JPS628051B2 (ja) | ||
| JPS63111727A (ja) | Ａ／ｄ変換器 | |
| JPH0795075A (ja) | アナログ−デジタル変換器 | |
| CN112865793A (zh) | 数模转换器的校准转换方法 | |
| JPH0258429A (ja) | Ｄａ変換器 | |
| JPH0548459A (ja) | アナログ・デイジタル変換装置 | |
| KR20000004486A (ko) | 아날로그/디지탈 변환기 |