CN112865793A - 数模转换器的校准转换方法 - Google Patents

数模转换器的校准转换方法 Download PDF

Info

Publication number
CN112865793A
CN112865793A CN202110052376.7A CN202110052376A CN112865793A CN 112865793 A CN112865793 A CN 112865793A CN 202110052376 A CN202110052376 A CN 202110052376A CN 112865793 A CN112865793 A CN 112865793A
Authority
CN
China
Prior art keywords
current source
order
current
calibration
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110052376.7A
Other languages
English (en)
Inventor
唐书林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Huanyuxin Technology Co ltd
Original Assignee
Chengdu Huanyuxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Huanyuxin Technology Co ltd filed Critical Chengdu Huanyuxin Technology Co ltd
Priority to CN202110052376.7A priority Critical patent/CN112865793A/zh
Publication of CN112865793A publication Critical patent/CN112865793A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

数模转换器的校准转换方法，涉及集成电路技术，本发明包括下述步骤：A、将转换电路按照数字信号位分为高位段和低位段，高位段的位数赋值给m；高位段的位数赋值给n；B、低位段转换；C、高位段转换；D、高位段转换和低位段转换叠加；其中，步骤C包括：将各高位段电流源反复对折得到最终的等效电流源和校准电流源，将各级校准电流源与其所含高位段电流源的对应关系记录为高位DAC译码方案，并按照该方案控制各高位段电流源到输出线的接入开关。本发明从根本上提高匹配器件的匹配精度来提高DAC的精度，没有校准DAC的使用，避免了工艺中器件匹配精度的限制。

Description

数模转换器的校准转换方法
技术领域
本发明涉及集成电路技术。
背景技术
DAC广泛应用于各类信号处理系统中和模数转换器中，随着系统对于数模转换器的精度的要求也越来越高。高精度DAC的实现，对于数模转换器的器件匹配要求也更高。目前CMOS工艺中器件匹配存在极限，我们很难单纯依靠现有工艺来实现更高精度的数模转换器。因此为了实现更高的转换精度，必须要采取一些其他的方法，校准是比较常用的方法之一，基本思路都是通过增加一个校准DAC实现，如图1。校准DAC为模拟电阻实现，也存在精度问题，如果需要的精度较高，对校准DAC有精度的要求也很高，也会受到工艺匹配精度限制。如果需要每一个控制码单独校准，需要的存储器容量很大。
校准DAC工作原理：串行接口将串行数字输入转换为并行数字信号，并行数字信号分为两路，一路通过缓存后输入到主DAC转换为模拟电压信号，一路输入到存储器，存储器存储了不同数字输入码的校准DAC的校准值。通过查询存储器得到DAC的输入码，再转换为校准模拟电压。两路模拟电压相加得到最终的模拟输出电压。主DAC由于器件匹配的限制，输出电压与理想DAC的输出电压存在偏差。
发明内容
本发明所要解决的技术问题是，提供一种数模转换器的校准转换方法，具有高精度的优点，并且无需另行增加校准DAC。
本发明解决所述技术问题采用的技术方案是，数模转换器的校准转换方法，包括下述步骤：
A、将转换电路按照数字信号位分为高位段和低位段，高位段的位数赋值给m；高位段的位数赋值给n，m与n的和即为数字信号的位数；
B、通过低位段电流源进行低位段转换，得到低位段电流信号；
C、通过高位段电流源进行高位段转换，得到高位段电流信号；
D、高位段转换和低位段转换所得的电流在输出线进行叠加，并转换为电压信号；
其特征在于，所述步骤C包括：
（C.0）将各高位段电流源作为待排序电流源；
（C.1）对各个待排序电流源按照输出电流大小进行排序，将电流最大的电流源和电流最小的电流源组合为第一个第x级等效电流源，电流第二大的电流源和电流第二小的电流源组合为第二个第x级等效电流源，以此类推直到仅余一个电流源，将该余下的电流源作为第x级校准电流源；
（C.2）m自减1，然后判断：若m=1则进入步骤D，否则进入步骤（C.3）；
（C.3）x自增1，将各个等效电流源作为待排序电流源，返回步骤（C.1）；
D、将各级校准电流源与其所含高位段电流源的对应关系记录为高位DAC译码方案，并按照该方案控制各高位段电流源到输出线的接入开关。
本发明的有益效果是，从根本上提高匹配器件的匹配精度来提高DAC的精度，没有校准DAC的使用，避免了工艺中器件匹配精度的限制。
附图说明
图1是现有技术的DAC校准原理图。
图2是现有技术的DAC校准实例图。
图3是本发明的原理图。
图4是本发明的电路结构图。
图5是校准逻辑结构示意图。
图6是3位校准逻辑结构实例图。
具体实施方式
本发明的数模转换器的校准转换方法包括下述步骤：
A、将转换电路按照数字信号位分为高位段和低位段，高位段的位数赋值给m；高位段的位数赋值给n，m与n的和即为数字信号的位数；
B、通过低位段电流源进行低位段转换，得到低位段电流信号；
C、通过高位段电流源进行高位段转换，得到高位段电流信号；
D、高位段转换和低位段转换所得的电流在输出线进行叠加，并转换为电压信号；
所述步骤C包括：
（C.0）将各高位段电流源作为待排序电流源；
（C.1）对各个待排序电流源按照输出电流大小进行排序，将电流最大的电流源和电流最小的电流源组合为第一个第x级等效电流源，电流第二大的电流源和电流第二小的电流源组合为第二个第x级等效电流源，以此类推直到仅余一个电流源，将该余下的电流源作为第x级校准电流源；
（C.2）m自减1，然后判断：若m=1则进入步骤D，否则进入步骤（C.3）；
（C.3）x自增1，将各个等效电流源作为待排序电流源，返回步骤（C.1）；
D、将各级校准电流源与其所含高位段电流源的对应关系记录为高位DAC译码方案，并按照该方案控制各高位段电流源到输出线的接入开关。
分段转换的原理是，按照二进制的数字位划分为高位段和低位段，例如对于二进制数字 1 0 1 1 1 0 ，按照1 0 1 1 1 0的方式分为高位段 101 和低位段110分别进行转换（分段后各有3个数字位），转换后进行电流叠加即可。分段转换和叠加的方式属于现有技术，本发明的特点在于高位段的校准转换，低位段转换采用现有方式。
图3示出了本发明高位段转换的原理，二进制下的3位数最大值111以十进制表示为7，即3个数字位需要7个电流源（m=3，2m-1=7）。理想状态下，每个电流源的电流值应该是2nIU，然而实际存在误差，因此需要校准。通过对7个电流源排序组合生成的3个电流（2nIU，2n +1IU，2n+2IU），能够实现更高的匹配精度。7个高位段电流源按照电流大小排序，如图3（a）所示，顺次编号为0~6，然后将电流值最大的6号与最小的0号组合为第一个等效电流源（第一次排序后形成的称为第一级等效电流源，后文将第一次排序后形成的称为第二级等效电流源，以此类推），第二大的5号和第二小的1号组合为第二个第一级等效电流源，第三大的4号和第三小的2号组合为第三个第一级等效电流源，余下电流值居中的称为校准电流源，由于是第一次排序后形成，称为第一级校准电流源。此方式可以理解为“对折”或者“折叠”。
此时得到3个等效电流源和一个校准电流源，合计4个，尚不满足3个数字位的要求，再对第一轮折叠以后除第一级校准电流源以外的等效电流源进行下一轮折叠，如图3（b）和图3（c）所示。具体的说，将第一轮折叠得到的等效电流源同样按等效电流大小进行排序，最大的和最小的组合为一个第二级等效电流源，次大的和次小的组合为第二个第二级等效电流，以此方式重复直到等效电流源和校准电流源的总数等于高位段的位数。即，本发明通过反复对折得到最终的等效电流源和校准电流源。
校准逻辑如图5所示，该逻辑为多Bit的与逻辑，当高位输入控制输入该校准逻辑时，ROM（寄存器）内存储的校准数据只允许某一位控制通过逻辑单元控制电流源开启关闭。最高位控制逻辑tm-1对应控制2m-1个电流源，最低位控制1个电流源，由此可以通过ROM数据控制任意电流源，从而实现电流源校准转换。电流舵DAC在校准前需要测试得到电流源的大小排序。
图5是校准逻辑结构示意图，图6是3位校准逻辑结构实例图。

Claims (1)

1.数模转换器的校准转换方法，包括下述步骤：
A、将转换电路按照数字信号位分为高位段和低位段，高位段的位数赋值给m；高位段的位数赋值给n，m与n的和即为数字信号的位数；
B、通过低位段电流源进行低位段转换，得到低位段电流信号；
C、通过高位段电流源进行高位段转换，得到高位段电流信号；
D、高位段转换和低位段转换所得的电流在输出线进行叠加，并转换为电压信号；
其特征在于，所述步骤C包括：
（C.0）将各高位段电流源作为待排序电流源；
（C.1）对各个待排序电流源按照输出电流大小进行排序，将电流最大的电流源和电流最小的电流源组合为第一个第x级等效电流源，电流第二大的电流源和电流第二小的电流源组合为第二个第x级等效电流源，以此类推直到仅余一个电流源，将该余下的电流源作为第x级校准电流源；
（C.2）m自减1，然后判断：若m=1则进入步骤D，否则进入步骤（C.3）；
（C.3）x自增1，将各个等效电流源作为待排序电流源，返回步骤（C.1）；
D、将各级校准电流源与其所含高位段电流源的对应关系记录为高位DAC译码方案，并按照该方案控制各高位段电流源到输出线的接入开关。
CN202110052376.7A 2021-01-15 2021-01-15 数模转换器的校准转换方法 Pending CN112865793A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110052376.7A CN112865793A (zh) 2021-01-15 2021-01-15 数模转换器的校准转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110052376.7A CN112865793A (zh) 2021-01-15 2021-01-15 数模转换器的校准转换方法

Publications (1)

Publication Number Publication Date
CN112865793A true CN112865793A (zh) 2021-05-28

Family

ID=76006368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110052376.7A Pending CN112865793A (zh) 2021-01-15 2021-01-15 数模转换器的校准转换方法

Country Status (1)

Country Link
CN (1) CN112865793A (zh)

Similar Documents

Publication Publication Date Title
US6489905B1 (en) Segmented DAC calibration circuitry and methodology
US5243347A (en) Monotonic current/resistor digital-to-analog converter and method of operation
US6204789B1 (en) Variable resistor circuit and a digital-to-analog converter
US4491825A (en) High resolution digital-to-analog converter
JP2819006B2 (ja) サーモメータ・バイナリ・エンコード方法
JP3281621B2 (ja) 高精度ｄａ変換回路
EP2624458A2 (en) Successive approximation register analog to digital converter
JPS6161578B2 (zh)
CN111434041A (zh) 内插数/模转换器(dac)
JP4382040B2 (ja) Ｄ／ａ変換回路
US6778122B2 (en) Resistor string digital to analog converter with differential outputs and reduced switch count
US6011502A (en) Pseudo two-step current-mode analog-to-digital converter
CN114531157A (zh) 数模转换电路、数模转换方法以及显示驱动芯片
CN112865793A (zh) 数模转换器的校准转换方法
JPH0262123A (ja) 直並列型ａ／ｄ変換器
EP0508454B1 (en) A/D converter
US5673045A (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit
CN115208394A (zh) 用于模拟解码测温数模转换器(dac)的泄漏补偿
JP2014236373A (ja) Ａ／ｄ変換装置
Bellavin et al. Study of Bubble Errors Conversion in a Modified ROM Encoder
KR100301041B1 (ko) 플래쉬방식아날로그/디지털변환장치
US20040189504A1 (en) Semi-flash A/D converter with minimal comparator count
WO2024027377A1 (zh) 一种数模转换器、数模转换电路和电子设备
WO2021133708A1 (en) Hybrid multiplying digital analog converter
KR20230071476A (ko) 에너지 효율적인 저항 변화 소자 기반 신개념 디지털-아날로그 변환기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination