JPS606109B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS606109B2 JPS606109B2 JP51128315A JP12831576A JPS606109B2 JP S606109 B2 JPS606109 B2 JP S606109B2 JP 51128315 A JP51128315 A JP 51128315A JP 12831576 A JP12831576 A JP 12831576A JP S606109 B2 JPS606109 B2 JP S606109B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain
- present
- insulating film
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、絶縁ゲート型電界効果トランジスタ（以下、
ＭＯＳＦＥＴと称す）の性能向上に関するものである。
ＭＯＳＦＥＴと称す）の性能向上に関するものである。
周知のように、ＭＯＳＦＥＴのドレインとゲートをを共
通にして「ドレィワとソース間に一定の直流電圧（以下
、ストレス電圧と称す）を一定時間印加すると、逆方向
接続（ドレインとソースを逆に接続）におけるＭＯＳＦ
ＥＴのしきし、電圧が高くなるという現象が現われる（
第１図）。さらに、強度のストレス電圧を一定時間印加
すると、もはや、ＭＯＳＦＥＴもこ特有な電流電圧特性
の可逆性は保たれなくなり「いわゆる破壊現象を呈する
。上記したＭＯＳＦＥＴの特性変動の原因は、。以下、
のように考なられている。すなわち、ドレィン近傍で衝
撃イオン化により発生した電子が散乱され、基板シリコ
ンとゲート絶縁膜の界面に移行する。基板シリコンとゲ
ート絶縁膜間の電位障壁を乗り越えるに十分なエネルギ
ーをもって上記界面に到達した電子は、ゲート絶縁膜中
に注入され、注入された電子の幾分かは該絶縁膜中に捕
獲される。この捕獲電子は「特に、逆方向接続したＭＯ
ＳＦＥＴのしきし、電圧を高くする（Ｓ．ＡＡｂｂａｓ
，ｌＥＥＥ ｌＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅ
ｓｔ，１９７５，Ｐ３５）。本発明の目的は、ＭＯＳＦ
ＥＴの特性変動を生ずることなく、常に安定なる動作特
性を持つＭＯＳＦＥＴを供聯合することにある。
通にして「ドレィワとソース間に一定の直流電圧（以下
、ストレス電圧と称す）を一定時間印加すると、逆方向
接続（ドレインとソースを逆に接続）におけるＭＯＳＦ
ＥＴのしきし、電圧が高くなるという現象が現われる（
第１図）。さらに、強度のストレス電圧を一定時間印加
すると、もはや、ＭＯＳＦＥＴもこ特有な電流電圧特性
の可逆性は保たれなくなり「いわゆる破壊現象を呈する
。上記したＭＯＳＦＥＴの特性変動の原因は、。以下、
のように考なられている。すなわち、ドレィン近傍で衝
撃イオン化により発生した電子が散乱され、基板シリコ
ンとゲート絶縁膜の界面に移行する。基板シリコンとゲ
ート絶縁膜間の電位障壁を乗り越えるに十分なエネルギ
ーをもって上記界面に到達した電子は、ゲート絶縁膜中
に注入され、注入された電子の幾分かは該絶縁膜中に捕
獲される。この捕獲電子は「特に、逆方向接続したＭＯ
ＳＦＥＴのしきし、電圧を高くする（Ｓ．ＡＡｂｂａｓ
，ｌＥＥＥ ｌＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅ
ｓｔ，１９７５，Ｐ３５）。本発明の目的は、ＭＯＳＦ
ＥＴの特性変動を生ずることなく、常に安定なる動作特
性を持つＭＯＳＦＥＴを供聯合することにある。
本発明の第２の目的はかかるＭＯＳＦＥＴの安性を向上
させしかも小形高信頼性をもつ素子構造を提供すること
である。
させしかも小形高信頼性をもつ素子構造を提供すること
である。
以下、図面により本発明を詳細に説明する。
第２図は、本発明によるＭＯＳＦＥＴの概念を説明する
ための図であり、その縦断面構造を示す図である。１は
Ｐ形のシリコン基板、２はソース電極、３はドレィン電
極、４はゲート電極、５はゲート絶縁膜、６はチャネル
である。
ための図であり、その縦断面構造を示す図である。１は
Ｐ形のシリコン基板、２はソース電極、３はドレィン電
極、４はゲート電極、５はゲート絶縁膜、６はチャネル
である。
今、ドレィン電極３とゲート電極４を共通にして、ドレ
ィン電極３とソース電極２に一定のストレス電圧を印加
し、さらに、磁界日がチャネル６に垂直に、第２図に示
した方向にかかっているとする。この場合、磁界Ｈ‘こ
よりチャネル６に流れる電子は、電磁力Ｆを第２図に示
した方向に受ける。ソ−ス電極２近傍の電子はゲート電
極４とソ−ス電極２に印加された電界による力が極めて
強いため、電磁力Ｆ‘ころ作用はあまり受けないが〜一
方トドレィン電極３近傍の電子は、ゲート電極４とドレ
ィン電極３間の電界による力がほとんどないため、電磁
力Ｆの作用を十分に受け、チャネルは第２図の８に示す
ように基板方向に曲げられる。一例として、磁界の強さ
をＨ＝１×１びａｍｐｅｒｅｂｔｍｎ／ｍｅｔｅｒとし
た場合、ドレィン電極３近傍でチャネルの曲げられる距
離は「 シリコン基板１とゲート絶縁膜５の界面から２
０．２一肌の深さに達す。結果として「従来技術の欠点
であったドレイン電極近傍における絶縁膜中への電子の
注入に起因するしきい電圧の変化による特性変動はなく
なり、常に正常な動作特性を持つＭＯＳＦＥＴがえられ
る。実験結果によれば「磁界の強さは日がＨ＝１×１ぴ
ａｍｐｅｒｅＧｔｕｒｎ／ｍ以上であれば〜 このよう
な効果が得られることが分かった。第３図は、本発明に
よるＭＯＳＦＥＴの第１の実施例で上託した磁気効果を
効率よく発生せしめ、しかも小形高信頼度な構造を示す
縦断面図である。
ィン電極３とソース電極２に一定のストレス電圧を印加
し、さらに、磁界日がチャネル６に垂直に、第２図に示
した方向にかかっているとする。この場合、磁界Ｈ‘こ
よりチャネル６に流れる電子は、電磁力Ｆを第２図に示
した方向に受ける。ソ−ス電極２近傍の電子はゲート電
極４とソ−ス電極２に印加された電界による力が極めて
強いため、電磁力Ｆ‘ころ作用はあまり受けないが〜一
方トドレィン電極３近傍の電子は、ゲート電極４とドレ
ィン電極３間の電界による力がほとんどないため、電磁
力Ｆの作用を十分に受け、チャネルは第２図の８に示す
ように基板方向に曲げられる。一例として、磁界の強さ
をＨ＝１×１びａｍｐｅｒｅｂｔｍｎ／ｍｅｔｅｒとし
た場合、ドレィン電極３近傍でチャネルの曲げられる距
離は「 シリコン基板１とゲート絶縁膜５の界面から２
０．２一肌の深さに達す。結果として「従来技術の欠点
であったドレイン電極近傍における絶縁膜中への電子の
注入に起因するしきい電圧の変化による特性変動はなく
なり、常に正常な動作特性を持つＭＯＳＦＥＴがえられ
る。実験結果によれば「磁界の強さは日がＨ＝１×１ぴ
ａｍｐｅｒｅＧｔｕｒｎ／ｍ以上であれば〜 このよう
な効果が得られることが分かった。第３図は、本発明に
よるＭＯＳＦＥＴの第１の実施例で上託した磁気効果を
効率よく発生せしめ、しかも小形高信頼度な構造を示す
縦断面図である。
亀川ま絶縁膜、２川まチャネル６に平行に設けられた導
体であり、端子２量から端子２２に電流１を流す。該電
流川こより、磁界日がチャネル６に垂直に第３図に示し
た方向にかかる結果、本発明の目的にかなった効果がえ
られる。一例として、シリコン基板１とゲート絶縁膜５
の界面から導体２０‘こ到る距離を１仏ｍとし、導体２
０に約０４船の電流を流した場合、チャネル３の領域に
おける磁界の強さは約１×１ぴａｍｐｅｒｅ・ｔｕｍ／
ｍｅｔｅｒとなり、前記第２図で説明した本発明の効果
が効率よくえられる。実験によれば導体２０‘こ流す電
流が価Ａ程度つまり磁界の強さが約ｌｘｌびａｍｐｅｒ
ｅ・ｔｍｎノｍｅｔｅｒまで本発明の効果が得られるこ
とが分った。第４図は「本発明によるＭＯＳＦＥＴの第
２の実施例の縦断面構造を示すものである。
体であり、端子２量から端子２２に電流１を流す。該電
流川こより、磁界日がチャネル６に垂直に第３図に示し
た方向にかかる結果、本発明の目的にかなった効果がえ
られる。一例として、シリコン基板１とゲート絶縁膜５
の界面から導体２０‘こ到る距離を１仏ｍとし、導体２
０に約０４船の電流を流した場合、チャネル３の領域に
おける磁界の強さは約１×１ぴａｍｐｅｒｅ・ｔｕｍ／
ｍｅｔｅｒとなり、前記第２図で説明した本発明の効果
が効率よくえられる。実験によれば導体２０‘こ流す電
流が価Ａ程度つまり磁界の強さが約ｌｘｌびａｍｐｅｒ
ｅ・ｔｍｎノｍｅｔｅｒまで本発明の効果が得られるこ
とが分った。第４図は「本発明によるＭＯＳＦＥＴの第
２の実施例の縦断面構造を示すものである。
３川まドレィンおよびソースを形成する不純物層と同じ
導電形の不純物層で「 ２０なる導体と接続されソレノ
ィドを形成している。
導電形の不純物層で「 ２０なる導体と接続されソレノ
ィドを形成している。
第４図に示した方向に電流１を流すことにより「磁界日
がチャネル６に垂直にかかる結果、本発明の目的にかな
った効果がえられる。なおト上記の実施例では１個のＭ
ＯＳＦＥＴを例に本発明の効果を説明したが「複数個の
ＭＯＳＦＥＴより成るＩＣやＬＳＩにも適用可能である
ことは明らかである。
がチャネル６に垂直にかかる結果、本発明の目的にかな
った効果がえられる。なおト上記の実施例では１個のＭ
ＯＳＦＥＴを例に本発明の効果を説明したが「複数個の
ＭＯＳＦＥＴより成るＩＣやＬＳＩにも適用可能である
ことは明らかである。
さらに実施例ではｎチャネルＭＯＳ形素子について説明
したが、ｐチャネルＭＯＳ形及びｐ／ｎ両チャネル形か
らなるＣ−ＭＯＳその他電荷送素子にも適用できる。
したが、ｐチャネルＭＯＳ形及びｐ／ｎ両チャネル形か
らなるＣ−ＭＯＳその他電荷送素子にも適用できる。
第１図は従来技術によるＭＯＳＦＥＴの特性を示す図、
第２図は本発明によるＭＯＳＦＥＴの概念を説明するた
めの縦断面構造を示す図、第３図は本発明によるＭＯＳ
ＦＥＴの第１の実施例の縦断面構造を示す図、第４図は
本発明によるＭＯＳＦＥＴの第２の実施例の縦断面構造
を示す図である。 努ノ図努Ｚ図 第３図 袋４図
第２図は本発明によるＭＯＳＦＥＴの概念を説明するた
めの縦断面構造を示す図、第３図は本発明によるＭＯＳ
ＦＥＴの第１の実施例の縦断面構造を示す図、第４図は
本発明によるＭＯＳＦＥＴの第２の実施例の縦断面構造
を示す図である。 努ノ図努Ｚ図 第３図 袋４図
Claims (1)
- １ 第１導電型半導体基板の表面に形成されたソースお
よびドレインとなる領域を備え、上記ソース、ドレイン
領域間の第１導電体基板上の絶縁膜を介して、ゲート電
極を有する絶縁ゲート型電界効果トランジスタを少なく
とも１個含み、上記ドレインから上記ソースに向って流
れる電流の通路に垂直に磁界をかけ、該半導体表面とは
反対の該導電体基板方向に電磁力が働くようにしたこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51128315A JPS606109B2 (ja) | 1976-10-27 | 1976-10-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51128315A JPS606109B2 (ja) | 1976-10-27 | 1976-10-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5353980A JPS5353980A (en) | 1978-05-16 |
| JPS606109B2 true JPS606109B2 (ja) | 1985-02-15 |
Family
ID=14981724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51128315A Expired JPS606109B2 (ja) | 1976-10-27 | 1976-10-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS606109B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63180805U (ja) * | 1987-05-14 | 1988-11-22 | ||
| JPS63180810U (ja) * | 1987-05-14 | 1988-11-22 |
-
1976
- 1976-10-27 JP JP51128315A patent/JPS606109B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63180805U (ja) * | 1987-05-14 | 1988-11-22 | ||
| JPS63180810U (ja) * | 1987-05-14 | 1988-11-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5353980A (en) | 1978-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2706626B2 (ja) | 半導体デバイス | |
| JPH05259454A (ja) | 改良されたブレークダウン電圧特性を有する半導体装置 | |
| JPH01205470A (ja) | 半導体装置およびその製造方法 | |
| EP0479504A2 (en) | Thin film transistor | |
| JPH09181196A (ja) | 静電気保護素子 | |
| Igura et al. | New device degradation due to'cold'carriers created by band-to-band tunneling | |
| US5034790A (en) | MOS transistor with semi-insulating field plate and surface-adjoining top layer | |
| JPS63266882A (ja) | 縦型絶縁ゲ−ト電界効果トランジスタ | |
| US6852995B1 (en) | Field effect transistor (FET) and FET circuitry | |
| US4075653A (en) | Method for injecting charge in field effect devices | |
| JPS606109B2 (ja) | 半導体装置 | |
| JP3349029B2 (ja) | 半導体装置 | |
| US5276371A (en) | Output buffer having high resistance against electrostatic breakdown | |
| JPH03104169A (ja) | 半導体装置 | |
| JPH0254969A (ja) | Ｍｏｓ型半導体装置 | |
| JPH09246545A (ja) | 電力用半導体素子 | |
| JPH0673377B2 (ja) | 入力保護回路 | |
| JP2990736B2 (ja) | 半導体入出力保護回路 | |
| JP2611429B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| KR19980028442A (ko) | 정전기 보호 소자 | |
| JPS58182861A (ja) | 半導体装置 | |
| Harrell et al. | A unified explanation for gate current in n-MOS devices based on hot electrons and the Poole-Frenkel effect | |
| JPS60154671A (ja) | 半導体装置 | |
| JPH03229469A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JP3073564B2 (ja) | 半導体装置 |