JPS6058624A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6058624A
JPS6058624A JP16776083A JP16776083A JPS6058624A JP S6058624 A JPS6058624 A JP S6058624A JP 16776083 A JP16776083 A JP 16776083A JP 16776083 A JP16776083 A JP 16776083A JP S6058624 A JPS6058624 A JP S6058624A
Authority
JP
Japan
Prior art keywords
gas
etching
mixing
gases
anisotropic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16776083A
Other languages
English (en)
Inventor
Masahiko Nakajima
雅彦 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP16776083A priority Critical patent/JPS6058624A/ja
Publication of JPS6058624A publication Critical patent/JPS6058624A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、プラズマ装置による多結晶シリコンのドライ
エツチングにおいて、エツチング時間を早め、異方性エ
ツチングを高めることに関する。
従来のドライエツチングにおいては、単一のエツチング
ガスのみ用いており、第1図に示す如く等方性エツチン
グのため・サイドエッチ量も大きく、寸法精度の悪いも
のであった◇その後、寸法精度をあげるため、異方性エ
ツチングができるガスを単一、または、混合したものを
用いるようになってきた〇 エツチング混合ガスとして、エツチング時間を早めるこ
とを特徴とするガス(以下ガス1とする)と1異方性エ
ツチングを特徴とするガス(以下ガス2とする)の2種
類によるものを使用してきたOところが、ガス1.ガス
2による混合ガスは、反面、次に挙げるような欠点をも
っている。
ガス1の影響で、等方性の強いエツチングとなり、サイ
ドエッチ量が大きくなる。また、ガス2の影響で、エツ
チング時間が遅くなり、熱によりレジストを著しく変質
させる0 本発明は、かかる欠点を除去したもので、本発明の目的
は、エツチング時間を遅くすることなく、熱によるレジ
ストの変質を防ぎ、第2図に示す如く、より異方性の高
いエツチングを行なうことである。
以下実施例に基づいて本発明の詳細な説明するOガス1
、ガス2による混合ガスにおいて、エツチング時間を遅
くすることなく、より異方性の高いエツチングを行ない
、さらに1熱によるレジストの変質を防ぐために、冷却
効果のあるガス(以下ガス3とする)を混合することを
提案する。ガス3によりガス2の異方性エツチングの特
徴を大きく引き出すことができる。また、ガス2のエツ
チング時間の遅い性質を、ガス1を適量混合することに
より、早めることができる。なお、ガス1、ガス2.ガ
ス3の混合比は、 (ガス1):(ガス2)=(ガス3) =10:60:1 が最適であった。また具体的なガスの例として、0ガス
ト・・・・・六フッ化硫黄(SIF6)0ガス2・・・
・・・7レオン115 (0,0nFII)0ガス3・
・・・・・ヘリウム(He )が挙げられる。
【図面の簡単な説明】
第1図は、従来の方法でエツチングした場合の断面図。 第2図は、本発明の方法でエツチングした場合の断面図
。 第1図、第2図ともKS(lはレジストパターン1bは
多結晶シリコン、Cは半導体基板、である。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務

Claims (1)

    【特許請求の範囲】
  1. 多結晶シリコンのドライエツチングにプラズマ装置を用
    いた半導体装置の製造方法において、該プラズマ装置に
    導入するエツチング混合ガスに、少なくとも3種類以上
    を用いたことを特徴とする半導体装置の製造方法。
JP16776083A 1983-09-12 1983-09-12 半導体装置の製造方法 Pending JPS6058624A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16776083A JPS6058624A (ja) 1983-09-12 1983-09-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16776083A JPS6058624A (ja) 1983-09-12 1983-09-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6058624A true JPS6058624A (ja) 1985-04-04

Family

ID=15855580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16776083A Pending JPS6058624A (ja) 1983-09-12 1983-09-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6058624A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55119177A (en) * 1979-02-21 1980-09-12 Ibm Silicon etching method
JPS56144541A (en) * 1980-04-11 1981-11-10 Fujitsu Ltd Etching method
JPS57145328A (en) * 1981-01-30 1982-09-08 Siemens Ag Method of producing polysilicon structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55119177A (en) * 1979-02-21 1980-09-12 Ibm Silicon etching method
JPS56144541A (en) * 1980-04-11 1981-11-10 Fujitsu Ltd Etching method
JPS57145328A (en) * 1981-01-30 1982-09-08 Siemens Ag Method of producing polysilicon structure

Similar Documents

Publication Publication Date Title
JPS62263638A (ja) 傾斜側面接触孔の形成方法
JPS5269587A (en) Device and manufacture for high voltage resisting semiconductor
GB1377769A (en) Methods of preparing shadow masks
JPS6058624A (ja) 半導体装置の製造方法
JPS5243370A (en) Method of forming depression in semiconductor substrate
JPH03141640A (ja) 半導体装置の製造方法
JPS5490032A (en) Plasma etching method
JPS63299343A (ja) エッチング方法
JP2723384B2 (ja) 半導体装置の製造方法
JP2578092B2 (ja) エツチング方法
JPH03222417A (ja) 半導体装置の製造方法
JPS5478970A (en) Diffusion method for impurity
JPH04290429A (ja) 半導体装置の製造方法
JPS5911630A (ja) 半導体装置の製造方法
JPS5343481A (en) Mirror surface etching method of sapphire substrate crystal
JPS6144430A (ja) 半導体装置の製造方法
JPS60220936A (ja) 単結晶シリコン基板のエツチング方法
JPS5245290A (en) Integrated circuit of semiconductor and method for its fabrication
JPH02278821A (ja) 多結晶シリコンのパターニング方法
JPS5951531A (ja) ドライエツチング方法
JPS6430243A (en) Manufacture of semiconductor device
JPS649619A (en) Manufacture of semiconductor device
JPH01152285A (ja) 半導体装置の製造方法
JPS62269318A (ja) シリコン酸化膜のエツチング方法
JPS54116882A (en) Manufacture of semiconductor device