JPS6057606B2 - Ｌｓｉのフアンクシヨン識別方式 - Google Patents
Ｌｓｉのフアンクシヨン識別方式Info
- Publication number
- JPS6057606B2 JPS6057606B2 JP53144866A JP14486678A JPS6057606B2 JP S6057606 B2 JPS6057606 B2 JP S6057606B2 JP 53144866 A JP53144866 A JP 53144866A JP 14486678 A JP14486678 A JP 14486678A JP S6057606 B2 JPS6057606 B2 JP S6057606B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- function
- signal
- power supply
- identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
Landscapes
- Tests Of Electronic Circuits (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
本発明は大規模集積回路（以下規模集積回路をＬＳＩと
称する。
称する。
）に実装された内部論理回路のファンクションをｕ■の
端子と接続させた識別装置で識別する方式に関する。Ｌ
ＳＩは１０００ゲートから１００００ゲート位までの規
模であつて、マイクロプロセッサから大容量メモリ、各
種論理回路など多種類に及んでいる。
端子と接続させた識別装置で識別する方式に関する。Ｌ
ＳＩは１０００ゲートから１００００ゲート位までの規
模であつて、マイクロプロセッサから大容量メモリ、各
種論理回路など多種類に及んでいる。
そしてこれらＬＳＩの夫々を区別するには第１図に示さ
−、ｊ ＾１、−ｉ＾▼ −Ａ−、３、、、れ、８一
、ノｆ−：ントマーキング２を銘記していて、このマー
キング２を使用者が逐次目視で識別していた。しかし、
上記のようにマーキング２の目視による識別は次のよう
な理由で改善の余地があつた。すなわち、前記ファンク
ションを作成するＬＳＩの製造工程とマーキングを施す
工程とは通常別工程であつて、ファンクションに対応さ
せた正しいマーキング付与のため、工程間の調整が必要
である。また、マーキングを正しく付与したとしても使
用者がマーキングを誤識別してプリント板等、被実装体
へ装着してしまうことが危惧される。本発明は上述の点
に鑑み、これらの問題点を解消するために創出されたも
のであり、その目的とするところはＬＳＩの使用者がＬ
ＳＩに内蔵されたファンクションを正しく識別し、被実
装体への誤装着を防止出来るようにしたＬＳＩのファン
クション識別方式を提供することである。
−、ｊ ＾１、−ｉ＾▼ −Ａ−、３、、、れ、８一
、ノｆ−：ントマーキング２を銘記していて、このマー
キング２を使用者が逐次目視で識別していた。しかし、
上記のようにマーキング２の目視による識別は次のよう
な理由で改善の余地があつた。すなわち、前記ファンク
ションを作成するＬＳＩの製造工程とマーキングを施す
工程とは通常別工程であつて、ファンクションに対応さ
せた正しいマーキング付与のため、工程間の調整が必要
である。また、マーキングを正しく付与したとしても使
用者がマーキングを誤識別してプリント板等、被実装体
へ装着してしまうことが危惧される。本発明は上述の点
に鑑み、これらの問題点を解消するために創出されたも
のであり、その目的とするところはＬＳＩの使用者がＬ
ＳＩに内蔵されたファンクションを正しく識別し、被実
装体への誤装着を防止出来るようにしたＬＳＩのファン
クション識別方式を提供することである。
従つて本発明は［Ｉ内蔵のファンクションに特定された
ファンクション信号をＬＳＩの電源端子に流れる電流の
増減Ｊ変化により受ける識別装置が前記ファンクション
信号を解読して、ＬＳＩの識別又は実装のための識別情
報を生成する。第２図は、従来例を説明する参考図であ
る。
ファンクション信号をＬＳＩの電源端子に流れる電流の
増減Ｊ変化により受ける識別装置が前記ファンクション
信号を解読して、ＬＳＩの識別又は実装のための識別情
報を生成する。第２図は、従来例を説明する参考図であ
る。
第２図において、１はＬＳＩ）２は論理回路、３は識５
別情報記憶器、４は発振器、５はパルス変換器、６は識
別情報を出力する専用端子、７は前記論理回路２の入出
力信号用の端子、８，８ａは電源端子、９はＬＳＩファ
ンクション識別装置である。以上の様な構成において、
いま、電源端子８，８ａに所定電圧が印加されるとする
。このとき発振器４は周期的パルスを発生して、これを
パルス変換器５に与える。一方、識別情報記憶器３はＬ
ＳＩｌの論理回路の機能に対応するファンクションを意
味する識別情報をパルス変換器５に連続的に与える。パ
ルス変換器５は発振器４からの周期的パルスに同期させ
て前記識別情報を並列直列変換して前記専用端子６にパ
ルス信号をシリアルに転送する。専用端子６のパルス信
号はＬＳＩのファンクション識別装置９に与えられる。
専用端子６からのパルス信号は第３図に示される。すな
わち、パルス波形Ｐ１はスタートパルスで、パルス波形
Ｐ２は同期化された識別情報のパルス列でありこれらの
混在するパルス信号がサイクリツクに出力される。前記
ファンクション識別装置９はスタートパルスＰ１間の識
別情報パルス列信号を解読して、この識別結果を必要と
する利用装置、例えばファンクション表示装置等へ信号
を送出する。以上に説明したものは専用端子を付加する
ことによつてマーキングに代えようとするものであるが
、ＬＳＩは端子数を必要最小限にとどめて、プリント板
の−アートワークの簡単化，ＬＳＩ端子とプリント板の
スルーホールとの接続点最小化が信頼性の観点から望ま
しいので、これらの要求によつて電源端子で専用端子を
併用させた本発明のものを第４図に示す。第４図におい
て第２図と同符号のものは同！一のものてあり、１０は
電圧弁別器、１１は第１のゲート、１２は第２のゲート
、１３は自己表示機能回路、１４は基準電源である。基
準電源の端子電圧Ｅ２は論理回路に供給される定格電圧
Ｅ１よりも大きく、自己表示機能回路１３を動作させＳ
る定格電圧よりも小さく設定される。以上の様な構成に
おいて、いま、電源電圧Ｅ３を電源端子８，８ａ間にＥ
３〉Ｅ２となる値で印加する。この時、電圧弁別器１０
の出力は前記第１のゲート１１を閉じ、前記第２のゲー
ト１２を開くようにク応動する。自己表示機能回路１３
の出力は前記第２のゲート１２を通じて電源端子８へ第
５図で示される様な電流変化を伴つたスタートパルスＰ
１と、同期化された識別情報のパルス列信号Ｐ２が与え
られる。次に、電源電圧Ｅ３を電源端子８，８ａ間にＥ
１≦Ｅ３くＥ２となる値で印加する。この時、電圧弁別
器１０の出力は前記第２のゲート１２を閉じ、第１のゲ
ート１１を開くように応動する。このため電源端子８，
８ａ間に印加された電圧Ｅ３は論理回路２に供給される
。一方、自己表示機能回路１３からのパルス信号は出力
されるが第２のゲート１２で阻止され、前記電源端子８
，８ａ間に送出されない。） 電源端子８，８ａから自
己表示機能回路１３の出力信号を送出する場合は第５図
で示されるような電流変化を併つたパルス列信号に限ら
ず、アナログ信号であつても本発明に適用可能である。
別情報記憶器、４は発振器、５はパルス変換器、６は識
別情報を出力する専用端子、７は前記論理回路２の入出
力信号用の端子、８，８ａは電源端子、９はＬＳＩファ
ンクション識別装置である。以上の様な構成において、
いま、電源端子８，８ａに所定電圧が印加されるとする
。このとき発振器４は周期的パルスを発生して、これを
パルス変換器５に与える。一方、識別情報記憶器３はＬ
ＳＩｌの論理回路の機能に対応するファンクションを意
味する識別情報をパルス変換器５に連続的に与える。パ
ルス変換器５は発振器４からの周期的パルスに同期させ
て前記識別情報を並列直列変換して前記専用端子６にパ
ルス信号をシリアルに転送する。専用端子６のパルス信
号はＬＳＩのファンクション識別装置９に与えられる。
専用端子６からのパルス信号は第３図に示される。すな
わち、パルス波形Ｐ１はスタートパルスで、パルス波形
Ｐ２は同期化された識別情報のパルス列でありこれらの
混在するパルス信号がサイクリツクに出力される。前記
ファンクション識別装置９はスタートパルスＰ１間の識
別情報パルス列信号を解読して、この識別結果を必要と
する利用装置、例えばファンクション表示装置等へ信号
を送出する。以上に説明したものは専用端子を付加する
ことによつてマーキングに代えようとするものであるが
、ＬＳＩは端子数を必要最小限にとどめて、プリント板
の−アートワークの簡単化，ＬＳＩ端子とプリント板の
スルーホールとの接続点最小化が信頼性の観点から望ま
しいので、これらの要求によつて電源端子で専用端子を
併用させた本発明のものを第４図に示す。第４図におい
て第２図と同符号のものは同！一のものてあり、１０は
電圧弁別器、１１は第１のゲート、１２は第２のゲート
、１３は自己表示機能回路、１４は基準電源である。基
準電源の端子電圧Ｅ２は論理回路に供給される定格電圧
Ｅ１よりも大きく、自己表示機能回路１３を動作させＳ
る定格電圧よりも小さく設定される。以上の様な構成に
おいて、いま、電源電圧Ｅ３を電源端子８，８ａ間にＥ
３〉Ｅ２となる値で印加する。この時、電圧弁別器１０
の出力は前記第１のゲート１１を閉じ、前記第２のゲー
ト１２を開くようにク応動する。自己表示機能回路１３
の出力は前記第２のゲート１２を通じて電源端子８へ第
５図で示される様な電流変化を伴つたスタートパルスＰ
１と、同期化された識別情報のパルス列信号Ｐ２が与え
られる。次に、電源電圧Ｅ３を電源端子８，８ａ間にＥ
１≦Ｅ３くＥ２となる値で印加する。この時、電圧弁別
器１０の出力は前記第２のゲート１２を閉じ、第１のゲ
ート１１を開くように応動する。このため電源端子８，
８ａ間に印加された電圧Ｅ３は論理回路２に供給される
。一方、自己表示機能回路１３からのパルス信号は出力
されるが第２のゲート１２で阻止され、前記電源端子８
，８ａ間に送出されない。） 電源端子８，８ａから自
己表示機能回路１３の出力信号を送出する場合は第５図
で示されるような電流変化を併つたパルス列信号に限ら
ず、アナログ信号であつても本発明に適用可能である。
また、自己表示機能回路からのファンクション信号．は
所定パルス巾のスタートパルスと所定パルスパターンの
パルス列信号の夫々の複数種組合せでファンクション信
号を拡大利用出来るようにすることも可能である。更に
、ＬＳＩに供給される電源電圧が正の電圧でなく負の電
圧であつても、電源電圧，基準電圧、論理回路の定格電
圧の大小関係を逆に設定して本発明を実施出来ることは
言うまでもない。以上に説明したように本発明のＬＳ■
ファンクション識別方式によれば、ＬＳＩの論理回路す
なわち？Ｉ内蔵のファンクションに特定されたファンク
ション信号を、自己表示機能回路から得られるようにし
、当該ファンクション信号をＬＳＩの電源端子に流れる
電流の増減によつてＬＳＩファンクション識別装置に送
出し、これを解読して？Ｉの選別又は実装のための識別
情報を生成するようにしたから、マーキングを付与した
り専用端子を設ける従来の方式より格段の作業精度が得
られると共に、使用者において識別のミスによる誤選択
、実装ミスがほぼ完全に排除され、更に既存のＬＳＩ端
子数にても対応可能であるから、ＬＳＩの多品種化に対
応した使用還境が得られる。
所定パルス巾のスタートパルスと所定パルスパターンの
パルス列信号の夫々の複数種組合せでファンクション信
号を拡大利用出来るようにすることも可能である。更に
、ＬＳＩに供給される電源電圧が正の電圧でなく負の電
圧であつても、電源電圧，基準電圧、論理回路の定格電
圧の大小関係を逆に設定して本発明を実施出来ることは
言うまでもない。以上に説明したように本発明のＬＳ■
ファンクション識別方式によれば、ＬＳＩの論理回路す
なわち？Ｉ内蔵のファンクションに特定されたファンク
ション信号を、自己表示機能回路から得られるようにし
、当該ファンクション信号をＬＳＩの電源端子に流れる
電流の増減によつてＬＳＩファンクション識別装置に送
出し、これを解読して？Ｉの選別又は実装のための識別
情報を生成するようにしたから、マーキングを付与した
り専用端子を設ける従来の方式より格段の作業精度が得
られると共に、使用者において識別のミスによる誤選択
、実装ミスがほぼ完全に排除され、更に既存のＬＳＩ端
子数にても対応可能であるから、ＬＳＩの多品種化に対
応した使用還境が得られる。
第１図は従来のＬＳＩのマーキングを示した外観図。
Claims (1)
- １ ＬＳＩ内蔵のファンクションに特定されたファンク
ション信号をＬＳＩの端子から受け、この信号を解読し
てＬＳＩの選別又はプリント板実装情報を得るシステム
において、ＬＳＩの電源端子に接続されるＬＳＩの内蔵
回路がＬＳＩのファンクションを作動状態とする所定電
圧と異なる電圧でファンクション識別信号を生成する回
路手段を有し、ＬＳＩにはファンクション識別信号の送
出とＬＳＩへの電源供給を兼用する電源端子を有し、フ
ァンクション識別信号を受けてこれを解読する識別装置
はＬＳＩへ電源を供給し、この電源端子に流れる電流の
増減変化で生成されるファンクション識別信号を得るこ
とを特徴とするＬＳＩのファンクション識別方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53144866A JPS6057606B2 (ja) | 1978-11-22 | 1978-11-22 | Ｌｓｉのフアンクシヨン識別方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53144866A JPS6057606B2 (ja) | 1978-11-22 | 1978-11-22 | Ｌｓｉのフアンクシヨン識別方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5572248A JPS5572248A (en) | 1980-05-30 |
| JPS6057606B2 true JPS6057606B2 (ja) | 1985-12-16 |
Family
ID=15372208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53144866A Expired JPS6057606B2 (ja) | 1978-11-22 | 1978-11-22 | Ｌｓｉのフアンクシヨン識別方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057606B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5777958U (ja) * | 1980-10-29 | 1982-05-14 | ||
| JPS595587U (ja) * | 1982-06-30 | 1984-01-13 | 株式会社多田野鉄工所 | ブ−ムを有する作業機の安全装置 |
| JPS5937469A (ja) * | 1982-08-25 | 1984-02-29 | Fanuc Ltd | 試験方式 |
| US6889299B1 (en) | 1999-04-27 | 2005-05-03 | Seiko Epson Corporation | Semiconductor integrated circuit |
-
1978
- 1978-11-22 JP JP53144866A patent/JPS6057606B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5572248A (en) | 1980-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0953987A3 (en) | Synchronous semiconductor storage device | |
| JPS6057606B2 (ja) | Ｌｓｉのフアンクシヨン識別方式 | |
| US4982109A (en) | Circuit and method for measuring the duration of a selected pulse in a pulse train | |
| EP0513826B1 (en) | Method for measuring AC specifications of microprocessor | |
| JPS6096023A (ja) | タイミング信号発生器 | |
| JPH0516535Y2 (ja) | ||
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| JPH0727804A (ja) | パルス幅測定回路 | |
| JP3340459B2 (ja) | 信号判定装置及び信号判定方法 | |
| JPS5659335A (en) | Bus check system | |
| JP2501666Y2 (ja) | ユニット２重化装置 | |
| JPH0611486Y2 (ja) | リセツト状態検出回路 | |
| JPS6027970Y2 (ja) | Ｉｃ試験装置用タイミング発生装置 | |
| JPS642972B2 (ja) | ||
| JPS5562373A (en) | Logic circuit test unit | |
| JPS62239499A (ja) | Ｅｐｒｏｍ書込み器 | |
| JPS58117057A (ja) | ビツト・パタ−ン発生回路 | |
| JPH0331781A (ja) | 半導体テスト方法 | |
| JPS5629820A (en) | Magnetic information write-in system | |
| JPH04307372A (ja) | エッジ検出回路装置 | |
| JPS62150924A (ja) | Ｎ列パルス検出装置 | |
| JPS638587A (ja) | テスト機能付集積回路 | |
| JPS61140875A (ja) | 半導体集積回路 | |
| JPH0424573A (ja) | Ｉｃ試験方法 | |
| Davis | MODIFYING YOUR VIDEO EDITING SYSTEM |