JPS605652A - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JPS605652A JPS605652A JP11381283A JP11381283A JPS605652A JP S605652 A JPS605652 A JP S605652A JP 11381283 A JP11381283 A JP 11381283A JP 11381283 A JP11381283 A JP 11381283A JP S605652 A JPS605652 A JP S605652A
- Authority
- JP
- Japan
- Prior art keywords
- level
- output
- input
- signal
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/065—Binary decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/063—Setting decision thresholds using feedback techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
交換機（たとえば、ロータリ一式交換機）間のケーブル
による直接伝送のかわりにＰＣＭ装置により搬送化する
場合の父換機間制師信号の伝送において、交換機トラン
クの継電器可動接点による電流の断続により発生される
制御信号を検出する回路に関する。
による直接伝送のかわりにＰＣＭ装置により搬送化する
場合の父換機間制師信号の伝送において、交換機トラン
クの継電器可動接点による電流の断続により発生される
制御信号を検出する回路に関する。
従来、交換後間制御信号の検出回路として、たとえば第
１図に示すような回路が知られている。
１図に示すような回路が知られている。
この回路はたとえば第３図ａのような入力波形が入力端
子１に印加されると、第３図すから明らかなように、入
力信号が基準電圧Ｖｔｈｌよシ小さい時、出力４にはＨ
レベルが出方さＡ、入力信号が基準電圧Ｖｔｈｌを越え
ると出力４にはＬレベルが出力されるものである。
子１に印加されると、第３図すから明らかなように、入
力信号が基準電圧Ｖｔｈｌよシ小さい時、出力４にはＨ
レベルが出方さＡ、入力信号が基準電圧Ｖｔｈｌを越え
ると出力４にはＬレベルが出力されるものである。
ロータリー交換機（特に７Ｅタイプの場合）は、第３図
ａに示すように、入力信号の状態■の波形が大きくなま
っているため、第１図記載の従来の検出回路の出力では
、第３図すがられかるように状態Ｈの時間は１１を必要
とするにもがかわらずｔｗｌという小さな値となってし
まう。
ａに示すように、入力信号の状態■の波形が大きくなま
っているため、第１図記載の従来の検出回路の出力では
、第３図すがられかるように状態Ｈの時間は１１を必要
とするにもがかわらずｔｗｌという小さな値となってし
まう。
また、基準電圧Ｖｔｈ １をｖｔｈ２へ小さくすると、
第３図ａ、ｃのように１時間ｔＷ２という大きな値とな
ってよいが、状態■での入力信号にノイズがのっている
ため、小さいＶｔｈ ２となっているとノイズまで検出
してしまい、入力パルス信号の時間ｔ２．ｔ３のパルス
幅歪が劣化してしまう。
第３図ａ、ｃのように１時間ｔＷ２という大きな値とな
ってよいが、状態■での入力信号にノイズがのっている
ため、小さいＶｔｈ ２となっているとノイズまで検出
してしまい、入力パルス信号の時間ｔ２．ｔ３のパルス
幅歪が劣化してしまう。
本発明の目的は上述の欠点を除去し簡単な回路で変化の
ゆるやかな信号を遅延なく検出し、ノイズをもったパル
ス信号を歪みなく検出することが可能な検出回路を提供
することにある。
ゆるやかな信号を遅延なく検出し、ノイズをもったパル
ス信号を歪みなく検出することが可能な検出回路を提供
することにある。
次に図面を参照して本発明の詳細な説明する。
第２図は本発明の一実施例を示す回路図である。
第２図において、交換機制御信号が印加される入力端子
１１は差動増幅器１２０反転入力端（−）に接続され、
差動増幅器の出力端は出力端子１７と遅延回路１６の一
端に接続される。遅延回路１６の他端は反転増幅器１５
の入力端へ接続され、その出力端は抵抗１９を介して差
動増幅器１２の非反転入力端（１）および抵抗１４の一
端へ接続される。
１１は差動増幅器１２０反転入力端（−）に接続され、
差動増幅器の出力端は出力端子１７と遅延回路１６の一
端に接続される。遅延回路１６の他端は反転増幅器１５
の入力端へ接続され、その出力端は抵抗１９を介して差
動増幅器１２の非反転入力端（１）および抵抗１４の一
端へ接続される。
抵抗１４の他端は基準電圧（Ｖｉｈ２）１３を介して接
地される。
地される。
このような構成において、第３図ａ（状態Ｉ）のような
入力信号が入力端子１１に印加されると。
入力信号が入力端子１１に印加されると。
入力信号がｖｔｈ２よシ低い間は第３図Ｃのように出力
端子１７にＨレベルが出力される。入力信号がｖｔｈ２
より烏くなるとただちに出力端子１７はＬしづルとなる
。出力１７がＨレベルからＬレベルへ変化した時、第３
図ｄかられかるように、出力１７の信号は遅延回路１６
を介して時間ｔｄだけ遅延して反転増幅器へ入力され、
その出力はＬレベルからＨレベルへ変化し、抵抗１９．
１４と基準を圧Ｖｔｈ２ Ｋ ヨリ入力１８ｉｄＶｔｈ
２カラ’Ｖ’ｔｈｔへ変化する。
端子１７にＨレベルが出力される。入力信号がｖｔｈ２
より烏くなるとただちに出力端子１７はＬしづルとなる
。出力１７がＨレベルからＬレベルへ変化した時、第３
図ｄかられかるように、出力１７の信号は遅延回路１６
を介して時間ｔｄだけ遅延して反転増幅器へ入力され、
その出力はＬレベルからＨレベルへ変化し、抵抗１９．
１４と基準を圧Ｖｔｈ２ Ｋ ヨリ入力１８ｉｄＶｔｈ
２カラ’Ｖ’ｔｈｔへ変化する。
次に、第３図ａの状態■から■への変化の過程において
、入力信号がＶｔｈ １よシ高い時から低い時へ変化し
た時、出力１７はＬレベルからＨレベルへ変化する。出
力１７のＬレベルからＨレベルへの変化が遅延回路１６
へ入力されても、入力信号がｖｔｈｘよシ低い時間【２
は遅延回路１６の遅延時間【ｄよシ短いため遅延回路出
力及び入力１８には変化がない。
、入力信号がＶｔｈ １よシ高い時から低い時へ変化し
た時、出力１７はＬレベルからＨレベルへ変化する。出
力１７のＬレベルからＨレベルへの変化が遅延回路１６
へ入力されても、入力信号がｖｔｈｘよシ低い時間【２
は遅延回路１６の遅延時間【ｄよシ短いため遅延回路出
力及び入力１８には変化がない。
従って、状態■において、入力１８はＶｉｈ １が保持
され、ノイズをもったパルス入力信号に対する出力１７
のパルス幅歪は改善される。
され、ノイズをもったパルス入力信号に対する出力１７
のパルス幅歪は改善される。
以′上のように本発明によれば、差動増幅器の基準電圧
を低い値ｖｔｈ２に設定しておくことによシ・状態Ｉか
ら■への変化時点の検出の遅延をより小さくすることが
でき、遅延回路により基準電圧を高い値Ｖｔｈｌに自動
的に変化させることによシ。
を低い値ｖｔｈ２に設定しておくことによシ・状態Ｉか
ら■への変化時点の検出の遅延をより小さくすることが
でき、遅延回路により基準電圧を高い値Ｖｔｈｌに自動
的に変化させることによシ。
ノイズのある状態■におけるパルス歪を小さくすること
が可能となる。
が可能となる。
第１図は従来の信号検出回路を示す回路図、第２図は本
発明の一実施例を示す回路図、および第３図（ａ）〜（
ｄ）は第１図および第２図の各部の波形を示す。 第１図および第２図において １・・・・・・入力端子、２・・・・・・差動増幅器％
３・・・・・・基準霜：圧Ｖｔｈ１．４・・・・・・
出力端子、１１・・・・・・入力端子。 １２・・・・・・差動増幅器、１３・・・・・・基準電
圧Ｖｔｈ２ｓ１４・・・・・・抵抗、１５・・・・・・
反転増幅器、１６・・・・・・遅延回路、１７・・・・
−・出力端子、１８・・・・・・入力端子、１９・・・
・・・抵抗。
発明の一実施例を示す回路図、および第３図（ａ）〜（
ｄ）は第１図および第２図の各部の波形を示す。 第１図および第２図において １・・・・・・入力端子、２・・・・・・差動増幅器％
３・・・・・・基準霜：圧Ｖｔｈ１．４・・・・・・
出力端子、１１・・・・・・入力端子。 １２・・・・・・差動増幅器、１３・・・・・・基準電
圧Ｖｔｈ２ｓ１４・・・・・・抵抗、１５・・・・・・
反転増幅器、１６・・・・・・遅延回路、１７・・・・
−・出力端子、１８・・・・・・入力端子、１９・・・
・・・抵抗。
Claims (1)
- 入力信号が印加される第１の入力端子としきい値電圧が
第１の抵抗を通じて印加される第２の入力端子を有する
差動増幅器と、この差動増幅器の出力端子と前記第２の
入力端子との間に直列に接続された遅延回路と反転増幅
器と第２の抵抗とから構成されたことを特徴とする信号
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11381283A JPS605652A (ja) | 1983-06-24 | 1983-06-24 | 信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11381283A JPS605652A (ja) | 1983-06-24 | 1983-06-24 | 信号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS605652A true JPS605652A (ja) | 1985-01-12 |
Family
ID=14621668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11381283A Pending JPS605652A (ja) | 1983-06-24 | 1983-06-24 | 信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605652A (ja) |
-
1983
- 1983-06-24 JP JP11381283A patent/JPS605652A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3993867A (en) | Digital single signal line full duplex method and apparatus | |
| KR940008306A (ko) | 신호전송방법과 신호전송회로 | |
| JPS6152021A (ja) | スケルチ回路 | |
| JPS605652A (ja) | 信号検出回路 | |
| KR930019045A (ko) | 신호 전이 개선 회로 | |
| US4266099A (en) | Pulse rejection and duration correction circuit | |
| ATE3487T1 (de) | Uebertragerfreie gabelschaltung. | |
| US2344633A (en) | Impulse repeater | |
| JPH0547010B2 (ja) | ||
| JP2956309B2 (ja) | 信号受信回路 | |
| JP2963848B2 (ja) | Ｐｗｍ信号によるデータ通信方法およびその装置 | |
| JPH0431771A (ja) | ピーク検出器 | |
| US4232188A (en) | Circuit arrangement for receiving simplex and duplex current telegraph characters | |
| SU486462A1 (ru) | Устройство управлени серией импульсов | |
| JPH0441531B2 (ja) | ||
| SU424107A1 (ru) | Балансная схема сравнения | |
| JPH06224711A (ja) | デジタル信号受信回路 | |
| JPH0231902B2 (ja) | Ringutoritsupukairo | |
| SU987838A1 (ru) | Регенератор цифрового сигнала | |
| JP2764912B2 (ja) | データ伝送装置 | |
| JP2001044809A (ja) | 波形整形回路 | |
| JPS60203043A (ja) | 線路駆動回路 | |
| SU487464A1 (ru) | Устройство дл снижени импульсной помехи | |
| SU1718256A1 (ru) | Устройство дл передачи и приема информации | |
| JPS5831630A (ja) | パルス信号送受信方式 |