SU424107A1 - Балансная схема сравнения - Google Patents

Description

1

Изобретение относитс  к устройствам дл  электрических измерений и может быть применено в цифровых измерительных приборах, в частности, дл  установки триггера но сигналу от источника, имеющего емкостный характер .

Известна балансна  схема сравнени , выполненна  на двух транзисторных каскадах, в которой в зависимости от величины сравниваемых напр жений измен ютс  входное сопротивление и ток базы транзисторов первого каскада, что особенно нежелательно, когда источники сравниваемых напр жений имеют емкостный характер, так как при этом происходит изменение и величины сравниваемых напр жений. Кроме того, при достаточно быстром изменении сравниваемых напр жений достаточно быстро измен етс  ток в балансном трансформаторе и на выходе балансного трансформатора может по витьс  импульс значительной амплитуды без подачи импульса опроса, что в р де случаев недопустимо, так как этот импульс помехи может нарушить правильное функционирование устройства, в котором используетс  схема сравнени . Кроме того, в выходной цепи трансформатора при импульсном опросе образуютс  во времени два выходных импульса противоположной пол рности: первый, когда выходные транзисторы импульсом опроса закрываютс , и второй.

когда импульс опроса кончаетс  и выходные транзисторы открываютс , что так же нежелательно в р де случаев, например, при установке выходным и.мпульсом триггера. Целью предлагаемого изобретени   вл етс  повышение помехоустойчивости.

Это достигаетс  введением в выходной трансформатор дополнительной вторичной оо.мотки, причем вы.ходные обмогки включены

встречно меладу базой и эмиттеро.м соответствуюш ,их транзисторов выходного каскада, а коллекторы транзисторов соединены с блоком стробировани . В результате при отсутствии импульса опроса ток как в первом, так и во

втором транзисторных каскадах не течет, и, следовательно, увеличиваетс  входное сопротивление схемы сравнени , и исключаетс  по вление сигналов помех. На фиг. 1 изображена принципиальна  схема предлагаемой балансной схемы сравнени ; на фиг. 2 - временна  диаграмма работы схемы сравнени .

Схема сравнени  состоит из двух транзисторов 1 и 2 первого каскада, базы которых

подключены к источникам сравниваемых напр жений , а эмиттеры объединены и подключены к источнику эмиттерного тока опроса на транзисторе 3. Коллекторы транзисторов 1 и 2 через инверсно включенные об.мотки 4 и 5

выходного трансформатора 6 подключены к

источнику коллекторного напр жени . Обмотки 7 и 8 трансформатора 6 инверсно подключены к базам и эмиттерам транзисторов

9и 10 выходного транзисторного каскада соответственно. Коллекторы транзисторов 9 и

10подключены к блоку стробировани  11, а эмиттеры  .вл ютс  выходами схемы сравнени .

Схема работает следующим образом.

При отсутствии импульса опроса от блока стробировани  11 транзистор 3 закрыт, и его коллекторный ток равен нулю, а следовательно , и токи эмиттера, базы и коллектора транзисторов 1 и 2 при любых входных напр жени х f/i и f/2, не превышающих напр жени  питани  -ЕК и +Е. Соответственно закрыты транзисторы 9 и 10, а напр жение на резисторах 12 и 13 равно нулю.

При подаче отрицательного импульса опроса Uon от блока стробировани  11 в коллекторе транзистора 3 по вл етс  импульс тока /on (благодар  соответствующему включению делител  на резисторах 14 и 15 и эмиттерного резистора 16). Конденсатор 17 служит дл  разв зки цепей опроса по посто нному току. Инпульс тока транзистора 3 распредел етс  по цепи эмиттеров транзисторов 1 и 2 в зависимости от сравниваемых напр жений Ui и Uz, и на обмотках трансформатора 6 по в тс  импульсы напр жени , пол рность которых зависит от разности сравниваемых напр жений .

При t/i t/2 импульс тока 1к, коллектора транзистора равен току IK, коллектора транзистора , и импульс напр жени  на обмотках 4 и 5 не по витс , так как эти обмотки включены инверсно, а следовательно, транзисторы 9 и 10 закрыты, и импульс опроса f/on на резисторы 12 и 13 не пройдет.

При (72/Kj /к, , так как база транзй стора 2 находитс  под более отрицательным напр жением относительно базы транзистора 1, и на начале обмотки 8 (точка а) по витс  импульс положительной пол рности, а следоиательно , и на базе транзистора 10. На базе транзистора 9 - отрицательное напр жение L/S, поэтому транзистор 9 открыт, и на резисторе 12 по витс  выходной импульс и„. В это врем  транзистор 10 закрыт, и импульс опроса боп на резистор 13 не пройдет.

При f/i -f/2/K, /к,, и на начале обмотки 8 по витс  отрицательный импульс. Соответственно на резисторе 13 по витс  выходной импульс UK,, а на резисторе 12 не по витс , так как при подаче импульса опроса транзистор 10 открыт напр жением Ui,, а транзистор 9 закрыт.

Выбросы напр жени  на обмотках балансного трансформатора 6 на выходы схемы сравнени  вли ни  оказывать не будет, так как они по вл ютс  после окончани  импульса опроса, и независимо от Us и U/, напр жени  У„, и t/H, равны нулю.

п и

Предмет изобретени 

Балансна  схема сравнени , содержаща  балансный каскад на транзисторах, эмиттеры которых через источник эмиттерного тока

подключены к блоку стробировани , а коллекторы св заны с первичными обмотками выходного трансформатора, и транзисторный выходной каскад, отличающа с  тем, что, с целью повышени  помехозащищенности,

выходной трансформатор содержит дополнительную вторичную обмотку, причем выходные обмотки включены встречно между базой и эмиттером соответствующих транзисторов выходного каскада, а коллекторы транзисторов соединены с блоком стробировани .

/;