SU177930A1 - Динамический триггер на транзисторах - Google Patents
Динамический триггер на транзисторахInfo
- Publication number
- SU177930A1 SU177930A1 SU840439A SU840439A SU177930A1 SU 177930 A1 SU177930 A1 SU 177930A1 SU 840439 A SU840439 A SU 840439A SU 840439 A SU840439 A SU 840439A SU 177930 A1 SU177930 A1 SU 177930A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- base
- trigger
- transistors
- transistorised
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/30—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using a transformer for feedback, e.g. blocking oscillator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
Известные динамические триггеры на транзисторах , содержащие запоминающую емкость с цеп ми управлени и обратной св зи и усилитель-формирователь импульсов, позвол ют получить парафазный выход лищь объединением двух триггеров, что делает подобные устройства громоздкими и приводит к дополнительным задержкам выходных импульсов.
Предлагаетс триггер, в котором дл повышени быстродействи и получени парафазного выхода усилитель-формирователь выполнен по схеме переключени тока на трех транзисторах , база одного из них соединена с запоминающей емкостью, база второго подключена к источнику посто нного напр жени , а база третьего подсоединена к источнику импульсов синхронизации, причем выходами состо ний «О и «1 служат вторичные обмотки трансформаторов, включенные в коллекторные цепи первого и второго транзисторов.
На чертеже -изображен описываемый триггер .
Ои выполнен на переключателе тока, образованном транзисторами Г Го и Гз и сопротивлением /,. Запоминающа емкость С, к которой подключены диоды Д сброса. Да установки, Дз обратной св зи и сопротивление Rg смещени , соединена с базой транзистора Tj. В коллекторную цепь этого транзистора
включен трансформатор Тр с обмотками Wi и Wz, импульсы с выхода которого соответствуют состо нию «О триггера. База транзистора Г-2, в коллекторную цень которого включен трансформатор Тр дл сн ти импульсов при состо нии триггера в иоложении «1, присоединена к уровню посто нного напр жени (в данном случае-- к нулевому уровню). База транзистора Г соединена с нсточииком синхронизирующих импульсов.
В состо нии, соответствующем «О, потенциал базы транзистора /i задаетс потенциалом отсечки диода Дз, подключенному к источнику - „ напр женн через сопротивление RO. Во врем отсутстви синхронизирующих имнульсов потенциал базы транзистора Гз устанавливаетс ниже такового транзистора TI, поэтому весь ток, задаваемый источником + , наир жени и сопротивлением /,, течет в коллекторную цепь транзистора Гз. В соответствии с этим транзисторы TI и TZ закрыты. При поступлении положительного синхронизирующего импульса в базу
транзистора Гз последний закроетс , и весь ток переключател потечет в коллекторную цепь транзистора Tj. Транзистор Го будет закрыт , так как потенциал его эмиттера ие станет выше нулевого уровн . Таким образом, с
Импульса на вторичной обмотке Wt трансформатора Tpi будет по вл тьс импульс, соответствующий нулевому состо нию триггера.
В случае, если запоминающа емкость С окажетс зар женной до некоторого положительного потенциала импульсом, поступающим на нее через диод До, в моменты прихода синхронизирующих импульсов выходные импульсь возникнут уже на трансформаторе Тр-2, что соответствует состо нию «1 триггера . При этом сигналом с обмотки Wg трансформатора Тр2. запоминающа емкость будет подзар жатьс до исходного положительного уровн .
Так как транзистор Ti в состо нии «1 триггера всегда закрыт, необходимое значение емкости С очень мало, что позвол ет быстро зар жать и разр жать ее сигналами установки и сброса. Ненасыщенный режим работы всех транзисторов также создает возможность дл
высокого быстродействи динамического триггера .
Предмет изобретени
Динамический триггер на транзисторах, содержащий запоминающую емкость с цеп ми управлени и обратной св зи и усилительформирователь импульсов, отличающийс тем, что, с целью повыщени быстродействи и получени парафазного выхода, усилитель-формирователь выполнен по схеме переключени тока на трех транзисторах, база одного из них соединена с запоминающей емкостью, база второго подключена к источнику посто нного
напр жени , а база третьего подсоединена к источнику импульсов синхронизации, причем выходами состо ний «О и «1 служат вторичные обмотки трансформаторов, включенные в коллекторные цепи первого и второго транзисторов .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU840439A SU177930A1 (ru) | 1963-06-05 | 1963-06-05 | Динамический триггер на транзисторах |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU840439A SU177930A1 (ru) | 1963-06-05 | 1963-06-05 | Динамический триггер на транзисторах |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU177930A1 true SU177930A1 (ru) | 1966-01-08 |
Family
ID=40902029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU840439A SU177930A1 (ru) | 1963-06-05 | 1963-06-05 | Динамический триггер на транзисторах |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU177930A1 (ru) |
-
1963
- 1963-06-05 SU SU840439A patent/SU177930A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB920229A (en) | Improvements in bistable circuits employing negative resistance devices | |
| US3018383A (en) | Electrical master slave amplifier circuit employing silicon controlled rectifiers | |
| US3204172A (en) | Semiconductor controlled rectifier circuits | |
| SU177930A1 (ru) | Динамический триггер на транзисторах | |
| GB1094240A (en) | A ramp generator circuit | |
| GB961846A (en) | Timing circuit for defining long intervals of time | |
| GB897532A (en) | Amplifier-regulating circuits | |
| US3526785A (en) | Sampling amplifier having facilities for amplitude-to-time conversion | |
| US3171985A (en) | Transistor pulse stretching circuit timed by an l-c ringing circuit | |
| GB1077770A (en) | Transistor avalanche mode pulse generator | |
| US3407313A (en) | Monostable multivibrator with an auxiliary transistor in the timing circuit for broadening the output pulses | |
| GB934306A (en) | Tunnel diode logic circuit | |
| SU136954A1 (ru) | Статический триггер на полупроводниковых триодах | |
| SU511682A1 (ru) | Формирователь двухступенчатых импульсов | |
| SU347899A1 (ru) | Генератор импульсной последовательности | |
| GB1273441A (en) | Pulse generator circuit | |
| US3597662A (en) | Off delay solid-state time delay apparatus | |
| SU511679A1 (ru) | Формирователь импульсов | |
| SU149452A1 (ru) | Релаксационный генератор с трем устойчивыми состо ни ми | |
| SU566345A1 (ru) | Широтно-импульсный преобразователь | |
| SU636802A1 (ru) | Устройство управлени транзистором | |
| SU1023577A1 (ru) | Устройство дл формировани импульсов управлени тиристорами | |
| SU362440A1 (ru) | ВСЕСОЮЗНАЯ i W « т «^ М *"'' л " ' ^;: г' *''- ;' .1 г^'- | |
| SU610085A1 (ru) | Стабилизированный источник посто нного напр жени | |
| SU526966A1 (ru) | Реле времени |