JPS6055646A - 半導体装置用セラミツクパツケ−ジ - Google Patents
半導体装置用セラミツクパツケ−ジInfo
- Publication number
- JPS6055646A JPS6055646A JP16484083A JP16484083A JPS6055646A JP S6055646 A JPS6055646 A JP S6055646A JP 16484083 A JP16484083 A JP 16484083A JP 16484083 A JP16484083 A JP 16484083A JP S6055646 A JPS6055646 A JP S6055646A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- plating layer
- package
- layer
- metallized pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置用セラミックパッケージに関し、一
層詳細には少なくともワイヤー接合部分にアルミニウム
めっきを施すことによって、コストの低廉なアルミニウ
ムワイヤーを優れた接合強度で用いることができ、コス
トの低廉な、かつ信頼性の高い半導体装置用セラミック
パッケージに関するものである。゛ 半導体装置用のパッケージにおいて、その最終表面処理
には金あるいは銀めっきが主に施されており、このうち
特にセラミックパッケージにおいてはそのほとんどが金
めつきである。そして半導体素子はパッケージの素子搭
載部に金−シリコン共晶によって熱的に接合され、この
半導体素子とパッケージの内部リード部の前記金めっき
上との間に金あるいはアルミニウムワイヤーが熱圧着あ
るいは超音波法によって接合架設される。
層詳細には少なくともワイヤー接合部分にアルミニウム
めっきを施すことによって、コストの低廉なアルミニウ
ムワイヤーを優れた接合強度で用いることができ、コス
トの低廉な、かつ信頼性の高い半導体装置用セラミック
パッケージに関するものである。゛ 半導体装置用のパッケージにおいて、その最終表面処理
には金あるいは銀めっきが主に施されており、このうち
特にセラミックパッケージにおいてはそのほとんどが金
めつきである。そして半導体素子はパッケージの素子搭
載部に金−シリコン共晶によって熱的に接合され、この
半導体素子とパッケージの内部リード部の前記金めっき
上との間に金あるいはアルミニウムワイヤーが熱圧着あ
るいは超音波法によって接合架設される。
このワイヤーは、コスト低減のためアルミニウムワイヤ
ーが使用される傾向にある。ところが前記のようにパッ
ケージの内部リード部に金めつきが施されている場合に
は、この金めつきとアルミニウムワイヤーとの接合部分
に数種の金−アルミニウム金属間化合物が生成され、カ
ーケンドール効果によってこの金属間化合物中に空孔が
生じ、ここからクランクが生じて接合強度が低下する。
ーが使用される傾向にある。ところが前記のようにパッ
ケージの内部リード部に金めつきが施されている場合に
は、この金めつきとアルミニウムワイヤーとの接合部分
に数種の金−アルミニウム金属間化合物が生成され、カ
ーケンドール効果によってこの金属間化合物中に空孔が
生じ、ここからクランクが生じて接合強度が低下する。
このlla弱な金属間化合物の生成を抑えるには、パッ
ケージ側の内部リード部にワイヤーと同質なアルミニウ
ム被成を形成しておくのが望ましい。
ケージ側の内部リード部にワイヤーと同質なアルミニウ
ム被成を形成しておくのが望ましい。
この種の技術としては、アルミニウム蒸着法およびアル
ミニウムクラッド法が行われている。しかしながらアル
ミニウム蒸着法の場合蒸着作業に長時間を要し7、また
選択的に蒸着することが困難であるという欠点がある。
ミニウムクラッド法が行われている。しかしながらアル
ミニウム蒸着法の場合蒸着作業に長時間を要し7、また
選択的に蒸着することが困難であるという欠点がある。
一方アルミニウムクラソl゛法の場合、対象とする材料
が板状であり、したがってアルミニウムをクラッド可能
な金属帯条を累月とするリート”フレームに主としてそ
の使用が限られており、セラミックパッケージで、しか
もタングステンあるいはモリブデン等のメタライズパタ
ーンを導通パターンとするパッケージにおいては、該メ
タライズパターン上のみにアルミニウムを蒸着またはク
ラッドすることは不可能である。
が板状であり、したがってアルミニウムをクラッド可能
な金属帯条を累月とするリート”フレームに主としてそ
の使用が限られており、セラミックパッケージで、しか
もタングステンあるいはモリブデン等のメタライズパタ
ーンを導通パターンとするパッケージにおいては、該メ
タライズパターン上のみにアルミニウムを蒸着またはク
ラッドすることは不可能である。
本発明しl上記難点に鑑みてなされ、その目的とすると
ころ番11、アルミニウムワイヤーを優れた接合強度で
用いることができ、コスト的に低廉で、かつ信頼性の高
い半導体装置用セラミックパッケージを提供するあり、
その特徴は、内部リード部としてメタライズパターンを
形成する半導体装置用セラミックパッケージにおいて、
前記メタライズパターン上にアルミニウムめっき層を形
成したところにある。
ころ番11、アルミニウムワイヤーを優れた接合強度で
用いることができ、コスト的に低廉で、かつ信頼性の高
い半導体装置用セラミックパッケージを提供するあり、
その特徴は、内部リード部としてメタライズパターンを
形成する半導体装置用セラミックパッケージにおいて、
前記メタライズパターン上にアルミニウムめっき層を形
成したところにある。
以下添付図面に基づき本発明の好適な実施例を詳細に説
明する。
明する。
第1図は本発明に係る半導体装置用セラミックパッケー
ジである。図において10はパッケージ本体であり、グ
リーンシートを積層して焼成して成る。12はその素子
搭載部、14は内部リードが形成される中間段差である
。16はキャップ封止部である。素子搭載部12並びに
キャッラ°封止部16上には最下層にタングステンメタ
ライズパターン18が、次いでニッケルめっき層20が
、最上層に金めつき層22が形成されている。中間段差
14上には外部リード24に導通するタングステンメタ
ライズパターン18が形成され、その上にニッケルめっ
き層20が、最上部にアルミニウムめっき層26が形成
されている。このアルミニウムめっき層26は従来知ら
れている非水溶媒系のめっき浴により2A/dm でめ
っきした。
ジである。図において10はパッケージ本体であり、グ
リーンシートを積層して焼成して成る。12はその素子
搭載部、14は内部リードが形成される中間段差である
。16はキャップ封止部である。素子搭載部12並びに
キャッラ°封止部16上には最下層にタングステンメタ
ライズパターン18が、次いでニッケルめっき層20が
、最上層に金めつき層22が形成されている。中間段差
14上には外部リード24に導通するタングステンメタ
ライズパターン18が形成され、その上にニッケルめっ
き層20が、最上部にアルミニウムめっき層26が形成
されている。このアルミニウムめっき層26は従来知ら
れている非水溶媒系のめっき浴により2A/dm でめ
っきした。
なお外部リード部24上のニッケルめっき層20は素子
搭載部+2.中間段差14およびキャップ封lに部I
Ci上にニッケルめっき層20を形成する際に同時に形
成される。また中間段差14上にアルミニウムめっき1
i126を形成する際、外部り一ド24十にもアルミニ
ウムめっき層が同時に形成されるがばんだ付は性に劣る
ため酸アルカリ液により溶解除去を行う。
搭載部+2.中間段差14およびキャップ封lに部I
Ci上にニッケルめっき層20を形成する際に同時に形
成される。また中間段差14上にアルミニウムめっき1
i126を形成する際、外部り一ド24十にもアルミニ
ウムめっき層が同時に形成されるがばんだ付は性に劣る
ため酸アルカリ液により溶解除去を行う。
しかして単了−I&載部12上には通常の如く半導体素
子(図示せず)を金−シリコン共晶によって固定する。
子(図示せず)を金−シリコン共晶によって固定する。
なおこの固定はエポキシ樹脂等によって固定し°ζもよ
い。また金めっき層22は銀めっきであってもよい。そ
してこの半導体素子上面に形成されているアルミニウム
蒸着部(図示せず)と、中間段差14 J−のアルミニ
ウムめっき層26とにアルミニウムワイヤー(図示せず
)を熱圧着あるいは紹音波法によって接合架設する。キ
ャップ封1に2部161にはろう材を用いて適宜なキャ
ップ(図示せず)を封止固定することができる。
い。また金めっき層22は銀めっきであってもよい。そ
してこの半導体素子上面に形成されているアルミニウム
蒸着部(図示せず)と、中間段差14 J−のアルミニ
ウムめっき層26とにアルミニウムワイヤー(図示せず
)を熱圧着あるいは紹音波法によって接合架設する。キ
ャップ封1に2部161にはろう材を用いて適宜なキャ
ップ(図示せず)を封止固定することができる。
このように本実施例においては、アルミニうムワイヤー
両端が垂れぞれ半導体素子上面のアルミニウム蒸着部お
よびパッケージ本体10側の中間段差14上のアルミニ
ウムめっき層26に接合固定されるため、従来のように
接合部において脆弱な異種金属間化合物が形成されるこ
とがなく、接合強度が増大して信頼性に優れたものとな
る。またアルミニウムワイヤーおよびアルミニウムめっ
きであるから、コスト的にも低廉となる。
両端が垂れぞれ半導体素子上面のアルミニウム蒸着部お
よびパッケージ本体10側の中間段差14上のアルミニ
ウムめっき層26に接合固定されるため、従来のように
接合部において脆弱な異種金属間化合物が形成されるこ
とがなく、接合強度が増大して信頼性に優れたものとな
る。またアルミニウムワイヤーおよびアルミニウムめっ
きであるから、コスト的にも低廉となる。
第2図は他の実施例を示す。
本実施例においては、外部リード24のニッケルめっき
層20上にアルミニウムめっき層26が設けてあり、キ
ャップ封止部にはメタライズパターンなどを形成してい
ない。他は前記第1の実施例と同様である。
層20上にアルミニウムめっき層26が設けてあり、キ
ャップ封止部にはメタライズパターンなどを形成してい
ない。他は前記第1の実施例と同様である。
本実施例の場合、前記同様の効果を奏する他に、最終的
にキャップ(図示せず)をフリットシール、すなわち低
融点ガラスを用いて熱封止する場合に実益がある。すな
わちキャップを低融点ガラスを用い゛(熱J・11Lす
る際、通常低融点ガラスの融点である約450℃前後に
まで加熱して行うこととなるが、この場合従来のごとく
外部リード24上にニッケル被験のめを形成して加熱す
ると、ニッケル被膜にに極めて強固な酸化膜が形成され
てしまう。
にキャップ(図示せず)をフリットシール、すなわち低
融点ガラスを用いて熱封止する場合に実益がある。すな
わちキャップを低融点ガラスを用い゛(熱J・11Lす
る際、通常低融点ガラスの融点である約450℃前後に
まで加熱して行うこととなるが、この場合従来のごとく
外部リード24上にニッケル被験のめを形成して加熱す
ると、ニッケル被膜にに極めて強固な酸化膜が形成され
てしまう。
このり1部り一1′24上のニッケル被膜上には最終的
に錫あるL几1ばんだ合金めっき層を形成して使用する
タイプの半導体装置も多く、前述のごとくニッケル被1
=Ll−に高温での酸化膜が形成されていると酸化膜−
1−に対する錫あるいははんだ合金めっきの密着度が極
めて悪い。そのため酸化膜の除去が必要となるが、強酸
等で処理せねばならないなど、゛1炙導体装置そのもの
を損傷(例えばキャップをfll +Lする低融点ガラ
スは耐酸性が低い)するおそれがある。ところが本実施
例においてはアルミニウムめっき層2 fiが下地のニ
ッケルめっき層20の酸化を防止し、しかもこのアルミ
ニウムめっき層26は酸、アルカリ液に容易に溶解する
ため、最終の錫あるいははんだ合金めっきの前処理を簡
易に行えるという利点がある。
に錫あるL几1ばんだ合金めっき層を形成して使用する
タイプの半導体装置も多く、前述のごとくニッケル被1
=Ll−に高温での酸化膜が形成されていると酸化膜−
1−に対する錫あるいははんだ合金めっきの密着度が極
めて悪い。そのため酸化膜の除去が必要となるが、強酸
等で処理せねばならないなど、゛1炙導体装置そのもの
を損傷(例えばキャップをfll +Lする低融点ガラ
スは耐酸性が低い)するおそれがある。ところが本実施
例においてはアルミニウムめっき層2 fiが下地のニ
ッケルめっき層20の酸化を防止し、しかもこのアルミ
ニウムめっき層26は酸、アルカリ液に容易に溶解する
ため、最終の錫あるいははんだ合金めっきの前処理を簡
易に行えるという利点がある。
第3図はさらに他の実施例を示す。
本実施例においてはキャップ封止部16の最上層に金め
つき層22の替りにアルミニウムめっき層26が形成し
である。他は第1の実施例と同様である。しかして本実
施例の場合にはキャンプ(図示せず)封止の際、錫−ア
ルミニウム共晶接合を行った場合、金−錫共晶接合より
も約50℃低い温度での封止が可能となる利点がある。
つき層22の替りにアルミニウムめっき層26が形成し
である。他は第1の実施例と同様である。しかして本実
施例の場合にはキャンプ(図示せず)封止の際、錫−ア
ルミニウム共晶接合を行った場合、金−錫共晶接合より
も約50℃低い温度での封止が可能となる利点がある。
以上のように本発明によれば、セラミックパッケージの
内部リード部たるメタライズパターン上にアルミニウム
めっきを施すことによって、アルミニウムワイヤーとの
接合部に脆弱な金属間化合物が形成されず、接合強度が
増大して信頼性に優れるとともに、コスト的にも有利と
なる著効を奏する。
内部リード部たるメタライズパターン上にアルミニウム
めっきを施すことによって、アルミニウムワイヤーとの
接合部に脆弱な金属間化合物が形成されず、接合強度が
増大して信頼性に優れるとともに、コスト的にも有利と
なる著効を奏する。
さらには外部リード部にも同時にアルミニウムめっきを
施すことによって、下地のニッケルめっき上に酸化膜が
形成されるのを有効に防止し、またニッケルめっき上に
錫またははんだ合金めっきを施す際にアルミニウムめっ
きは容易に酸、アルカリ液によって除去しえ、前処理が
容易となる利点を有する。
施すことによって、下地のニッケルめっき上に酸化膜が
形成されるのを有効に防止し、またニッケルめっき上に
錫またははんだ合金めっきを施す際にアルミニウムめっ
きは容易に酸、アルカリ液によって除去しえ、前処理が
容易となる利点を有する。
以上本発明につき好適な実施例を挙げて種々説明したが
、本発明はこの実施例に限定されるものではなく、発明
の精神を逸脱しない範囲内で多くの改変を施しくqるの
はもちろんのことである。
、本発明はこの実施例に限定されるものではなく、発明
の精神を逸脱しない範囲内で多くの改変を施しくqるの
はもちろんのことである。
第1図乃至第3図はそれぞれ本発明の好適な実施例を示
す断面図である。 10・・・パッケージ本体、12・・・素子搭載部、1
4・・・内部リード、16・・・キャップ封止部、18
・・・タングステンメタライズパターン、20・・・ニ
ッケルめっき層。 22・・・金めつき層、24・・・外部リード。 26・・・アルミニウムめっき層。 特許出願人 新光電気工業株式会社 代表者光延丈喜夫 第1図 第2図
す断面図である。 10・・・パッケージ本体、12・・・素子搭載部、1
4・・・内部リード、16・・・キャップ封止部、18
・・・タングステンメタライズパターン、20・・・ニ
ッケルめっき層。 22・・・金めつき層、24・・・外部リード。 26・・・アルミニウムめっき層。 特許出願人 新光電気工業株式会社 代表者光延丈喜夫 第1図 第2図
Claims (1)
- 【特許請求の範囲】 1、内部リード部としてメタライズパターンを形成する
半導体装置用セラミックパッケージにおいて、前記メタ
ライズパターン上にアルミニウムめっき層を形成して成
る半導体装置用セラミックパッケージ。 2、内部リード部としてメタライズパターンを形成する
半導体装置用セラミックパッケージにおいて、前記メタ
ライズパターン上およびこれと導通する外部リード上に
アルミニウムめっき層を形成して成る半導体装置用セラ
ミックパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16484083A JPS6055646A (ja) | 1983-09-07 | 1983-09-07 | 半導体装置用セラミツクパツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16484083A JPS6055646A (ja) | 1983-09-07 | 1983-09-07 | 半導体装置用セラミツクパツケ−ジ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6055646A true JPS6055646A (ja) | 1985-03-30 |
Family
ID=15800918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16484083A Pending JPS6055646A (ja) | 1983-09-07 | 1983-09-07 | 半導体装置用セラミツクパツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6055646A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4829186A (ja) * | 1971-08-18 | 1973-04-18 |
-
1983
- 1983-09-07 JP JP16484083A patent/JPS6055646A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4829186A (ja) * | 1971-08-18 | 1973-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3964205B2 (ja) | 半導体装置パッケージの組立方法 | |
US4572924A (en) | Electronic enclosures having metal parts | |
US3729820A (en) | Method for manufacturing a package of a semiconductor element | |
JPS60257160A (ja) | 半導体装置 | |
JP6479036B2 (ja) | 半導体装置及びその製造方法 | |
JP2006114827A (ja) | 半導体装置 | |
JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
JP5494559B2 (ja) | 半導体装置およびその製造方法 | |
JPS6055646A (ja) | 半導体装置用セラミツクパツケ−ジ | |
JPH07183304A (ja) | 半導体装置の製造方法 | |
US4765528A (en) | Plating process for an electronic part | |
JPH03101234A (ja) | 半導体装置の製造方法 | |
JPS6143461A (ja) | 薄膜多層配線基板 | |
JPH034545A (ja) | 電子装置 | |
JPS6083356A (ja) | 半導体装置 | |
JP4775369B2 (ja) | 半導体チップ、半導体装置および製造方法 | |
JPH02168640A (ja) | 異なる基板間の接続構造 | |
JP4685274B2 (ja) | 電子部品容器 | |
JPS5934148Y2 (ja) | 双方向性サイリスタ | |
JP2001015666A (ja) | 半導体装置及びその製造方法 | |
JPH07106458A (ja) | 気密封止形半導体装置 | |
JPH06151618A (ja) | 半導体素子収納用パッケージ | |
JPS60195952A (ja) | 半導体装置 | |
JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
JPH073850B2 (ja) | 電子部品における外部リ−ド端子の表面加工法 |