JPS605535U - デバツグ装置 - Google Patents

デバツグ装置

Info

Publication number
JPS605535U
JPS605535U JP9633583U JP9633583U JPS605535U JP S605535 U JPS605535 U JP S605535U JP 9633583 U JP9633583 U JP 9633583U JP 9633583 U JP9633583 U JP 9633583U JP S605535 U JPS605535 U JP S605535U
Authority
JP
Japan
Prior art keywords
address
setting
patch
output
setting means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9633583U
Other languages
English (en)
Inventor
義則 高橋
高木　治夫
Original Assignee
オムロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オムロン株式会社 filed Critical オムロン株式会社
Priority to JP9633583U priority Critical patent/JPS605535U/ja
Publication of JPS605535U publication Critical patent/JPS605535U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１・図ａはプログラムを変更する前のプログラムの記
憶状態を示すメモリマツプ、第１図ｂ、第１図Ｃは従来
のパッチ処理を行った状態を示すメモリマツプ、第２図
はコンピュータシステムに接続した本考案によるデバッ
グ装置の一実施例を示すブロック図、第３図はこのデバ
ッグ装置よりパッチ処理が行われる場合のコンピュータ
システムのメモリを示すメモリマツプ、第４図はこのデ
バッグ装置の動作を示すフローチャートである。 １・・・・・・コンピュータシステム、２・・・・・・
ｃｐｕ。 ３・・・・・・メモリ、４・・・・・・コントロールバ
ス、５・・・・・・データバス、６・・・・・・アドレ
スバス、１０・・・・・・デバッグ装置、１１．１３・
・・・・・設定器、１２・・・・・・ジャンプ命令ＯＰ
コード発生器、１４・・・・・・比較回路、１６・・・
・・・コントロール回路、１７・・・・・・フリップフ
ロップ、１５．１８〜２０・・・・・・アンド回路。

Claims (1)

  1. 【実用新案登録請求の範囲】 プログラムを挿入すべきパッチポイントアドレスを設定
    する第１の設定手段と、 パッチ先アドレスを設定する第２の設定手段と、分岐命
    令のオペレーションコードを発生する発生手段と、 操作対象となる、コンピュータシステムのアドレスバス
    及び前記第１の設定手段に接続され、該アドレスバスの
    アドレスデ゛−夕がパッチポイントアドレスと一致した
    時に出力を出す比較手段と、前記比較手段の出力に基づ
    いて前記コンピュータシステムのデータバスに前記発生
    手段出力のオペレーションコード及び前記第２の設定手
    段のパッチ先アドレスを順次与える制御手段と、を具備
    することを特徴とするデバッグ装置。
JP9633583U 1983-06-21 1983-06-21 デバツグ装置 Pending JPS605535U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9633583U JPS605535U (ja) 1983-06-21 1983-06-21 デバツグ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9633583U JPS605535U (ja) 1983-06-21 1983-06-21 デバツグ装置

Publications (1)

Publication Number Publication Date
JPS605535U true JPS605535U (ja) 1985-01-16

Family

ID=30229631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9633583U Pending JPS605535U (ja) 1983-06-21 1983-06-21 デバツグ装置

Country Status (1)

Country Link
JP (1) JPS605535U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01156806A (ja) * 1987-12-14 1989-06-20 Mitsubishi Electric Corp Ｆａコントローラシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01156806A (ja) * 1987-12-14 1989-06-20 Mitsubishi Electric Corp Ｆａコントローラシステム

Similar Documents

Publication Publication Date Title
JPS59192740U (ja) コンピユ−タ装置
JPS605535U (ja) デバツグ装置
EP1058189A3 (en) Microcomputer with debugging system
JPS59183441A (ja) 拡張言語のデバツグ処理方式
JPS61622U (ja) 電源制御回路
JPS59174645U (ja) デバツグ装置
JPS59108904U (ja) 車両用自動制御装置
JPS5839647U (ja) 割込み発生回路
JPS5856400U (ja) 半導体装置
JPS58174704U (ja) プログラムロ−ダ
JPS5973790U (ja) パタ−ン出力装置
JPS62119642A (ja) トレ−ス方式
JPS6243789A (ja) Ｉｃカ−ドの試験方法
JPS5936833A (ja) デ−タ処理装置
JPS5828341U (ja) 電子計算機のプログラム実行確認装置
JPS58159700U (ja) 記憶デ−タ保護回路
JPS62138256U (ja)
JPS6441938A (en) Microcomputer developing device
JPS59114595U (ja) 電子楽器
JPS63257831A (ja) プログラム管理方式
JPS62147536A (ja) ソフトウエア動作トレ−ス方式
JPS6133147U (ja) マイクロプログラム制御装置
JPS60250435A (ja) 情報処理装置
JPS61150008A (ja) シ−ケンス・プログラムの展開実行方法
JPS59174627U (ja) 電源シ−ケンス処理装置