JPS605500A - 磁気バブルメモリ装置 - Google Patents

磁気バブルメモリ装置

Info

Publication number
JPS605500A
JPS605500A JP58113236A JP11323683A JPS605500A JP S605500 A JPS605500 A JP S605500A JP 58113236 A JP58113236 A JP 58113236A JP 11323683 A JP11323683 A JP 11323683A JP S605500 A JPS605500 A JP S605500A
Authority
JP
Japan
Prior art keywords
bubble memory
defective
loop
interface
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58113236A
Other languages
English (en)
Inventor
Kengo Nogai
野涯 研悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58113236A priority Critical patent/JPS605500A/ja
Publication of JPS605500A publication Critical patent/JPS605500A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明はシステムの保守を容易とするr゛・気バブルメ
モリ装置の構成に関する。
(1)3 従来技術と問題点 メジャ・マイナループ構成をとる磁気バブルメモリデバ
イス(以下略してバブルメモリデバイス)においてはあ
る程度の不良マイナルーズの存在は許容されており、こ
の不良ループを飛び越して書き込みおよび読み出しが行
えるよう稿゛成されている。
例えば記録容量が256 (Kピット〕のメモリデバイ
スは8偏移度ま′fc、1〔Mビット〕のものについて
は約60個の不良マイナルーズの存在が許容され、この
位置はページ先頭を示すマーカーなどと共にブートルー
ズに書き込まれて使用されている。
然しユーザ側の誤動作などによってプートループの不良
ループ情報が破壊されることがあり、かかる場合ユーザ
装置を通じて再び不良ループ情報を書き込むと言う作業
を行っていた。fしバブルメモリデバイスの記憶容量が
増大するに徒ってこの書込み作業に膨大な時間を要する
ようになった。
第1図はかかる作業工程を示すブロック図で不良ループ
情報はユーザ装置1を通じてバブルメモリコントローラ
2にtき込まれた蕾Wv周辺回路3を通じてバブルメモ
リデバイス4に活き込まわていた。
舘2図で一点破線で示す範囲はw1図に示すバブルメモ
リコントローラ2の構成を示すブロック図である。すな
わち不良ループ情報はユーザ装置1からデータ線、アド
レス線々どで朴1成されているインターフェイス回路5
のコマンドレジスタに情報書き込みのコマンドを与えた
後データバッファ6を通して不良ループ処理バッファ7
に書き込まれ更にバブルメモリデバイス4のブートルー
プに書き込まれる。
なお不良ループ情報が不良ループ処理バッファ7に@き
込まれた後はバブルメモリデバイスへの情報は不良マイ
ナループにデータの書き込みが行われないようにこの情
報に基づいてデータ圧縮又は伸張が行われ、エラーがあ
る埋合はECC回路8で修正を行いFCC符号をつけて
バブルメモリf バイス4への魯き込みが行われる。
またシーケンサ9Fiバブルメモリ装糟をfiIl’F
するCPUであり、タイミングジェネレータlOはシー
ケンサ9の動作に必要々り日ツク信号を出し、また直接
周辺コントロールレジスタ11は必吸ニ応じイネーブル
信号を出し直接周辺回路をf4Iする。またパラレルコ
ントローラ12#−1バブルメモリ装計が整数個のバブ
ルメモリデバイスからPメ゛成されている場合に時系列
に出力を鞘るように調整パープルメモリコントローラ2
はこのよう々回路から構成されているがバブルメモリデ
バイス4のブートループへ記録されている不良ループ状
引3が壊われ★場合に紹1図に示したようにユーザ装置
より再rき込みを行うと情卯数が多いためにその作業に
膨大々時間を要していた。
(cl 発明の目的 本発明はバブルメモリデバイスのプートループに記録さ
れている不良マイナループ情報がlわれたr合に再書き
込みを容易に行うことが可峻外方式を折供することを目
的とする。
(d) 発明の構成 本発明の目的はパズルメモリデバイスをp: iI;l
、するバブルメモリコントローラに新に保守用のインタ
ーフェイスを設け、このインタフェイスを通じて不良ル
ープ情報の宵き込みを行う方丈をとることによシ実ザ、
することができる。
(e) 発明の実施例 本発明は第2図の一点破線の領域で示されるバブルメモ
リコントローラ2に新にメンテナンスインターフェイス
13を付加し、こカを辿じて外部のメモリに貯えらノ゛
している不良ループ怜報を直接に不良ループ処理バッフ
ァに格納し更にバブルメモリデバイスのブートループに
書き込むことにより自動的な処理を行うものでおる。
td 3 ol kユこの実施例を示すブロック図でバ
ブルメモリカセット14に格納されているメーカーの不
良ループ情報を1〔Mビット〕のバブルメモリコントロ
ーラ15を通してバブルメモリコントローラ2に移し換
える。
具住的にはユーザデータI Uインターフェイス回路5
のコマンドレジスタに不良ループを賽き込む信号を送っ
た後ノくプルメモリコントローラ2は1〔Mビット〕の
バブルメモリコントローラ15を通してバブルメモリカ
セット14から不良ループ情報をリコζみ出して不良ル
ープ処理バッファ7に格納すると共にバブルメモリデバ
イスのブートルーズに省き込めばよい。
このよう寿方法をとれはユーザh不良ループ惰宰″を実
〆τに操作する必要がなく自ツ1′1的にでき込むこと
ができるので保守時間が短紳される。戸に第3図に示す
実施例の間合バブルメモリカセット14にバブルメモリ
装置を試験するプログラムを入力ておけば装置の保守に
使用できるし、号たバブルメモリデバイスに書き込まれ
ている不良ループ情報とバブルメモリカセットの不良ル
ープ情報を比較することにより装置の信頼性を向上する
ことが\ でき、またメンテナンスインターフェイス13に礎り記
録装置を接続すればバブルメモリ装置の情報の掃き出し
も可能となる。、″ (f) 発1明の効果 本発明はバブルメモリ4赫プートループに格納1 されている不良マイナル−レジ情報が壊われた4場合に
容易に再書き込みを行ミ式を桿供するものであるが、本
発明の実施に このこと以外に不良ループ情報の比較、
試験 ダラムによる試験およびバブルメモリデバイスに
格納されているユーザデータの掃き出しなどの操作も容
易に行うことができる。
4、図面1の1ム1巣な説ル1 第1図は伽゛気バブルメモリデバイスに格納されている
不良マイナループ情報の再書き込み工程を示すブロック
図、第2図はこの内のバブルメモリコントローラの梢成
を示すブロック図、また第3図に本発明の笑施例を示す
ブロック図である。
図において、lは二−ザRty、2Uバブルメモリコン
トローラ、46バブルメモリデバイス、6はデータバッ
ファ、7は不良ループ処理バッファ、13はメンテナン
スインターフェイス。

Claims (1)

    【特許請求の範囲】
  1. 磁気バブルメモリデバイスを制御駆動する磁気バブルメ
    モリコントローラに新に保守用のインターフェイスを設
    け、該インターフェイスを通じて少なくとも不良ループ
    情報の書き込みを行うことを%化とする磁気バブルメモ
    リ装置。
JP58113236A 1983-06-23 1983-06-23 磁気バブルメモリ装置 Pending JPS605500A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58113236A JPS605500A (ja) 1983-06-23 1983-06-23 磁気バブルメモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58113236A JPS605500A (ja) 1983-06-23 1983-06-23 磁気バブルメモリ装置

Publications (1)

Publication Number Publication Date
JPS605500A true JPS605500A (ja) 1985-01-12

Family

ID=14607015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58113236A Pending JPS605500A (ja) 1983-06-23 1983-06-23 磁気バブルメモリ装置

Country Status (1)

Country Link
JP (1) JPS605500A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498342A (ja) * 1990-08-09 1992-03-31 Mitsubishi Electric Corp 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498342A (ja) * 1990-08-09 1992-03-31 Mitsubishi Electric Corp 半導体記憶装置

Similar Documents

Publication Publication Date Title
EP0332210B1 (en) Backup control method and system in data processing system
JPS648382B2 (ja)
US3735105A (en) Error correcting system and method for monolithic memories
JPS605500A (ja) 磁気バブルメモリ装置
JPH0410096B2 (ja)
JPS5991558A (ja) プログラム試験方式
SU1376121A2 (ru) Устройство дл записи и контрол программируемой посто нной пам ти
JPS5918749B2 (ja) 擬似エラ−送出方式
JPS622335A (ja) フアイル装置のバツクアツプ処理方式
JPS6375844A (ja) 障害修復の確認方法
JP3071846B2 (ja) パリティーエラー検出方法及びパリティーエラー検出回路
JPS5972689A (ja) プログラムローディング方法
JPH05150908A (ja) 高信頼性補助記憶装置
JPH012155A (ja) 外部記憶装置の書込み制御方法
JPH04369711A (ja) 電子ディスクサブシステム
JPS5952499A (ja) パリテイ・チエツク方式
JPH0667988A (ja) Ras機能付半導体記憶装置
JPS5918748B2 (ja) 擬似エラ−書換え方式
JPS6125259A (ja) 記憶装置の再書込制御方式
JPS58117063A (ja) デ−タ処理装置の履歴記憶装置
JPS6292039A (ja) デ−タ処理装置
JPS58220209A (ja) デ−タ格納装置の制御方式
JPS6143387A (ja) Icカ−ドの情報処理方法
JPS62135945A (ja) レジスタフアイル回路
JPS62137651A (ja) バツクアツプメモリ保障方式