JPS6054511A - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPS6054511A JPS6054511A JP58163746A JP16374683A JPS6054511A JP S6054511 A JPS6054511 A JP S6054511A JP 58163746 A JP58163746 A JP 58163746A JP 16374683 A JP16374683 A JP 16374683A JP S6054511 A JPS6054511 A JP S6054511A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- capacitor
- circuit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入力信号の周波数に応じた、一定幅のパルス
信号を取り出すパルス発生回路に関する。
信号を取り出すパルス発生回路に関する。
従来例の構成とその問題点
従来、単安定マルチとして、単安定マルチバイブレータ
−用Ｉ Ｃ（７４ＬＳ１２３）のＴＴＬ等を採用したパ
ルス発生回路やゲート用Ｉ Ｃ（７４ＬＳＯＱ）等の遅
延時間を利用し、遅延時間τ１とτ２の差によるＡＮＤ
構成としたパルス発生回路がある（第３図、第４図参照
）。第３図τ０は遅延時間を示す、第４図ａ、ｂ、ｃは
第３図のａ、ｂ、ｃ点における遅延時間を表わす。
−用Ｉ Ｃ（７４ＬＳ１２３）のＴＴＬ等を採用したパ
ルス発生回路やゲート用Ｉ Ｃ（７４ＬＳＯＱ）等の遅
延時間を利用し、遅延時間τ１とτ２の差によるＡＮＤ
構成としたパルス発生回路がある（第３図、第４図参照
）。第３図τ０は遅延時間を示す、第４図ａ、ｂ、ｃは
第３図のａ、ｂ、ｃ点における遅延時間を表わす。
パルス幅Ｔは
Ｔ＝ｔｌ−３τ０＋τ０＝ｔｌ−２τ０となる。
しかし、これ等の回路では、（イ）是動増幅器の出力段
からパルス発生回路へ直接接続が出来ない、（ロ）パル
ス幅を任意に設定できない、（ハ）回路系に多くの素子
を必要とする等の難点があった。
からパルス発生回路へ直接接続が出来ない、（ロ）パル
ス幅を任意に設定できない、（ハ）回路系に多くの素子
を必要とする等の難点があった。
発明の目的
本発明は、音響機器用受信機に用いられ、容易に、確実
に、そして安価にアナログ信号に応したパルスの発生を
可能としたパルス発生回路を提供しようとするものであ
る。
に、そして安価にアナログ信号に応したパルスの発生を
可能としたパルス発生回路を提供しようとするものであ
る。
発明の構成
本発明は、上記目的達成のため、差動増幅器の一方の出
力に接続したＰＮＰ型トランジスタによるカレントミラ
ー回路９と、この方しントミラー回路の出力電流を充電
す゛るキャパシターと、このキャパシターにおける充電
電荷を放電する放電回路と、前記キャパシターに発生し
た電位を伝送するエミッタフォローと、このエミッタフ
ォローの出力を接続又は断絶するトランジスタと、この
トランジスタを動作させるよう前記カレントミラー回路
と共通に接続したカレントミラー回路のＰＮＰトランジ
スタとから成るパルス発生回路とした。
力に接続したＰＮＰ型トランジスタによるカレントミラ
ー回路９と、この方しントミラー回路の出力電流を充電
す゛るキャパシターと、このキャパシターにおける充電
電荷を放電する放電回路と、前記キャパシターに発生し
た電位を伝送するエミッタフォローと、このエミッタフ
ォローの出力を接続又は断絶するトランジスタと、この
トランジスタを動作させるよう前記カレントミラー回路
と共通に接続したカレントミラー回路のＰＮＰトランジ
スタとから成るパルス発生回路とした。
従って、差動増幅器からカレントミラー回路によりキャ
パシターの充電、゛放電値を変化させることにより、パ
ルス幅を容易に設定でき、一定幅のパルス信号を得るこ
とができるようになっている。
パシターの充電、゛放電値を変化させることにより、パ
ルス幅を容易に設定でき、一定幅のパルス信号を得るこ
とができるようになっている。
実施例の説明
以下、本発明の一実施例を図面にもとづいて説明する。
第１図は本発明の一実施例におけるパルス発生回路を示
すものである。１，２．３は差動増幅器を構成するトラ
ンジスタ、４，５．６はカレントミラ二回路を構成する
トランジスタで、トランジスタ２のコレクタ電流を回路
別に分流するＰＮＰ型トランジスタである。７は放電回
路としてのトランジスタ、８はトランジスタで、カレン
トミラー回路のトランジスタ５の動作安定作用及びボト
ミング防止作用をする。９は動作安定用のトランジスタ
、 １０はエミッタフォローのトランジスタ、１】はエ
ミッタフォローの出力を接続又は断絶するトランジスタ
、１２は波形整形回路としてのトランジスタである。Ｃ
Ｉはキャパシター、Ｒ１〜ＲＩＯは抵抗である。
すものである。１，２．３は差動増幅器を構成するトラ
ンジスタ、４，５．６はカレントミラ二回路を構成する
トランジスタで、トランジスタ２のコレクタ電流を回路
別に分流するＰＮＰ型トランジスタである。７は放電回
路としてのトランジスタ、８はトランジスタで、カレン
トミラー回路のトランジスタ５の動作安定作用及びボト
ミング防止作用をする。９は動作安定用のトランジスタ
、 １０はエミッタフォローのトランジスタ、１】はエ
ミッタフォローの出力を接続又は断絶するトランジスタ
、１２は波形整形回路としてのトランジスタである。Ｃ
Ｉはキャパシター、Ｒ１〜ＲＩＯは抵抗である。
ｖ２はトランジスタ８のベース電位を決定するＤＣ電位
で、トランジスタ８のエミッタ゛ｌし位を決定する。Ｖ
３はトランジスタ９のベース電位全決定するＤＣ電位で
、トランジスタｌＯのボトミング動作を回避する作用を
する。
で、トランジスタ８のエミッタ゛ｌし位を決定する。Ｖ
３はトランジスタ９のベース電位全決定するＤＣ電位で
、トランジスタｌＯのボトミング動作を回避する作用を
する。
第１図に示すように入力信号ｆｅがトランジスタ２のベ
ースに入力し、トランジスタｌのベースには、前記入力
信号とは逆相の入力信号ｆｅが入力すると、トランジス
タ２は通電し、カレントミラー回路のトランジスタ４を
動作させ、トランジスタ５から電流が流れ出す。第２図
（イ）はトランジスタ２のコレクタ側の電位波形図を示
す。
ースに入力し、トランジスタｌのベースには、前記入力
信号とは逆相の入力信号ｆｅが入力すると、トランジス
タ２は通電し、カレントミラー回路のトランジスタ４を
動作させ、トランジスタ５から電流が流れ出す。第２図
（イ）はトランジスタ２のコレクタ側の電位波形図を示
す。
トランジスタ５のコレクタ電流を工５とし、トランジス
タ７のコレクタ電流をエフどし、Ｉ５＞■７６条件を与
え、トランジスタ１０のベース電流を無視できる値とす
ると、キャパシターＣ１に発生する電位波形図は、第２
図（ロ）に示すようになる。そして、立ち上り特性（ａ
）を示し、電位は、トランジスタ８で与えられるエミッ
タ電位まで上昇する。トランジスタ１．２の入力信号が
、逆転し、トランジスタ２のコレクタ電流が流れなくな
るまで、この電位はそのまま維持される。
タ７のコレクタ電流をエフどし、Ｉ５＞■７６条件を与
え、トランジスタ１０のベース電流を無視できる値とす
ると、キャパシターＣ１に発生する電位波形図は、第２
図（ロ）に示すようになる。そして、立ち上り特性（ａ
）を示し、電位は、トランジスタ８で与えられるエミッ
タ電位まで上昇する。トランジスタ１．２の入力信号が
、逆転し、トランジスタ２のコレクタ電流が流れなくな
るまで、この電位はそのまま維持される。
トランジスタ２のコレクタ電流が流れなくなると、トラ
ンジスタ５のコレクタ電流は流れなくなるので、ｌ５＝
Ｏとなり、トランジスタ７はキャパシターＣ！に充電さ
れている電荷を■７で放電するため、キャパシターＣ１
に発生した電位は、第２図（ロ）（ｂ）に示す立ち下り
特性を示しながら電位下降する。この回路で発生したキ
ャパシターＣ１の電位をトランジスタｌＯのエミッタフ
ォローで伝送すると第２図（ハ）に示す電位波形図とな
る。この出力信けを、抵抗Ｒ８を伝送した後、カレント
ミラーのトランジスタ６で流れ出した電流によって抵抗
Ｒ８に発生した電位で、ベースに加えたｌ・ランジスタ
１１のコレクタを接続する車により、抵抗Ｒ８、トラン
ジスタ１１のコレクタ側の電位は、第２図（ニ）に示す
のこぎり波状の波形を発生する。この点にトランジスタ
１２のベースを接続し、第２図（ニ）に示す波形内の点
線でトランジスタ１２が０Ｎ−ＯＦＦ動作する状態にす
るり９により、コレクタの電位は、第２図（ホ）で示す
一定幅のパルス信号を発生する事となる。
ンジスタ５のコレクタ電流は流れなくなるので、ｌ５＝
Ｏとなり、トランジスタ７はキャパシターＣ！に充電さ
れている電荷を■７で放電するため、キャパシターＣ１
に発生した電位は、第２図（ロ）（ｂ）に示す立ち下り
特性を示しながら電位下降する。この回路で発生したキ
ャパシターＣ１の電位をトランジスタｌＯのエミッタフ
ォローで伝送すると第２図（ハ）に示す電位波形図とな
る。この出力信けを、抵抗Ｒ８を伝送した後、カレント
ミラーのトランジスタ６で流れ出した電流によって抵抗
Ｒ８に発生した電位で、ベースに加えたｌ・ランジスタ
１１のコレクタを接続する車により、抵抗Ｒ８、トラン
ジスタ１１のコレクタ側の電位は、第２図（ニ）に示す
のこぎり波状の波形を発生する。この点にトランジスタ
１２のベースを接続し、第２図（ニ）に示す波形内の点
線でトランジスタ１２が０Ｎ−ＯＦＦ動作する状態にす
るり９により、コレクタの電位は、第２図（ホ）で示す
一定幅のパルス信号を発生する事となる。
第２図（へ）は、第２図（イ）で示した信号に至るまで
の入力信号のサイン波を示したものである。トランジス
タ１．２は差動増幅器であるので、一定のレベル以上で
あればこの信号でも動作するが、トランジスタ１，２の
前段に同じ様な差動増幅器を設け、これによって入力信
号の弱い場合でも容易に増幅し、波形整形を行なう事に
より、動作を確実にする事ができる。
の入力信号のサイン波を示したものである。トランジス
タ１．２は差動増幅器であるので、一定のレベル以上で
あればこの信号でも動作するが、トランジスタ１，２の
前段に同じ様な差動増幅器を設け、これによって入力信
号の弱い場合でも容易に増幅し、波形整形を行なう事に
より、動作を確実にする事ができる。
発明の効果
本発明は、差動増幅器から直接パルス発生回路へ伝送変
換可能で、充電、放電の値を変化させる事により、アナ
ログ信号に応じたパルスの発生ができると共にパルス幅
を容易に設定出来る。又、特殊な回路部品や、調整部品
を必要としないので、容易に半導体化する事も可能であ
る。又、動作も安定しているため、電気又ｔＸ電子機器
の重要な個所に採用することができ、コストも従来に比
べ安価になる等の効果がある。
換可能で、充電、放電の値を変化させる事により、アナ
ログ信号に応じたパルスの発生ができると共にパルス幅
を容易に設定出来る。又、特殊な回路部品や、調整部品
を必要としないので、容易に半導体化する事も可能であ
る。又、動作も安定しているため、電気又ｔＸ電子機器
の重要な個所に採用することができ、コストも従来に比
べ安価になる等の効果がある。
第１図は本発明回路の１実施例を示す回路図、第２図（
イ）〜（へ）は本発明回路の各部における波形図、第３
図は従来例を示す回路図、第４図は第３図ａ、ｂ、ｃ点
における波形図を示す。 １．２．３・・・差動増幅器 ４，５．６・・・カレン
トミラー回路 ７・・・放電回路 １０・・・エミッタ
フォロー １１・・・エミッタフォローの出力’Ｉｔ
Ｊｆｉ続、断絶するトランジスタ 代理人 弁理士 大 島 −公
イ）〜（へ）は本発明回路の各部における波形図、第３
図は従来例を示す回路図、第４図は第３図ａ、ｂ、ｃ点
における波形図を示す。 １．２．３・・・差動増幅器 ４，５．６・・・カレン
トミラー回路 ７・・・放電回路 １０・・・エミッタ
フォロー １１・・・エミッタフォローの出力’Ｉｔ
Ｊｆｉ続、断絶するトランジスタ 代理人 弁理士 大 島 −公
Claims (1)
- 【特許請求の範囲】 差動増幅器の一方の出力に接続したＰＮＰ５トランジス
タによるカレントミラー回路と、このカレントミラー回
路の出力電流を充電するキャパシ。 ターと、このキャパシターにおける充電電荷を放電する
放電回路と、前記キャパシターに発生した電位を伝送す
るエミッタフォローと、このエミッタフォローの出力を
接続又は断絶するトランジスタと、このトランジスタを
動作させるよう前記カレントミラー回路と共通に接続し
たカレントミラー回路のＰＮＰ型トランジスタとから成
るパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58163746A JPS6054511A (ja) | 1983-09-05 | 1983-09-05 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58163746A JPS6054511A (ja) | 1983-09-05 | 1983-09-05 | パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6054511A true JPS6054511A (ja) | 1985-03-29 |
Family
ID=15779893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58163746A Pending JPS6054511A (ja) | 1983-09-05 | 1983-09-05 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6054511A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643942B2 (ja) * | 1976-05-24 | 1981-10-16 |
-
1983
- 1983-09-05 JP JP58163746A patent/JPS6054511A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643942B2 (ja) * | 1976-05-24 | 1981-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960000774B1 (ko) | 브릿지 증폭기 | |
| JPS62287705A (ja) | Ｂｔｌ増幅回路 | |
| US4499386A (en) | Trigger circuit | |
| JPS6054511A (ja) | パルス発生回路 | |
| US5642064A (en) | Voltage to current conversion circuit including a differential amplifier | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPS62117404A (ja) | 可変利得増幅回路 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPS6240814A (ja) | 遅延回路 | |
| JPS58168311A (ja) | 組み合わせエミツタフオロワ回路 | |
| JPS6141295Y2 (ja) | ||
| JPH0151207B2 (ja) | ||
| JPS63194413A (ja) | パルス信号送出回路 | |
| SU1554136A1 (ru) | Логический элемент | |
| JP2781704B2 (ja) | 定電流回路 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPS6252489B2 (ja) | ||
| JPH056391B2 (ja) | ||
| JPH01305609A (ja) | 出力回路 | |
| JPH04243320A (ja) | 高電圧系負荷駆動回路 | |
| JPS61228710A (ja) | 電流源回路 | |
| JPS58161424A (ja) | スイツチング回路 | |
| JPS59127436A (ja) | 鳴音信号混合機能を有する集積回路 | |
| JPH0411129B2 (ja) | ||
| JPS60141009A (ja) | パルス増幅回路 |