JPS605338A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPS605338A JPS605338A JP58113269A JP11326983A JPS605338A JP S605338 A JPS605338 A JP S605338A JP 58113269 A JP58113269 A JP 58113269A JP 11326983 A JP11326983 A JP 11326983A JP S605338 A JPS605338 A JP S605338A
- Authority
- JP
- Japan
- Prior art keywords
- adder
- output
- shifter
- result
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
末完１］はデジタル信号処理に用いられる演算装置に関
する。
する。
従来例の構成々その問題点
近年、デジタル信号処理の手法は、ＬＳＩ化が可能、高
積度化か可能等々の特徴から多くの注目を集めるように
なった。まだデジタル信号処理に特有な演算として、い
わゆる積和演算があげられる。
積度化か可能等々の特徴から多くの注目を集めるように
なった。まだデジタル信号処理に特有な演算として、い
わゆる積和演算があげられる。
すなわち、２へＹｉＭの計算である。
この積和演算を高速に行うために、従来では第１図に示
す様な演算装置が用いられている。（１）は二つの入力
Ｘ、Ｙの間で乗算を行う乗算器、（２）（３）ｅユ入カ
ラッチ回路、（４）は乗算器（１）の出力と後述のア士
ユムレータ［以下、Ａｃｃと称す〕（７）の出力との加
算を行う加算器、（５）（６）は入力ラッチ回路である
。
す様な演算装置が用いられている。（１）は二つの入力
Ｘ、Ｙの間で乗算を行う乗算器、（２）（３）ｅユ入カ
ラッチ回路、（４）は乗算器（１）の出力と後述のア士
ユムレータ［以下、Ａｃｃと称す〕（７）の出力との加
算を行う加算器、（５）（６）は入力ラッチ回路である
。
前記Ａｃ＋ｃ（７）＆ま加算器（４）の出力を蓄えるも
ので、加算器（４）の出力に接続されである。また、こ
こで用いられる政体系は固定小数点で負数ｅま２の補数
で表現する場合を考える。
ので、加算器（４）の出力に接続されである。また、こ
こで用いられる政体系は固定小数点で負数ｅま２の補数
で表現する場合を考える。
以上のように構成された従来の演算装置について、以下
その動作について説明する。
その動作について説明する。
今、ΣＮＸｉ、Ｙｉをめる場合について説明する。
−０
先ず、Ａｃｃ （７）を“０”にクリアすると共に入力
Ｘ１人力ＹをＸ。、ＹＯとし、それぞれ人力ラッチ回路
（２）。
Ｘ１人力ＹをＸ。、ＹＯとし、それぞれ人力ラッチ回路
（２）。
（３）にセットし乗算を開始する。その後Ａｃｃ （７
）の出力“０′を入力ラッチ回路（６）に、乗算器（１
）の出力Ｘｏ。
）の出力“０′を入力ラッチ回路（６）に、乗算器（１
）の出力Ｘｏ。
ｙｏを入力ラッチ回路（５）に夫々ラッチすると共に、
乗算器（１）の入力ラッチ回路（２）、（３）にｌ１Ｘ
ｌ、Ｙｌをそれぞれラッチする。そして、これ以降は加
算器（４）と乗算器（１）を蛇行して動作させる。すな
わち、加算器（４）でＸ０ＹＯ＋Ｘを計算させると共に
乗算器（１）ではＸＩＹ、を計算させる。また加算器（
４）でＸ０ＹＯ＋Ｘ Ｉ Ｙ １を計算すると共に乗算
器（１）ではｘ２ｙ、を計算させる。この動作をくり返
しＮ回行うことにより、最終的にｉ−ｊ Ａｃｅ （７
）にｌ Ｘ１Ｙｉがまる。
乗算器（１）の入力ラッチ回路（２）、（３）にｌ１Ｘ
ｌ、Ｙｌをそれぞれラッチする。そして、これ以降は加
算器（４）と乗算器（１）を蛇行して動作させる。すな
わち、加算器（４）でＸ０ＹＯ＋Ｘを計算させると共に
乗算器（１）ではＸＩＹ、を計算させる。また加算器（
４）でＸ０ＹＯ＋Ｘ Ｉ Ｙ １を計算すると共に乗算
器（１）ではｘ２ｙ、を計算させる。この動作をくり返
しＮ回行うことにより、最終的にｉ−ｊ Ａｃｅ （７
）にｌ Ｘ１Ｙｉがまる。
↓＝０
しかしながらここでオーバ・フ０−という問題を考える
必要がある。すなわち、加算器（４）内で次の２つのよ
うなことが発生した場合を考える。
必要がある。すなわち、加算器（４）内で次の２つのよ
うなことが発生した場合を考える。
ケースＩ：正数（データの最下位ピットＭＳＢが“０”
）十正数（ＭＳＢが“０″）−負数（ＭＳＢが’１”）
ケース旧負数（ＭＳＢが“１”ｌ）十負敢（ＭＳＢが“
ｌ”）−正数（ＭＳＢが“Ｏ”） という現象が起った時、何らかの対策を講じる必要があ
る。従来では、この様な場合最大値もしくけ最小値をＡ
ｃｃ （７）にセットするという方法がとられている。
）十正数（ＭＳＢが“０″）−負数（ＭＳＢが’１”）
ケース旧負数（ＭＳＢが“１”ｌ）十負敢（ＭＳＢが“
ｌ”）−正数（ＭＳＢが“Ｏ”） という現象が起った時、何らかの対策を講じる必要があ
る。従来では、この様な場合最大値もしくけ最小値をＡ
ｃｃ （７）にセットするという方法がとられている。
すなわち、と述のケース■の場合は”０１１・・・１パ
という値をＡｃｃ （７）にセットし、ケース口の場合
には、４１００・・０”という値をＡｃｃ （７）にセ
ットする。しかしながら、この方法では結果例大きな誤
差が含オれてしまう可能性がある。例えば、信号のパワ
ーをめる場合にはｌ ｘｉの計算を行−０ うが、途中でオーバフローが発生して上述の様な処理を
行ったとすると、その結果は、正１〜いパワーの数分の
１に々ってし甘う。
という値をＡｃｃ （７）にセットし、ケース口の場合
には、４１００・・０”という値をＡｃｃ （７）にセ
ットする。しかしながら、この方法では結果例大きな誤
差が含オれてしまう可能性がある。例えば、信号のパワ
ーをめる場合にはｌ ｘｉの計算を行−０ うが、途中でオーバフローが発生して上述の様な処理を
行ったとすると、その結果は、正１〜いパワーの数分の
１に々ってし甘う。
発明の目的
本発明は積和演算の途中でオーパフ０−が発生した場合
も、従来よりも誤差の少ないオーバフロー処理が行える
演算装置を提供することを目的とする。
も、従来よりも誤差の少ないオーバフロー処理が行える
演算装置を提供することを目的とする。
発明の構成
本発明の演算装置は、二つの入力の積をめる乗算器と、
この乗算器の出力を最下位ヒツト方向へ任意ピットだけ
算術シフトを行うバレルシフタと、このバレルシフタの
出力を一方の入力とし、この一方の入力と他方の入力と
を加算する加算器と、この加算器での加算の結果オーパ
フ０−が発生した時に前記加算器の出力を最下位ピット
の方向へ１ピット分算術シフトさせるシフタと、このシ
フタの出力を蓄えるア士１ムレータと、前記加算器での
加算の結果オーパフＯ−が発生した時にカウントアツプ
するカウンタとを設け、このカウンタの計数値を前記バ
レルシフタにシフトすべきヒツト数として与えると共に
、前記ア士ユムレー夕の出力を加算器の前記他方の入力
とし、前記ア十ユムレータの出力を出力信号とし、積和
演算でオーバフローが発生した場合、前記バレルシフタ
及びシフタを用いて演算結果をシフトさせることにより
誤差の少ないオーバフロー処理を行うように構成したこ
とを特徴とする。
この乗算器の出力を最下位ヒツト方向へ任意ピットだけ
算術シフトを行うバレルシフタと、このバレルシフタの
出力を一方の入力とし、この一方の入力と他方の入力と
を加算する加算器と、この加算器での加算の結果オーパ
フ０−が発生した時に前記加算器の出力を最下位ピット
の方向へ１ピット分算術シフトさせるシフタと、このシ
フタの出力を蓄えるア士１ムレータと、前記加算器での
加算の結果オーパフＯ−が発生した時にカウントアツプ
するカウンタとを設け、このカウンタの計数値を前記バ
レルシフタにシフトすべきヒツト数として与えると共に
、前記ア士ユムレー夕の出力を加算器の前記他方の入力
とし、前記ア十ユムレータの出力を出力信号とし、積和
演算でオーバフローが発生した場合、前記バレルシフタ
及びシフタを用いて演算結果をシフトさせることにより
誤差の少ないオーバフロー処理を行うように構成したこ
とを特徴とする。
実施例の説明
以下末完１夕」の−実施例金弟２図に基ついて説明する
。（８）は乗算器、（９） （ＩＩは入力ラッチ回路で
入力Ｘ１人力Ｙを夫々ラッチする。Ｑ］）ンまバレルシ
フタで、カウンタ０２）で示される値だけ入力である乗
算器（８）の出力をｔｌ’ｌ上位トの方向にシフトして
出力する。（ｌは加算器、（１荀（１５は入力ラッチ回
路、（＋４１９は加算器（］３でオーバフローが発生す
ると入力である加算器ｑ１の出力を最下位ピ・シトの方
向に１ヒツト算術シフトして出力するシフタで、オーバ
フローがなければ加算器α１の出力をシフトせずにその
まま通過させる。なお前記カウンタ＠は加算器０３でオ
ーパフ〇−が発生した時に内容は”′ｌ″だけカウント
アツプされる。（１７１＃ｉシフタＯＱの出力を蓄７す
るア士ユムレータ ［以Ｔ’Ａｃｃと称す１である。
。（８）は乗算器、（９） （ＩＩは入力ラッチ回路で
入力Ｘ１人力Ｙを夫々ラッチする。Ｑ］）ンまバレルシ
フタで、カウンタ０２）で示される値だけ入力である乗
算器（８）の出力をｔｌ’ｌ上位トの方向にシフトして
出力する。（ｌは加算器、（１荀（１５は入力ラッチ回
路、（＋４１９は加算器（］３でオーバフローが発生す
ると入力である加算器ｑ１の出力を最下位ピ・シトの方
向に１ヒツト算術シフトして出力するシフタで、オーバ
フローがなければ加算器α１の出力をシフトせずにその
まま通過させる。なお前記カウンタ＠は加算器０３でオ
ーパフ〇−が発生した時に内容は”′ｌ″だけカウント
アツプされる。（１７１＃ｉシフタＯＱの出力を蓄７す
るア士ユムレータ ［以Ｔ’Ａｃｃと称す１である。
以−ヒのように構成された本実施例の演算装置に動作を
説明する。
説明する。
先ずＡｃｃすηとカウンタ＠をリセットする。その結果
、バレルシフタ０１）においてはシフト動作ｐま行われ
ず、乗算器（８）の出力はシフトされずに入力ラッチ回
路ＯＱにラッチされる状悪となる。ここで入力Ｘ１人力
ＹにそれぞれＸｏ、Ｙｏを与え、これを入力ラッチ回路
（９１０＊でラッチして乗算を開始する。
、バレルシフタ０１）においてはシフト動作ｐま行われ
ず、乗算器（８）の出力はシフトされずに入力ラッチ回
路ＯＱにラッチされる状悪となる。ここで入力Ｘ１人力
ＹにそれぞれＸｏ、Ｙｏを与え、これを入力ラッチ回路
（９１０＊でラッチして乗算を開始する。
乗算結果はバしルシフタ０１）を経由して入力ラッチ回
路（ｌＧＫラッチされる。しかし今、カウンタ（２）は
リセットさｎているのでバレルシフタαηでシフト動作
は行われない。入力ラッチ回路ＯＱにデータがラッチさ
れた時、同時に加算器（１１のもう一方の入力ラッチ回
路（１４）にはＡｃｃ（ｌｉの出力がラッチされ、この
二つの入力の加算か行われる。まだ入力ラッチ回路ＱΦ
（１Ｇにデータがラッチされると、すぐに乗算器（８）
の人力ラッチ回路（９） （１０には夫々ｘｌ ｒ Ｙ
ｌがラッチされ乗算が開始される。その結果、ＸｏＹｏ
十〇の計算とＸ］・Ｙｌの計算が並行して行われる。
路（ｌＧＫラッチされる。しかし今、カウンタ（２）は
リセットさｎているのでバレルシフタαηでシフト動作
は行われない。入力ラッチ回路ＯＱにデータがラッチさ
れた時、同時に加算器（１１のもう一方の入力ラッチ回
路（１４）にはＡｃｃ（ｌｉの出力がラッチされ、この
二つの入力の加算か行われる。まだ入力ラッチ回路ＱΦ
（１Ｇにデータがラッチされると、すぐに乗算器（８）
の人力ラッチ回路（９） （１０には夫々ｘｌ ｒ Ｙ
ｌがラッチされ乗算が開始される。その結果、ＸｏＹｏ
十〇の計算とＸ］・Ｙｌの計算が並行して行われる。
加算器０４で行われていたＸｏＹｏ＋ ｏの計算結果は
シフタＯＱを経由してア士ユムレータα力に格納される
。今す」らかにオーパフＤ−は発生しないので、シフタ
（１，１９ま動作しない。ｘｏｙｏがＡｃｃａηに格納
されると、すぐに乗算器（ト）の入力ラッチ回路（１４
）（至）か動作してそれぞれＸｏＹＯ、ＸＩＹＩをラッ
チする。またこの時来算器（８）の入力ラッチ回路（９
）（１（ＩにＱま犬々、Ｘ２Ｙ２がラッチされる。その
結果、ＸｏＹｏ十ＸＩＹ１の計算とＸ２Ｙ２の計算が並
行して行われる。
シフタＯＱを経由してア士ユムレータα力に格納される
。今す」らかにオーパフＤ−は発生しないので、シフタ
（１，１９ま動作しない。ｘｏｙｏがＡｃｃａηに格納
されると、すぐに乗算器（ト）の入力ラッチ回路（１４
）（至）か動作してそれぞれＸｏＹＯ、ＸＩＹＩをラッ
チする。またこの時来算器（８）の入力ラッチ回路（９
）（１（ＩにＱま犬々、Ｘ２Ｙ２がラッチされる。その
結果、ＸｏＹｏ十ＸＩＹ１の計算とＸ２Ｙ２の計算が並
行して行われる。
加算器（」■内でオーバフローが発生しない時には、Ｘ
１ＹｉがＡｃｃＱ７）にめられる。
１ＹｉがＡｃｃＱ７）にめられる。
次に加算器ｑ３内でオーパフＤ−が発生した場合につい
て説明する。今、ＸｏＹｏにＸＩＹｌを加える段階でオ
ーバフローが発生したとする。そこでシフタＯＱが動作
し、加算器ｕ３の出力はシフタ０→で１ピット最下位ピ
ットの方へ算術シフトされた後、Ａｃｃ０７）に格納さ
れる。そこでＡｃｃＱ７）の値は（ＸＯＹＯ＋Ｘ ＋Ｍ
）・２−リなる。以降の記述において、（）′ば（）内
のデータの最下位ピットか切捨てられた事を示すものと
する。オーバフロー信号は捷た、カウンタ（６）を１だ
けカウントアツプする。その結果ｘｏｙ。
て説明する。今、ＸｏＹｏにＸＩＹｌを加える段階でオ
ーバフローが発生したとする。そこでシフタＯＱが動作
し、加算器ｕ３の出力はシフタ０→で１ピット最下位ピ
ットの方へ算術シフトされた後、Ａｃｃ０７）に格納さ
れる。そこでＡｃｃＱ７）の値は（ＸＯＹＯ＋Ｘ ＋Ｍ
）・２−リなる。以降の記述において、（）′ば（）内
のデータの最下位ピットか切捨てられた事を示すものと
する。オーバフロー信号は捷た、カウンタ（６）を１だ
けカウントアツプする。その結果ｘｏｙ。
＋ｘｌｙｌをめるのと並行して乗算器（８）で行われて
イｉ Ｘ、Ｙ、の計算結果は、バレルシフタ（ｌυで１
ピット分最下位ピッ１〜の方向に算術シフトされ（Ｘ２
Ｙ２）’・２−リなる。そこで入力ラッチ回路σａαＧ
の値は、それぞれ （ＸｏＹｏ＋Ｘ＋Ｙｌ）’ ・２ ’、 （Ｘ２Ｙ２）
’ ・ｒ’となり、両者の桁は一致し、加算器０で加算
を行うことができる。
イｉ Ｘ、Ｙ、の計算結果は、バレルシフタ（ｌυで１
ピット分最下位ピッ１〜の方向に算術シフトされ（Ｘ２
Ｙ２）’・２−リなる。そこで入力ラッチ回路σａαＧ
の値は、それぞれ （ＸｏＹｏ＋Ｘ＋Ｙｌ）’ ・２ ’、 （Ｘ２Ｙ２）
’ ・ｒ’となり、両者の桁は一致し、加算器０で加算
を行うことができる。
ココテ、さらＫ （ＸＯＹＯ＋ＸＩＹｌ ）’ ・２−
’十（Ｘ２Ｙ２）’、２ ’をめる過程で新たにオー
バフローが発生したとする。そこで先程述べた様にシフ
タｑ→か動作し、Ａｃｃ ０７）には（（ＸｏＹｏ＋Ｘ
＋Ｙ＋）’＋ （Ｘ２Ｙ２）’）’、２−２７．、格納
すれる。またカウンタＱ２がさらにカウントアツプされ
、その値は“２”′となり、今乗算器（８）で計算され
ているＸ８Ｙ８の結果は２ピット分最下位ピット方向に
算術シフトされる。そこで入力ラッチ回路σ荀０５の値
はそれぞれ （（ＸＯＹＯ＋ＸＩＹ１） ＋ （Ｘ２Ｙ２）’ブ２−
Ｂ、 （（Ｘ８Ｙ８）’ルー２となり両者の桁ｅよ一致
し、加算器０で加算を行うことができる。
’十（Ｘ２Ｙ２）’、２ ’をめる過程で新たにオー
バフローが発生したとする。そこで先程述べた様にシフ
タｑ→か動作し、Ａｃｃ ０７）には（（ＸｏＹｏ＋Ｘ
＋Ｙ＋）’＋ （Ｘ２Ｙ２）’）’、２−２７．、格納
すれる。またカウンタＱ２がさらにカウントアツプされ
、その値は“２”′となり、今乗算器（８）で計算され
ているＸ８Ｙ８の結果は２ピット分最下位ピット方向に
算術シフトされる。そこで入力ラッチ回路σ荀０５の値
はそれぞれ （（ＸＯＹＯ＋ＸＩＹ１） ＋ （Ｘ２Ｙ２）’ブ２−
Ｂ、 （（Ｘ８Ｙ８）’ルー２となり両者の桁ｅよ一致
し、加算器０で加算を行うことができる。
このようにしてΣ Ｘ１Ｙｉを水めると、その結果■二
〇 ｅよ （Ａｃｃｕηのデータ）Ｘ２”“う＞ ９ （１２）ｎ
データ）の形でめられる。すなわち、最終結果に台筐れ
る誤差は、従来例で示したオーバフロー処理とけ全く異
なり、打ち切りによる誤差だけとなる。
〇 ｅよ （Ａｃｃｕηのデータ）Ｘ２”“う＞ ９ （１２）ｎ
データ）の形でめられる。すなわち、最終結果に台筐れ
る誤差は、従来例で示したオーバフロー処理とけ全く異
なり、打ち切りによる誤差だけとなる。
発明の詳細
な説明のように本発明の演算装置侃によると、積和演算
でオーバフローが発生した場合、バレルシフタおよびシ
フタを用いて演算結果をシフトさせるだめ、オーバフロ
ーが発生した時もこれに対処する事ができ、その処理結
果に含寸れる誤差は打ち切り誤差だけであり、従来から
行われている最大値、最小値設定によるオーへフＤ−処
理と比較した時、その誤差は格段に少なく、その実用的
効果は非常に太きいものである。
でオーバフローが発生した場合、バレルシフタおよびシ
フタを用いて演算結果をシフトさせるだめ、オーバフロ
ーが発生した時もこれに対処する事ができ、その処理結
果に含寸れる誤差は打ち切り誤差だけであり、従来から
行われている最大値、最小値設定によるオーへフＤ−処
理と比較した時、その誤差は格段に少なく、その実用的
効果は非常に太きいものである。
第１図ｅま従来の演算装置の構成図、第２図は本発明の
演算装置の一夫施例の構成図である。 （８）・・・乗ｓ器、ｕＵ−・バレルシフタ、０幡・・
・カウンタ、ｏ３・・・加’Ｊｌ−’！４ 、ａＱ ・
・シフタ、１．ｌη−・・ア＋ユムし−タ代理人 森
木 義 弘
演算装置の一夫施例の構成図である。 （８）・・・乗ｓ器、ｕＵ−・バレルシフタ、０幡・・
・カウンタ、ｏ３・・・加’Ｊｌ−’！４ 、ａＱ ・
・シフタ、１．ｌη−・・ア＋ユムし−タ代理人 森
木 義 弘
Claims (1)
- １、 二つの入力の積をめる乗算器と、この乗算器の出
力を最下位ヒツト方向へ任意上・リドだけ算術シフトさ
せるバレルシフタと、このバレルシフタの出力を一方の
入力としこの一方の入力と他方の入力とを加算する加算
器と、この加算器での加算の結果オーパフ０−が発生し
た時に前記加算器の出力を最下位ヒツトの方向へ１ピッ
ト分算術シフトさせるシフタと、このシフタの出力を蓄
えるア士ユムレータと、前記加算器での加算の結果オー
バつ０−が発生した時にカウントアツプするカウンタと
を設け、このカウンタの計数値を前記バしルシフタにシ
フトすべきピット故として与えると共に、前記ア士１ム
しｍ９の出力を加算器のＯｆＩ記他方の入力とし、前記
ア＋１ムレータの出力を出力信号とした演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113269A JPS605338A (ja) | 1983-06-22 | 1983-06-22 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113269A JPS605338A (ja) | 1983-06-22 | 1983-06-22 | 演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS605338A true JPS605338A (ja) | 1985-01-11 |
| JPH022187B2 JPH022187B2 (ja) | 1990-01-17 |
Family
ID=14607883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113269A Granted JPS605338A (ja) | 1983-06-22 | 1983-06-22 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605338A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033629A (ja) * | 1983-08-04 | 1985-02-21 | Nec Corp | 演算装置 |
| JPS6054070A (ja) * | 1983-09-02 | 1985-03-28 | Nec Corp | 演算装置 |
| JPS6397810U (ja) * | 1986-12-15 | 1988-06-24 |
-
1983
- 1983-06-22 JP JP58113269A patent/JPS605338A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033629A (ja) * | 1983-08-04 | 1985-02-21 | Nec Corp | 演算装置 |
| JPS6054070A (ja) * | 1983-09-02 | 1985-03-28 | Nec Corp | 演算装置 |
| JPH0235348B2 (ja) * | 1983-09-02 | 1990-08-09 | Nippon Electric Co | |
| JPS6397810U (ja) * | 1986-12-15 | 1988-06-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH022187B2 (ja) | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0356153B1 (en) | Radix-2**n divider method and apparatus using overlapped quotient bit selection and concurrent quotient rounding and correction | |
| US5177703A (en) | Division circuit using higher radices | |
| US20060106905A1 (en) | Method for reducing memory size in logarithmic number system arithmetic units | |
| US6519621B1 (en) | Arithmetic circuit for accumulative operation | |
| JPH1195982A (ja) | 演算処理回路及び演算処理方法並びに演算処理システム | |
| JPS605338A (ja) | 演算装置 | |
| RU2717915C1 (ru) | Вычислительное устройство | |
| JPH07234778A (ja) | 演算回路 | |
| JP3660075B2 (ja) | 除算装置 | |
| JPH09114641A (ja) | 最上位デジットを決定するための装置と方法 | |
| JPH11126157A (ja) | 乗算方法および乗算回路 | |
| US11829731B2 (en) | Modular multiplication circuit and corresponding modular multiplication method | |
| Nagendra et al. | Unifying carry-sum and signed-digital number representations for low power | |
| JPS60230266A (ja) | 演算装置 | |
| JP2777265B2 (ja) | 高基数開平演算装置 | |
| JP2537876B2 (ja) | 丸め処理回路 | |
| EP0174048A1 (en) | Digital root extraction circuit | |
| JPS63254525A (ja) | 除算装置 | |
| JPH09190338A (ja) | 論理演算装置での数学的オーバフロー・フラグ発生遅延の除去 | |
| JPH0427587B2 (ja) | ||
| JP2580413B2 (ja) | 乗算処理装置 | |
| Rao et al. | An area efficient Q-format multiplier with high performance for digital processing applications | |
| JPS61118835A (ja) | ハ−ドウエア除算器 | |
| JPH02224120A (ja) | 浮動小数点演算器 | |
| JPH1185471A (ja) | 演算方法および演算装置 |