JPS6052057A - 絶縁ゲ−ト電界効果型薄膜トランジスタ - Google Patents

絶縁ゲ−ト電界効果型薄膜トランジスタ

Info

Publication number
JPS6052057A
JPS6052057A JP16089583A JP16089583A JPS6052057A JP S6052057 A JPS6052057 A JP S6052057A JP 16089583 A JP16089583 A JP 16089583A JP 16089583 A JP16089583 A JP 16089583A JP S6052057 A JPS6052057 A JP S6052057A
Authority
JP
Japan
Prior art keywords
film
photoconductivity
thin film
amorphous silicon
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16089583A
Other languages
English (en)
Other versions
JPH0556027B2 (ja
Inventor
Tsuneo Yamazaki
山崎 恒夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP16089583A priority Critical patent/JPS6052057A/ja
Publication of JPS6052057A publication Critical patent/JPS6052057A/ja
Publication of JPH0556027B2 publication Critical patent/JPH0556027B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、形成が容易な遮光膜を有し、外部光が入射し
ても、リーク電流が増加しない薄膜トランジスタの実現
に関する。
近年、ガラスなどの絶縁性基板上に形成できる薄膜トラ
ンジスタの開発が各所で盛んである。絶縁性基板上に、
薄膜トランジスタからなるスイッチ素子をアレイ状に設
けたアクティブマトリクス型の液晶、エレクトロルミネ
センス、エレクトロクロミンクなどの表示装置は、画素
間のクロストークが無く、高速動作が可能なのでTV画
像などの表示を可能にする。薄膜トランジスタに用いる
半導体膜としては、プラズマOVD法などによって、ガ
ラスなどの基板上に低温で大面積かつ安価に形成できる
水素化非晶質シリコン膜やフッ素化非晶質シリコン膜な
どが有望とされている。しかし、これらの非晶質シリコ
ン膜は、太陽電池への応用で知られているように、大き
な光伝導性を有するので、表示装置あるいは光センサー
のスイッチ素子として薄膜トランジスタを応用する場合
、リーク電流防止の為、必ず遮光を行って使用する必要
がある。
第1図に、従来の遮光とし次薄膜トランジスタの断面構
造図を示す。第1図で、1はガラス基板。
2はゲート′電極でアルミニウム、クロム、モリブデン
等の金属材料よりなる。3はゲート絶縁膜で、二酸化シ
リコン、チツ化シリコン等よりなる。4は水素化非晶質
シリコン膜。5はリンをドープしたn 水素化非晶質シ
リコン膜。6および7は、それぞれソースおよびドレイ
ン電極で、アルミニウム、クロム等の金属材料よりなる
。8および9は絶縁膜で、二酸化シリコン、チツ化シリ
コン等よりなる。10は遮光膜でアルミニウム、クロム
等の金属材料より唸る。第1図で示した薄膜トランジス
タはゲート電極2に加える電圧により、ソース電極6と
ドレイン′!!l電極7の間の、非晶質シリコン膜4と
ゲート絶縁膜3の界面にチャンネルを形成し、絶縁ゲー
ト電界効果型トランジスタの動作をする。第1図の薄膜
トランジスタは遮光膜10により上からの入射光を、ゲ
ート電極2により下からの入射光を遮られるので、ソー
ス・ドレイン電極6.7の間に光電流が流れず、明るい
場所でも、リークの無いトランジスタは以下に記す欠点
を有する。
1、 遮光膜10と絶縁膜9を形成するための、薄膜形
成さ程と、フォトプロセスが遮光を要しない場合と比べ
2回多くなる。
2、遮光膜10と非晶質シリコン膜4の間の容量結合の
為、トランジスタの動作速度が遅くなる。
5逍光膜10と、ソース・ドレイン電極6゜7の間のシ
ョートによる製造歩留りの低下を招く。
本発明の目的は、上記のごとき従来の欠点を除き、容易
なプロセスで形成でき、遮光膜によって電気特性の劣化
しない薄膜トランジスタを提供することにある。
以下、実施例に基づいて、図面により本発明を説明する
。第2図は、本発明の遮光をした薄膜トランジスタの断
面構造を示す図である。11はガラス基板。12はゲー
ト電極で、アルミニウム。
クロム、モリブデン等の金属材料よりなる。13はゲー
ト絶縁膜で、二酸化シリコン、チツ化シリコン等よりな
る。13は水素化非晶質シリコンよりなる半導体膜であ
り、暗伝導度は10 (Ω・crn) 以下で光伝導度
が10 (Ω・crn)以上である。但し、光伝導度は
スペクトルAM工の光を1 mv/rJ以上照射したと
きの伝導度とする。グロー放電法等によって製作した、
光伝導の大きな非晶質シリコン膜は、局在準位密度が小
さく、電界効果型トランジスタに用いても良好な特性を
示し、オン電流とオフ電流の比が5桁以上になる。15
5− はリンをドープしたn水素化非晶質シリコン膜。
16および17はそれぞれソースおよびドレイン電極で
、アルミニウム9クロム等の金属材料よりなる。18は
暗伝導度9光伝導度ともに1O−7(Ω・crn) 以
下の非晶質シリコン膜である。
19は絶縁膜で、二酸化シリコン。チツ化シリコン等よ
りなる。トランジスタとしての動作は第1図で示した従
来の薄膜トランジスタと同様である。
暗伝導度。光伝導度とも10 (Ω・cm ) の非晶
質膜を作る一例として、シラン及びグロー放電により非
晶質シリコンを製作した場合の光伝導度と暗伝導度の、
製膜速度依存性を第3図に示す。第3図で横軸は製膜速
度、縦軸は伝導度で、σdは暗伝導度、Δσp は光伝
導度を示す。グラフはシラン又はジンランの流量をパラ
メタに取っている。
第6図かられかるとおり製膜速度を10 A/see以
上にすることで暗伝導度、光伝導度ともに1O−7(Ω
・m) 以下の膜を得ることができる。
(MatsucLa、、A、et、al:Jpn、、T
、Appl、Phys。
Vol、22,42.1983)、(Scott、B、
A、etal、: 6 − Appl、Phys、Lett、、Vol、37::7
27,1980)。
(Ogawa、etal:、rpn、J、Appl、P
hys、、Vol、20:L639,1981 )。光
伝導度が10 (Ω@ cnr ) 以下の膜は上記の
方法の他にも、グロー放電法で基板温度を下げる。スパ
ッタ法で製作する等の方法によっても可能である。以−
ヒに記した方法によって得た、非晶質シリコン膜は、光
伝導度の大きな非晶質シリコンが光を吸収する領域で、
10〜10”tm’の吸収係数を示す。これにより、厚
さ1000A〜20000Aの暗伝導度、光伝導度とも
10 (Ω・Cm) 以下の非晶質シリコン膜は大部分
の入射光を吸収してし−まい遮光膜として働き、絶縁性
も有する。(光伝導度10 (Ω・m) 。
吸収係数1f]m’のとき、厚さ05μmの膜のシート
抵抗は10 (Ω、 cm ) 、光透過率は10 )
この様にして、暗伝導度、光伝導度とも10(Ω、 t
m ) 以下の非晶質シリコン膜は、薄膜トランジスタ
の遮光膜として充分な特性を有する。また、第2図で、
ゲート絶縁膜16、高光伝導性非晶質シリコン膜14、
低光伝導性非晶質シリコン膜18および絶縁膜19の各
膜は、いずれもプラズマOVD法あるいはスパッタ法な
どで形成できることが知られているので、同一装置内で
連続形成が可能である。また遮光膜18のパターンは絶
縁膜19と同一で良いので、遮光膜形成の為の余分のフ
ォトプロセスを必要セしない。
以上の説明では、高光伝導非晶質シリコン膜14と、低
光伝導非晶シリコン膜18の界面で膜質は非連続的に変
化するものとしたが、膜形成条件を徐々に変化して、膜
質を連続的に変化させても、本発明が適用できる1、!
!た、遮光の為の、光伝導度、@伝導度としても10 
(Ω・m)以下の非晶質シリコン膜は、一層のみでなく
、トランジスタの上下に3層設ける等複数層設けること
にも本発明が適用できることI−1明らかである。
以上に記した本発明の、遮光膜を有する薄膜トランジス
タは 1、 遮光膜を有するトランジスタの形成プロセスが容
易である。
2、 遮光膜は絶縁性なのでトランジスタの浮遊容量が
増えない。
五 遮光膜は絶縁性なのC遮光膜のショートによるトラ
ンジスタネ良が起きない。
などの特徴を有していて、光照射のもとて使用できる。
【図面の簡単な説明】
第1図は、従来の遮光膜を有する薄膜トランジスタの断
面図。第2図は本発明の遮光膜を有する薄膜トランジス
タの断面図である。第3図は、光伝導度と暗伝導度の膜
製作条件との関係を示す図である。 1・・・・・・ガラス基板 2・・・・・・ゲート電極
3・・・・・・ゲート絶縁膜 4・・・・・・非晶質シリコン膜 5・・・・・・n非晶質シリコン膜 6・・・・・・ソース成極 7・・・・・・ドレイン電
極8・・・・・・絶縁膜 9・・・・・・絶縁膜10・
・・・・・遮光膜 11・・・・・・ガラス基板12・
・・・・・ゲート電極 13・・・・・・ゲート絶縁膜
 9− 14・・・・・・非晶質シリコン膜 15・・・・・・n非晶質シリコン膜 16・・・・・・ンース電極 17・・・・・・ドレイ
ン電極18・・・・・・非晶質シリコン膜 19・・・・・・絶縁膜 以 上 出願人 株式会社 第二精工舎 代理人弁理士最上 務 −10−

Claims (3)

    【特許請求の範囲】
  1. (1) 絶縁性基板上に設けた、ゲート電極、ゲー′ 
    ト絶縁膜、シリコンを含む非晶質半導体膜、及びソース
    ・ドレイン電極を有すると共に、光伝導度と暗伝導度が
    10 (Ω・crn)以下のシリコンを含む少なくとも
    一層の非晶質半導体膜を有することを特徴とする絶縁ゲ
    ート電界効果型薄膜トランジスタ。
  2. (2)非晶質半導膜は、ゲート絶縁膜との界面付近では
    暗伝導度が10 以下で光伝導度が10″″7(Ω・c
    rIT) 以上であり、他方の表面付近では暗伝導度と
    光伝導度が10 (Ω・crn)以下であり、ゲート絶
    縁膜との界面から他の一方の表面にわたって光伝導度と
    暗伝導度が単調に変化していることを特徴とする特許請
    求の範囲第1項記載の絶縁ゲート電界効果型薄膜トラン
    ジスタ。
  3. (3)非晶質半導体膜は、暗伝導度が10 (Ω・6n
    ) 以下で光伝導度が10 (Ω・crn)以上の層と
    、暗伝導度と光伝導度が10 (Ω・cm )−’以下
    の層の二層から成ることを特徴とする特許請求の範囲第
    1項記載の絶縁ゲート電界効果型薄膜トランジスタ。
JP16089583A 1983-09-01 1983-09-01 絶縁ゲ−ト電界効果型薄膜トランジスタ Granted JPS6052057A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16089583A JPS6052057A (ja) 1983-09-01 1983-09-01 絶縁ゲ−ト電界効果型薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16089583A JPS6052057A (ja) 1983-09-01 1983-09-01 絶縁ゲ−ト電界効果型薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPS6052057A true JPS6052057A (ja) 1985-03-23
JPH0556027B2 JPH0556027B2 (ja) 1993-08-18

Family

ID=15724678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16089583A Granted JPS6052057A (ja) 1983-09-01 1983-09-01 絶縁ゲ−ト電界効果型薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPS6052057A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208876A (ja) * 1985-03-14 1986-09-17 Sony Corp 薄膜トランジスタ
FR2593631A1 (fr) * 1986-01-27 1987-07-31 Maurice Francois Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran
JPH0225074A (ja) * 1988-07-13 1990-01-26 Mitsubishi Electric Corp 薄膜トランジスタ及び薄膜トランジスタの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5890783A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5890783A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208876A (ja) * 1985-03-14 1986-09-17 Sony Corp 薄膜トランジスタ
FR2593631A1 (fr) * 1986-01-27 1987-07-31 Maurice Francois Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran
US4783147A (en) * 1986-01-27 1988-11-08 C. N. E. T. Active matrix display screen without spurious transistor
JPH0225074A (ja) * 1988-07-13 1990-01-26 Mitsubishi Electric Corp 薄膜トランジスタ及び薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JPH0556027B2 (ja) 1993-08-18

Similar Documents

Publication Publication Date Title
KR100659921B1 (ko) 반도체 장치 및 그의 제조 방법
US4609930A (en) Thin film transistor
US5789761A (en) Thin-film transistor array having light shading film and antireflection layer
KR100621488B1 (ko) 박막 트랜지스터와 이를 포함하는 전자 장치
TWI423346B (zh) 薄膜電晶體及其製造方法
JPS60103676A (ja) 薄膜トランジスタアレイの製造方法
KR20050001252A (ko) 횡전계방식 액정표시장치 및 그 제조방법
JPH05243547A (ja) 薄膜光センサ
JPH1090655A (ja) 表示装置
JP2002141509A (ja) 薄膜トランジスタ及び液晶表示装置
TW200422748A (en) Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus
JP3121005B2 (ja) 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置
JPS6052057A (ja) 絶縁ゲ−ト電界効果型薄膜トランジスタ
JP4019461B2 (ja) カラー表示装置とその製造方法およびカラー液晶装置
JP2668317B2 (ja) アクティブマトリクスパネル
US7112459B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
JPH0212031B2 (ja)
JP2639980B2 (ja) 液晶表示装置
JP3463005B2 (ja) 液晶表示装置およびその製造方法
JPH07142737A (ja) 薄膜トランジスタの製造方法
JPH0262077A (ja) 薄膜トランジスタ
KR19980703742A (ko) 화상 투영 스크린용의 액티브 박막 매트릭스 제조 방법
JPS60124975A (ja) 薄膜トランジスタ
TWI392941B (zh) 液晶顯示器及其製造方法
JPH0220832A (ja) アモルファスシリコン薄膜トランジスタ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370