JPS6050941A - 多層配線部材の製造方法 - Google Patents
多層配線部材の製造方法Info
- Publication number
- JPS6050941A JPS6050941A JP15787183A JP15787183A JPS6050941A JP S6050941 A JPS6050941 A JP S6050941A JP 15787183 A JP15787183 A JP 15787183A JP 15787183 A JP15787183 A JP 15787183A JP S6050941 A JPS6050941 A JP S6050941A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- wiring
- connection hole
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
木発すJは、配線技術、さらには多層配線技術に適用し
て有効な技術に関するものであり、特に、多層配線措造
を備えた半導体祭債回路装口に適用して有効な技術に関
するものである。
て有効な技術に関するものであり、特に、多層配線措造
を備えた半導体祭債回路装口に適用して有効な技術に関
するものである。
本発明者は、多層配線技術、特に、半導体隼積回路装置
の多層配線技術について、以下に述べるような技術を開
発した。すなわち、基板上部に導電層と絶縁層とが交互
に重なり合い複数層をなす多層配線措造において、所定
の絶れ層に等方性エツチングと異方性エツチングとの組
合せによる急1浚な段差が緩和された接続孔を設け、該
接続孔によって下層配線と上層配線との電気的な接続を
施し、上層配線の被着性を向上するというものである。
の多層配線技術について、以下に述べるような技術を開
発した。すなわち、基板上部に導電層と絶縁層とが交互
に重なり合い複数層をなす多層配線措造において、所定
の絶れ層に等方性エツチングと異方性エツチングとの組
合せによる急1浚な段差が緩和された接続孔を設け、該
接続孔によって下層配線と上層配線との電気的な接続を
施し、上層配線の被着性を向上するというものである。
しかしながら、かかる技術において、前記接続孔は、上
層配線の被着性を向上すべく等方性エンチングを使用す
るために、マスク寸法よりも大きな孔寸法上なり、高隼
積化における障害になるという問題点が本発明者によっ
て明らかにされた。
層配線の被着性を向上すべく等方性エンチングを使用す
るために、マスク寸法よりも大きな孔寸法上なり、高隼
積化における障害になるという問題点が本発明者によっ
て明らかにされた。
さらに、前記接続孔は、等方性エツチング、異方性エツ
チングの加工バラツキ、絶ny(x々厚のバラツキ等に
よって、その傾斜角度を均一に制御することが困」[で
あり、上層配だ1の被着性の信頼性、さらには、多層配
線(1・!造をイCつえた半導体集積回路装置の高倍m
性の障害になるという問題点が本発明者に、Uっで明ら
かにさね、た。
チングの加工バラツキ、絶ny(x々厚のバラツキ等に
よって、その傾斜角度を均一に制御することが困」[で
あり、上層配だ1の被着性の信頼性、さらには、多層配
線(1・!造をイCつえた半導体集積回路装置の高倍m
性の障害になるという問題点が本発明者に、Uっで明ら
かにさね、た。
本発明の目的は、a!4性を向上することが可能な多F
LUiLWg月支術を提り(することにイ〕る。
LUiLWg月支術を提り(することにイ〕る。
本ゲこ明の他の目的は、集計i度を向」−することが可
ηピな多層先約技術を提供することにある。
ηピな多層先約技術を提供することにある。
本発明の前記ならびにそのイt1↓の目的と新銭な特徴
U1、本明細層の記述および添付図面によって明らかに
なるであろう。
U1、本明細層の記述および添付図面によって明らかに
なるであろう。
〔発明の概要〕
水門において開示される発明のうち、代表的なものの〔
v:を「j単に説明すれば、下記のとおりである。
v:を「j単に説明すれば、下記のとおりである。
ず疫わち、基板上に形成された第1層目の配線上部に、
逆台形状のレジストを形成し、該レジメトの上面部が露
出するように全面にr2n 膜を形成;7、前記レジス
トを選択的に除去することによって、第2層目の配線の
禎看性が良好な接続孔を形成することができ、第1層目
の配線と第2層目の配線との電気的な接続における信頼
性、さらには、多層配線技術における信頼性を向上する
ことである。また、前記レジストを形成することによっ
て、接続孔寸法の広がりを抑制することができ、多層配
線技術における集粘度を向上することである。
逆台形状のレジストを形成し、該レジメトの上面部が露
出するように全面にr2n 膜を形成;7、前記レジス
トを選択的に除去することによって、第2層目の配線の
禎看性が良好な接続孔を形成することができ、第1層目
の配線と第2層目の配線との電気的な接続における信頼
性、さらには、多層配線技術における信頼性を向上する
ことである。また、前記レジストを形成することによっ
て、接続孔寸法の広がりを抑制することができ、多層配
線技術における集粘度を向上することである。
以下、本発明の措成について、一実施例とともに詳細に
説明する。
説明する。
本実施例は、2層配覆9構造を備えた半導体集積回路装
置について説明する。
置について説明する。
第1図〜第6図は、本発明の一実施例の製造方法を説明
するための各製造工程における半導体集積回路装置の要
部断面図である。
するための各製造工程における半導体集積回路装置の要
部断面図である。
まず、シリコン単結晶からなる半導体基板lに、絶縁ゲ
ート型亀界効果トランジスタ、ノ(イポーラ・トランジ
スタ等の半導体素子(図示していない)を形成する。こ
の後に、前記半尋付素子とそれらを電気的に接続する第
1Jffi日の配線とを電気的に分錐するために、全面
に絶縁ル)2を形成する。このe 緑1iパ\2は、例
えばフォスフオーシリケートガラス(PSG)I!□W
を用い、その層IQを8000〜10000[人〕程度
にすればよい。そして、所定の半導体素子上部の絶jZ
II酋2を選択的に除去して′f:続孔(図示していな
い)を形成した後に、第1層目の配線を形成するために
、絶を5屹2上ftBに第1i目のえ5電層を形成する
1、この導電層は、り1]えばアルミニウム反を用い、
その膜ノー−を1〜2〔μm′3程度にすれはよい。こ
の後に、74:■記:り電Fを選択的にバターニングし
、第1図に示すように、第1斤1目の配置3A、3I3
を形成する。この配+Iコ!3A、311は、例えばそ
の庁、!幌を3〜4〔μm)程度に形成すればよい。
ート型亀界効果トランジスタ、ノ(イポーラ・トランジ
スタ等の半導体素子(図示していない)を形成する。こ
の後に、前記半尋付素子とそれらを電気的に接続する第
1Jffi日の配線とを電気的に分錐するために、全面
に絶縁ル)2を形成する。このe 緑1iパ\2は、例
えばフォスフオーシリケートガラス(PSG)I!□W
を用い、その層IQを8000〜10000[人〕程度
にすればよい。そして、所定の半導体素子上部の絶jZ
II酋2を選択的に除去して′f:続孔(図示していな
い)を形成した後に、第1層目の配線を形成するために
、絶を5屹2上ftBに第1i目のえ5電層を形成する
1、この導電層は、り1]えばアルミニウム反を用い、
その膜ノー−を1〜2〔μm′3程度にすれはよい。こ
の後に、74:■記:り電Fを選択的にバターニングし
、第1図に示すように、第1斤1目の配置3A、3I3
を形成する。この配+Iコ!3A、311は、例えばそ
の庁、!幌を3〜4〔μm)程度に形成すればよい。
第1図に示す工程の後に、配63Aと後の工程によって
形成される第2層目の配?+IIとの電気的な接を分を
する接じ孔を形成するために、全面に例えは05〜1〔
μin′ll程度の膜)!、′、を何するホトレジス)
nsvを形成する。このホトレジスト船は、例えばフ
ェノール系でネガタイプのものを用い、特に、紫外線、
栓紫外に9などの光の吸収率が高いものを用いればよい
。この俵に、前記ホトレジスト厄を選択的にパターニン
グし、第2図に示すように、配線3A上部にその断面が
逆台形状のレジスト4を形成する。このレジスト4は露
光用マスクの当該部分と略同−形状の底面を有する四角
錐台の形状である。このレジスト4の上面部は、その形
成のためのマスクにほぼ忠害に例えば配置3A幅と同一
の寸法に形成できる。さらに、その下第1部は、レジス
トの光吸収率が高く入射光の相当量が上面部で吸収され
るため前記上面部に比べて光の到達する量が低く、パタ
ーニング糸件を適当に制御することによって、前記上面
部に比べて小さい寸法に形成することができる。また、
その制御が容易である。また、第3図に示すように、配
/Q、3Aとレジスト4とが製造プロセスにおけるマス
ク合せズレが生じても、レジスト4の逆台形状、特に、
上面部より小さく下面部の寸法を制御することによって
、接続孔4が下地の絶t−厄2に達し急峻な段差ができ
71(4(することができる8第2図に示す工程の後に
、第1層目の配線3A。
形成される第2層目の配?+IIとの電気的な接を分を
する接じ孔を形成するために、全面に例えは05〜1〔
μin′ll程度の膜)!、′、を何するホトレジス)
nsvを形成する。このホトレジスト船は、例えばフ
ェノール系でネガタイプのものを用い、特に、紫外線、
栓紫外に9などの光の吸収率が高いものを用いればよい
。この俵に、前記ホトレジスト厄を選択的にパターニン
グし、第2図に示すように、配線3A上部にその断面が
逆台形状のレジスト4を形成する。このレジスト4は露
光用マスクの当該部分と略同−形状の底面を有する四角
錐台の形状である。このレジスト4の上面部は、その形
成のためのマスクにほぼ忠害に例えば配置3A幅と同一
の寸法に形成できる。さらに、その下第1部は、レジス
トの光吸収率が高く入射光の相当量が上面部で吸収され
るため前記上面部に比べて光の到達する量が低く、パタ
ーニング糸件を適当に制御することによって、前記上面
部に比べて小さい寸法に形成することができる。また、
その制御が容易である。また、第3図に示すように、配
/Q、3Aとレジスト4とが製造プロセスにおけるマス
ク合せズレが生じても、レジスト4の逆台形状、特に、
上面部より小さく下面部の寸法を制御することによって
、接続孔4が下地の絶t−厄2に達し急峻な段差ができ
71(4(することができる8第2図に示す工程の後に
、第1層目の配線3A。
3Bと後の工程によって形成される第2層目の配線との
電気的な分冊をするために、第4Nに示すように、はぼ
平坦化がなされる絶わ邑5を全面に形成する。この絶i
′スr〜5は、比較的表面の平坦なIl’=\例えば、
ポリイミド°(11月行(PIQ)疋゛き、5OG(5
pin On Qrass)技術にヨル二〇化シIJ
−y y膜+バイアススパッタ法による二酸化シリコン
r、)、低圧のCV D (Chemical Vap
our Deposition)技術による二酸化シリ
コンだI等を用い、その膜厚を2〜4〔μm)程r[に
すればよい。
電気的な分冊をするために、第4Nに示すように、はぼ
平坦化がなされる絶わ邑5を全面に形成する。この絶i
′スr〜5は、比較的表面の平坦なIl’=\例えば、
ポリイミド°(11月行(PIQ)疋゛き、5OG(5
pin On Qrass)技術にヨル二〇化シIJ
−y y膜+バイアススパッタ法による二酸化シリコン
r、)、低圧のCV D (Chemical Vap
our Deposition)技術による二酸化シリ
コンだI等を用い、その膜厚を2〜4〔μm)程r[に
すればよい。
第4図に示す工聯の後に、レジスト4の上面部が凡用す
るように、等方性エツチングによシ絶i号rN5の」二
面部を除去する。この後に、前記レジスト4を除去し、
笛5図に示すように、部門3A上部に接続孔6を形成す
る。この接続孔6は、前記レジスト4の形状に忠実に形
成されるために、後の工程によって形成される第2層目
の配線のゼi着性が向上される。
るように、等方性エツチングによシ絶i号rN5の」二
面部を除去する。この後に、前記レジスト4を除去し、
笛5図に示すように、部門3A上部に接続孔6を形成す
る。この接続孔6は、前記レジスト4の形状に忠実に形
成されるために、後の工程によって形成される第2層目
の配線のゼi着性が向上される。
第5図に示す工程の後に、第6図に示すように、接続孔
6を介して配置!″J3Aと電気的に接続するように、
選択的に第2層目の配07を絶縁膜5上部に形成する。
6を介して配置!″J3Aと電気的に接続するように、
選択的に第2層目の配07を絶縁膜5上部に形成する。
この配線7は、例えばアルミニウム瞑を用い、その膜厚
を1〜2〔μm〕程度に形成すればよい。また、配線7
は、接続孔6における杭着性が向」二され、かつ、絶a
膜5上面部が平坦化されているために、その信頼性をよ
り向上することができる。
を1〜2〔μm〕程度に形成すればよい。また、配線7
は、接続孔6における杭着性が向」二され、かつ、絶a
膜5上面部が平坦化されているために、その信頼性をよ
り向上することができる。
とh−ら一連の製造工程によって、本実施例の半導体県
殺回路装「、は完成する。なお、この後に、保静痕等の
処理を施してもよい。
殺回路装「、は完成する。なお、この後に、保静痕等の
処理を施してもよい。
(1)第1層目の配線と第2層目の配線との間に設けら
れた絶縁膜に、その断面が逆台形状のレジストにより接
続孔を形成することによって、該接続孔が急峻な段差形
状金有さないという作用で、第2層目の配線の被着性が
良好となる。従って、多層配線部材の信頼性を向上する
ことができる。
れた絶縁膜に、その断面が逆台形状のレジストにより接
続孔を形成することによって、該接続孔が急峻な段差形
状金有さないという作用で、第2層目の配線の被着性が
良好となる。従って、多層配線部材の信頼性を向上する
ことができる。
(2)朽31月目0r己に帛と2112月目の月目1)
との間に設けられた絶縁片′1に、その断面が逆台形状
のレジストによυJ9 Q孔を形成することによって、
レジスト上面部はそのパターニング4ニスるためのマス
クとほぼ同一寸法に形成さit、その下面I:(〜はそ
71よりも小さな寸法に形成されるという作用で、前記
接続孔寸法の不要な広がりを防止でき、多層配線部材の
集オ、“ff(’、:を向」ニすることができる。
との間に設けられた絶縁片′1に、その断面が逆台形状
のレジストによυJ9 Q孔を形成することによって、
レジスト上面部はそのパターニング4ニスるためのマス
クとほぼ同一寸法に形成さit、その下面I:(〜はそ
71よりも小さな寸法に形成されるという作用で、前記
接続孔寸法の不要な広がりを防止でき、多層配線部材の
集オ、“ff(’、:を向」ニすることができる。
以上、本発明者によってなされた発明を実用例にもとづ
き兵体的に説明しブこが、本発明は前n;2実施例にr
l1定されるものでわ1.右二り、その2?旨を/テ・
4脱しない厄囲においてrl”N k液口可能であるこ
と(・よいう貫でもない。例えば、前記実雄(”I l
”−1第1層目の配線と#> 2Ej目の配線との電気
的な拌t、;Hについて説明したが、半導体赤子とTl
r目の配線との電気的な升、′:廊であってもよい。寸
た、前記実施例は、2層配置?’:! <3造をイタ;
!えた半導体集積回路装V7について説明したが、3L
ゴ配憩ζγ造もしくはそれ以上の多J7;配置’j!
’!、’)造をイづ5えた半心体非f°1回FIt■°
亡であってもよい。
き兵体的に説明しブこが、本発明は前n;2実施例にr
l1定されるものでわ1.右二り、その2?旨を/テ・
4脱しない厄囲においてrl”N k液口可能であるこ
と(・よいう貫でもない。例えば、前記実雄(”I l
”−1第1層目の配線と#> 2Ej目の配線との電気
的な拌t、;Hについて説明したが、半導体赤子とTl
r目の配線との電気的な升、′:廊であってもよい。寸
た、前記実施例は、2層配置?’:! <3造をイタ;
!えた半導体集積回路装V7について説明したが、3L
ゴ配憩ζγ造もしくはそれ以上の多J7;配置’j!
’!、’)造をイづ5えた半心体非f°1回FIt■°
亡であってもよい。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野である半導体集積回路装
置の多層配線技術に適用した場合につン・て説qりした
が、それに限定されるものではなく、例えば、配線基板
における多層配録技術などに適用できる。
明をその背景となった利用分野である半導体集積回路装
置の多層配線技術に適用した場合につン・て説qりした
が、それに限定されるものではなく、例えば、配線基板
における多層配録技術などに適用できる。
第1図〜第6図は、本発明の一実施例の製造方法を説明
するための各製造工程における半導体隼積回路装「Lの
要部断面図である。 図中、1・・半導体基板、2,5・絶縁膜、3A。 313・・配置(第1層目)、4・レジスト、6・接続
孔、7・・・配線(第2層目)である。 代理人 弁理士 高 嬌 明 夫 第 1 図 第 2 1 第 3 図 Δ 第 4 図 第 5 図 第 6 図
するための各製造工程における半導体隼積回路装「Lの
要部断面図である。 図中、1・・半導体基板、2,5・絶縁膜、3A。 313・・配置(第1層目)、4・レジスト、6・接続
孔、7・・・配線(第2層目)である。 代理人 弁理士 高 嬌 明 夫 第 1 図 第 2 1 第 3 図 Δ 第 4 図 第 5 図 第 6 図
Claims (1)
- 【特許請求の範囲】 1、基板上に第1層目の第1配線を形成する工程と、該
第1配置上11Sに逆台形状のレジストを選択的に形成
する工程と、該レジストの上面部が露出するように全面
に泊緑欣を形成する工程と、前記レジストを選択的に除
去して接続孔を形成する工程と、該接続孔を介して第1
配舶と電気的に接続するように、前記絶縁股上部にm
2 F!1目の第2配線を形成する工程とを備えたこと
を特徴とする多層配線部材の製造方法。 2、前記第2配線を形成する工程の後に、該第2配線上
部に逆台形状のレジストを選択的に形成し、前記と同様
な工程によって、第3層目の第3配線を形成することを
特徴とする特許請求の範囲第1項記載の多層配線部材の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15787183A JPS6050941A (ja) | 1983-08-31 | 1983-08-31 | 多層配線部材の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15787183A JPS6050941A (ja) | 1983-08-31 | 1983-08-31 | 多層配線部材の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6050941A true JPS6050941A (ja) | 1985-03-22 |
Family
ID=15659223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15787183A Pending JPS6050941A (ja) | 1983-08-31 | 1983-08-31 | 多層配線部材の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6050941A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01157827U (ja) * | 1988-04-21 | 1989-10-31 |
-
1983
- 1983-08-31 JP JP15787183A patent/JPS6050941A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01157827U (ja) * | 1988-04-21 | 1989-10-31 | ||
JPH0514979Y2 (ja) * | 1988-04-21 | 1993-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62219923A (ja) | 半導体装置の製造方法 | |
JPS6050941A (ja) | 多層配線部材の製造方法 | |
JPS59188143A (ja) | 多層配線部材およびその製造方法 | |
JPS5833854A (ja) | 半導体装置の製造方法 | |
JPS54158884A (en) | Manufacture of semiconductor device | |
JPS5543847A (en) | Forming method of multilayer interconnection | |
JPH0612789B2 (ja) | 半導体装置 | |
JP2770390B2 (ja) | 半導体装置 | |
JPS6180836A (ja) | 多層配線を有する半導体装置 | |
JPS61107746A (ja) | 半導体装置の製造方法 | |
JPH0927491A (ja) | 半導体装置 | |
JPS61150237A (ja) | 多層配線を有する電子装置 | |
JPS62154758A (ja) | 半導体装置とその製造法 | |
JPH03293728A (ja) | 半導体装置 | |
JPH0438157B2 (ja) | ||
KR920001913B1 (ko) | 패턴층을 이용한 반도체 제조방법 | |
JPS6134956A (ja) | 配線層の形成方法 | |
JPS6329549A (ja) | 多層配線構造 | |
JPH079933B2 (ja) | 半導体装置の製造方法 | |
JPS63207153A (ja) | 半導体装置の製造方法 | |
JPH03263836A (ja) | 半導体装置の電極配線形成方法 | |
JPH0622233B2 (ja) | 多層配線の形成方法 | |
JPS6148940A (ja) | 半導体装置の電極形成方法 | |
JPH01241846A (ja) | バンプ電極の形成方法 | |
JPS61150234A (ja) | 電子装置 |