JPS60501186A - ２進デジタルプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ２進デジタルプロセツサ 本発明は、複素形式ｘ＋ｊｙで表わすことのできるベクトルならびにその他の変 数に数学的演算をほどこすデジタル処理回路と、およびそのような回路を利用す る信号処理装置に関するものである。

ｘ＋ｊｙ形式のベクトルを処理する際、それをｘｙ面で角度ψだけ回転させるこ とが必要でちった勺、あるいはそうすると都合の良い場合が多いが、この操作は 下記変換式で行なうことができる。

ｘ　＋　Ｊ　ｙ−＋（ｚ　（（）ｇψ−ｙｓｉｎψ）＋ｊＯｒｃｏｓψ＋ｘｓｉ ｎψ）　・（１）すなわち、ｓｉｎφおよびＣＯ３ψとの乗算を行なう。項を計 算する際、ｃｏｓψおよびｓｉｎψの計算を正確に行なうと、メモリの点で時間 がかかシ、不経済である。

本発明の目的は、複素変数を含む計算を迅・速かつ正確に行なうことのできるデ ジタル処理回路を提供することである。

下記の式を考えてみる。

ｓ　ｉｎ２ψ＝２（１ａ）−２−２ａ−２（１”）　（ａ＞＞１）　トナル。

一方、５ｉｎ２ψ＝２−２ｒｎテアル。

故に　５ｉｎａ＞　２ｍ＋１　（ａ＞＞１　）　となる。

従って、上記変換式（１）で関数ｃｏｓψおよびｓｉｎψが関数ＣＨおよびＳ（ ホ）で置換された場合、となりｓｍは下記のように選択される。すなわち、よっ て、角度ψだけｘ＋ｊｙの回転が達成される。ｘ＋ｊｙＯ値は、ｍについてａの 近似値だけわずかに増大する。

従って、 （ｃｏｓ２ψ＋５ｉｎ２ψ）２＝（（１−２−（２ｍ＋１　））２−（２，）２ 〕２＝１＋２　（４ｍ＋５） となる。単位エラーｋ（ホ）を、 神←２−　（４ｍ＋３）　−＝　（５）と与えると、下記変換式 ％式％（６） は、以下の変換式と全く等しくなる。すなわち、ｘ＋　ｊ　Ｙ−）（１＋ｋ　（ ｎ））　ｌ　（ｘ　ｃｏｓψ（ｍ）−ｙ（ｓｉｎψ（ホ））＋ｊ（ｙｃｏｓψｔ ｇ４＋ｘ　ｓｉｎψＭ）　ｌ　−（７）但し、ψに）は式（４）で定まる。

所望の角度ψを与えるため適当なパラメータｍを選択したので、　Ｘ、Ｃ（ホ） およびｙ、ｓＭは、単に、２進シフトレジスタでＸおよびｙを２ｍ＋１　ならび にｍの桁だけ右へ夫々シフトすることによシ、更にＸ、ｃ（ｒｒ］）の場合Ｘを 加算することにより、数値をめることができる。従って。

浄書（内容に変更なし）３ 変換式（６）は、乗算を一切必要としないので、加算器、シフトレジスタ、およ びψの種々の値に対応する一組の記憶されたｍの値を用いて２進デジタル回路装 置で達成することができる。ｍの積分値に厳密に対応゛しない角度ψだけの回転 は１０１１０２・・・ＯＮ　による連続的な回転によって達成することができる 。但し、　Σψ。＝ψとなり、ｎ＝１ ψ１・ψ２・・・ψＮの各々はｍの積分値に厳密に対応する。

故に、本発明によれば、ｓｉｎψおよびｃｏｓφとの乗算結果に対する各近似値 によって二つの独立の入力変数Ｘおよびｙを表わすベクトルをｘｙ面で角度ψだ け回転させる２進デジタルプロセツサは、加算手段と、および前記変数に２進シ フト制御を行ない関数Ｓ（ホ）またはＣ（ハ）によって前記変数の乗算を達成す る手段とを備え、よって夫々ｓｉｎψまたはｃｏｓψとの乗算に近似させるよう にしている。但し、その場合、Ｓに）＝２−ｍｌおよび　Ｃ（ホ）＝−里　と々 るように １　２　（２ｒｒ＋＋　１　）　となり、ｍはｔａｎψ−ｃ６ｎ）選択されてい る。

本発明によるプロセッサは、積分回路中に具合い良く組み込むことができると共 に、一つ以上のｍの値（ｍは整数）を与え、いずれもの所望の回転角度が達成さ れうる手段（記憶装置に記憶されるルック・アップ・テーブルのような）を備え ることができる。一般的に、このことは、複数の小さな回転についての加減算を 伴い、それぞれの回転はｍのある値または他の値に正確に対応する。なお、必要 な回転数は、所要の全回転の所望精度によって決まる。

本発明によるプロセッサは、セレクタおよび付加加算器を組み込み、ベクトルを 加算、減算、回転および乗算させることができる。

さて、本発明の特定の実施例を添付の図面第１図から第８図を参照しながら例を もって説明する。

第１図は本発明による簡単なベクトル回転累算器を示す図であシ、第２図はｍの 関数としての回転角度および対応する大きさのエラーに＃４を示す表であ夛、第 ５図は周波数分析器（アナライザ）への使用に適したよシ融通性のあるデジタル プロセッサを示す図であシ、第４図は第５図のプロセッサを操作するマイクロプ ログラムを示しておシ、第５図は離散７−リエ変換（Ｄ、Ｆ、Ｔ、）　の数値を める装置を示してお）、第６図は第５図の装置を操作する高レベルプログラムで あシ、第７図は複素り、Ｆ、Ｔ、の数値をめる装置を示しておシ、第８図は第７ 図の装置を操作する高レベルプログラムである。

第１図に図示の簡単なプロセッサは、ベクトルｘ＋ｊｙの実数成分を処理する上 半分と、ｘ＋ｊｙの虚数部を記憶する全く類似した下半分とから構成されてお’ ）ｓｃｊが含まれている）Ｘおよびｙの瞬時値は２進レジスタ１および２に夫々 記憶される。り７ト装置３と４，５と６は。

レジスタ１および２と夫々関連しており、ｍの入力値に従って、ｍの桁（シフト 装置４と６）、または（２ｍ＋１）の桁（７７ト装置３と５）のいずれかによっ てＸおよびｙの２進表示をシフトする。ベクトルａ＋ｊｂ形式の入力データは前 記レジスタに記憶されたベクトルｘ＋ｊｙに加算され、後者のベクトルは、レジ スタがクロックされる度に式（４）に従って角度ψに）だけ回転される。その結 果生ずるｘ＋ｊｙの新規の値は夫々レジスターおよび２に連続的に記憶される。

本発明によるプロセッサの動作は下記の通シである。

レジスターがクロックされると、Ｘの記憶値は加算器７の正入力に与えられ、（ ２ｍ＋１）桁だけ右へシフトされたＸの記憶値（すなわち、ｘ、　２−　（２ｍ ＋　１　））は加算器７の負入力に与えられる。その結果の出力ｘ、（１−２− （２ｍ−Ｎ））（ｘ、ｃ＠に等しい）は、加算器９の出力に加算され、プロセッ サの出力に送られ、レジスターでＸの新規の値として記憶される。加算器９の出 力はａ、　、　２−ｍ　（すなわちｈａ−ｙ、ｓＨ）　であシ、よって、本発明 によるプロセッサから出力され、かつレジスターに記憶されるＸの新規の値は、 ｘ、ｃ（ホ）−ｙ、ｓ■＋ａ となる。

前記プロセッサのもう一方の片側の動作も全く類似しでいるので、プロセッサか ら出力され、かつレジスタ２に記憶されるｙの新規の値は、 ｙ、ｃ■＋ｘ、ｓｌｉ＋ｂ となる。

従って、プロセッサがクロックされる度毎［ａ、ｂおよびｍを入力し、記憶され たベクトルｘ＋ｊｙは下記ベクトルに変換される。すなわち、 （ｘ、ｃｌｒ）−ｙ、ｓＭ＋ａ）＋ｊ　（ｙ、ｃ（ｎｌ）ｘ、５（ｔｒ）＋ｂ） 両式（７）から、この変換式はｓ　ｘ＋ｊｙの角度ψの回転と、ｘ＋ｊｙの１＋ ｋに）との乗算（但し、ｋ−は式（５）によって与見られている。）と、および ａ＋ｊｂの回転されたベクトルへの加算とに対応することが判る。セレクタを第 １図の加算器と直列、で挿入し、ａ＋ｊｂのｘ＋ｊｙへの簡単な加算、またはｘ ＋ｊｙの簡単な回転を行なわせることができるのが判る。第２図は、ψ（回転角 度）から１４°までの値に対応するｍおよびｋＨの値を示している。ｋ！ｌｆＩ はｍの小さな値でも急速に無視しうるものとなることが判る。

所望の全回転を達成するように連続するｍの値を選択して第１図のプロセッサに 与える適切なプログラムは、先行技術の当業者が容易に改良することのできるも のであり、かつ必要ならばＦ　ＲＯＭ　（プログラム可能なｌＲＯＭ　）に記憶 することもできる。ψ（ホ）およびｋｆＦｒ４　双方の合計値は各φの数および ｋの数の夫々の総計に等しい。に）はｍの各増分で二分されるので、はんのわず かな連続するｍの値を用いることによって正確な回転を達成することができる。

９０度、１８０度および２７０度の回転は、レジスタ間の符号付けされたデータ 転送によって正確に達成することができるのが判る。０度回転は、簡単な加算や 複合回転シーケンスを一定の長さに引き伸ばすのに使　゛用することができる。

係数Ｓ（ホ）の符号を変更することによって逆回転を達成し、負のデータのみに 符号変化を用いる（それによってｘ＋ｊｙをＩｘｌ　＋　ｊ　Ｉｙｌと置換する ）ことによって第１の象限への回転を達成することができる。

記憶されたベクトルの値は、正から負へのｙの符号変化を置数し、かつそれ以上 の回転を禁止し、前記ベクトルがわずかなステップで実数軸へと回転させる手段 を設けることによって、決定することができる。次いで、Ｘの値は、ベクトルの 値と等しくなる。ベクトルの偏角は、ベクトルを５Ｘ軸にもってくるのに必要な 回転を加算することによって判る。

利得制御は、ベクトルを回転させる前に制御された回数だけ入力ａ＋ｊｂの適当 な分数を加算および／あるいは減算する（２進シフトによって達成される）こと によって達成することができるが、この機能は、例えば、フーリエ変換周波数分 析における「ウィンドー化」入力波形サンプルに有用である。

上記の付加的機能は、第１図のプロセッサに簡単な変更（一般に加算器の入力経 路にセレクタを挿入する）を加えることによって達成される。これらの機能のい くつかが第６図のより精巧なプロセッサに組み込まれているが、先行技術の当業 者には周知のものであり、よって夫々の詳細は説明しない。

第６図では、第１図の装置と類似するが、より融通性のおるプロセッサが図示さ れている。第６図のプロセッサの動作を第４図で表に示した演算プログラムを参 照しながら説明する。前記プロセッサは、「２は補完２進数」形式を使用してお り、ＸおよびＹレジスタ１および２に記憶された最上位ピッ）ＸｍおよびＹｍは 一２Ｌ　を表わす。但し、Ｌは次に最上位のビット値である。従って、各レジス タは、正の数に対しては零の値を、負の数に対しては１の値を有するＸｍおよび Ｙｍの包括的±（２Ｌ−１）間の値を有する２進数を記憶することができる。通 常ＸおよびＹのレジスタ、加算器、シフト装置、ならびにセレクタ（およびそれ らの間のデータバス）は過度痔複−一なく、２４ビツト容量を有することができ る。

第３図のプロセッサは制御部６９によって制御されるが、前記制御部は、次いで 入力ＸｍおよびＹｍ　（夫々ＸならびにＹレジスタ１および２からの最上位（符 号）ビット）と、第４（ａ）図に記載されたプログラムのＦ２．　Ｆｌ、　ＦＯ に対応する３ビツトの２進コードＦと、および前記グログラムに記載された１ビ ット符号コードＳとによって制御される。Ｓ＝Ｑによって真入力データ、すなわ ち正（反時計回りの）回転が得られる。Ｓ＝１によって否定入力データ、すなわ ち時計回りの回転が得られる。制御部６９は、入力Ｘｍ、Ｙｍ、Ｆ　およびＳに 応答して１ビツトの出力コードａ＊ｂｒ　Ｃ＋　Ｌ　ｅｒ　Ｌ　ｇ＋　ｂｒ　Ｊ ｒ　ｋ　を発生し、第３図の３から５４に示した種々の加算器およびシフト装置 にそれらを送る。プロセッサのこの部分の上半分および下半分によって、実数入 力データ（入力Ａからの）ならびに虚数入力データ（入力Ｂからの）とが全く同 様の態様で処理されるのが判る。従って、各制御コードａ＊　ｂｒ　ｅｒ　Ｌ　 Ｊｒ　ｋ　は前述の如く二つの同一構成要素に送られ、従ってコードａは構成要 素１９および２２を、そしてコードｂは構成要素２０および２３を、というよう に制御する。しかしながら、Ｘ０Ｒ（排他的ＯＲ）ゲート２７から３０は、夫々 コードｇ、　ｃ、　ｈおよびｄによって独立して制御される。別の「停止」出力 Ｈがカウンタ４２に送られ、前記カウンタによってベクトルｘ＋ｊｙのわずかな （既知の）回転がカウントされる。−Ｘ軸に対してｘ＋ｊｙの時計回シの回転に 対応して出力Ｈが符号ビットＹｍによって発生され、Ｙｍが“０″から１″′に 変わると上記出力Ｈは値“１“　となる。Ｈが１に変わると、カウンタ４２は停 止され、従ってベクトルｘ＋ｊｙをＸ軸へ持ってくるのに必要な既知のわずかな 回転数（通常、１度）を置数するが、前記回転数はベクトルの偏角に対応する。

別の制御信号が前記プロセッサの構成要素のいくつか、または全てに直接送られ るが、別の制御信号とは、すなわち、クロック信号、４ビツトコードのｍの値（ シフトレジスタ３．４．５および６のみへ送られる）、出力レジスタ５７．５８ ならびに４０を更新する（Ｔ＝１）、またはそれらを不変にしてお（（Ｔ−０） のいずれかを行なう１ビツト転送コードＴ（セレクタ３５．５６および４１へ送 られる）、入力０．１．２または３のうちの一つを選択するセレクタ４３へ送ら れる２ビツト出力作動コード０、および共通出力バッ７ア４４へ送られる１ビツ ト出力作動コードＨのことである。転送コードＴおよび出力作動コードＯの状態 は第４（ｂ）図および第４（ｃ）図で表にされており、第６図および第７図のよ り高レベルのプログラムに見られる２文字または３文字によって明示されている 。コード几り、　ＩＭ、　ＮＩＭおよびＡＲＧはセレクタ４３の入力０．２．１ および３に夫々対応する。

入力ｍ、　Ｆ、　Ｓ、　Ｔ、　０およびＥは、適切な書込み命令、および、ソー スならびに行き先きアドレス（図示せず）と共に、適切にＲＯＭ　に記憶された 高レベルプログラム（第６図参照）によって生成される。

第４（ａ）図では、制御部３９への入力、ならびに制御部３９によって発せられ る対応出力についてプロセッサが入力データＡ＋ｊＢにほどこすことのできる８ つの演算（プログラムコードＮＯＰ、ＬＳＩ、ＡＳＩ、几ＯＴ、ＲＡＣ。

ＲＦＱ、Ｒ，ＱＣおよびＣＡ几の）が示されている。回転を含むそれらの演算は 、更に、式（４）に従って回転の角度ψ（ホ）を決定する変数ｍによって制御さ れるのが判る。

第４（ａ）図に表で示した演算を説明する前に、第３図に図示の本発明によるプ ロセッサの制御を実行するハードウェアについて簡単に説明する。構成要素２５ および２６はＮＡＮＤゲートである。構成要素２７．２８．２９　および５０は ＸＯ几　ゲートである。構成要素３１，３２．３３および５゛４は、セレクタで あり、前記セレクタによって、そ、１１ れらの２進制御コードｊまたはｅの値に従って入力１または０が選択される。構 成要素１９．２０．２１．２２．２５゜２４はＡＮＤゲートであシ、よってそれ らの２進制御コードが高レベル（ａ、　ｂ、　ｆ　＝＝　ｉ　）の時加算器とし て作動する。構成要素１３，１４，１５，１６，１７．１８は簡単な加算器であ シ、構成要素１．２．５．４．５および６は、第１図で対応的に示した構成要素 と同じものである。

第４（ａ）図の表に記載された第１の演算は、入力データに関係なく単に記憶さ れているｘ＋ｊｙを不変にしておくＮＯＰ　（演算なし）である。これは、Ｘお よびｙレジスタの内容をそれらの入力に送り戻すことによって達成される。従っ て、記憶されたＸデータ用の経路は、ｋ−０（阻止ゲート２５を阻止）％Ｊ＝Ｏ （セレクタ５１の入力θの選択）、ｇ＝０（ゲート２７の開放）、およびｆ＝１ （ゲ−）２１の開放）とすることによってセレクタ３１、ＸＯＲゲート２７、Ａ ＮＤゲート２１、および加算器１４ならびに１５を介して形成される。ｎ＝０を 設定することによって同様の経路が、ｙレジスタに対して形成される。加算器１ ４におけるＸおよびｙへのＡおよびＢの加算はａ　＝　０を設定することによっ て防止される。これらの値は、第４（ａ）図の表の第１行に示されている。出力 ｃ、ｄおよびｅは明示されていない。何らの演算も実行されないので、入力Ｓ、 Ｘｍ、ＹｍおよびＨは殆んど影響を与えない。そのような“無視しうる“入力は Ｘｍによって示されている。演算ＬＳＩ　が二つの場合について行なわれ、符号 ピッ）　Ｓ＝０の場合はＳに）（’Ａ＋ｊＢ）、またはＳ＝１の場合は一５Ｈ（ Ａ＋ｊＢ）　のいずれかとＸ＋ｊｙを置換する。

同様に、演算Ａ８Ｈによって下記変換が達成される。

すなわち、５＝０（ｃ＝０およびｄ＝０にして）が、または５＝１（ｃ＝１およ びｄ＝１にして）かによって、ｘ＋ｊ　ｙ−＋ｘ＋ｊ　ｙ±Ｓ（ホ）（Ａ十ｊＢ ）となる。

演算几ＯＴ　によって下記回転（いずれかの方向の）が達成される。すなわち、 Ｓ−０か、またはＳ−１かによって、 ｘ＋ｊ　ｙ−＋ｘ、ｃｌｒ４王ｙ、５６１１−）−ｊ　（ｙ、ｃ（ｒｒ＄：ｔｘ 、ｃｌｉ）となる。

演算Ｒ，ＡＣは、回転と加算の組合せで行なう。すなわち、再びＳ＝Ｏか、また はＳ＝１かによって、”Ｊ　’Ｉ”（ｘ　、　ＣＨＴ　ｙ　、−壮Ａ）＋ｊ（ｙ 、ｃ（ｒｒｌ±ｘ　、　５ｉｒｌ＋Ｂとなる。

演算ＲＦＱ　は、ＸｍおよびＹｍの状態に従って（すなわち、Ｘ＋ＪＴのある象 限に従って）、四つの異なる場合に行なわれる。このことによって、Ｘ、ｙの符 号はそれぞれ負の場合にのみ変更され、従って新規のＸおよびｙは常に正となる 。

演算ＲＯＣは、Ｈ−１の場合、Ｘ＋ＪＹを不変にしておき、ｎ＝０の場合ｓＸ＋ ＪＹをψ（ホ）だけ回転する。すなわち、ｎ＝ｏの場合、 ｘ＋　ｊ　ｙ−＋（ｘ　、　ｃ（ｏ）王ｙ　、　５（ｉ）月（ｙ　、　ｃ（ｎ） ｆ　ｘ　、　５ｌｉ）となシ、回転の方向はＳの値によって決まる。ψを小さく するよりなｍが選択された場合ｓＸ＋ＪＹの偏角は既述の如く、カウンタ４２で ψの数を加算することによって見つけられる。

演算ＣＡＲはＳの値によって±９０″だけｘ＋ｊｙ　を回転する。

第５図では、第３図に関して上述されたプロセッサＰがり、Ｆ、Ｔ、によって入 力波形の周波数成分の数値をめる装置に組み込まれて示されている。波形サンプ ルは、記憶装置Ｍ１にデジタル的に記憶され、プロセッサＰの実数入力に送られ （虚数入力は未使用のまま、またはどれか他の機能に使用したままで）、処理さ れて記憶装置Ｍ２へと出力されるが、前記記憶装置Ｍ２は部分されておシ、出力 ベクトルｘ十ｊｙの実数ならびに虚数部分をそれぞれ記憶する。前記装置は、制 御／シーケンサＣによって制御され、前記制御／シーケンサには第６図で表にし たプログラムが与えられる。第６図のプログラムは、第４図に示した演算につい て書き表わしたものであシ、プロセッサＰからの出力データを必要なソースおよ び行き先きアドレス８ＡおよびＤＡと共に記憶装置Ｍ２内に入力するＷ几（実数 書き込み）およびＷＩ　（虚数書き込み）命令も含んでいる。

Ｎポイント（基数Ｎ）の離散７−リエ変換に対する一般式は下記の通シである。

すなわち、 浄書（内容に変更なし）１４ Ｘｎはｎ番目の（複素）波形サンプルの値であり、かっＸｋ　はに番目の周波数 成分の大きさである。Ｔ、Ｅ、力−チスおよび、Ｔ、　Ｅ、ウィッｌンデンによ って、１．Ｅ、Ｅ、論文第１３０巻Ｆ編第５番の４２４頁ならびに４２５頁（１ ９８３年８月発行）において、上式（８）が下記の如く書き改められることが証 明されている。すなわち、式ｋｋ“（ｍｏｄ　Ｎ　）　＝Ｑによって定められる ような整数ならばいずれの整数でもよい。上記論文（４２３頁で始まる）は、こ こでは参照用に組み入れられたものである。ｗＱの１つの値（式（９）のベクト ル回転に対応する）を選択し、前記値を全周波数成分ｋ　（ｋ’＝　０を除く） に用いることができることに注意されたい。なお、異なるｋの値によって、異な る入力データシーケンスを用いる。従って、式（９）は、ｋの俗信に対して異な る回転を必要とする式（８）よりも容易に数値をめることができる。

第６図のプログラムによって、５ポイントＤ、Ｆ、Ｔ、　（Ｎ−５，１（＝ｉ、 　２．３．４）に対する式（９）の数値がめられるが、このことは下記マトリッ クス積の数値をめることと同じである。すなわち、 上記Ｘｎのマトリックスは全体でＷｎｋｒｍｏｄ　５）の数を表わす。

Ｘ０項（直流信号成分を表わす）は除外される。

大側から、 Ｘｌ　＝ｘｑＷＯ＋ｘ　ＩＷ１＋ｘ２Ｗ２＋ｘ、Ｗ３＋ｘ４Ｗ’＝（（（Ｘ４Ｗ ’＋ｘ３）’Ｗ’＋ｘ２）Ｗ’＋ｘ１）Ｗ’＋ｘ（１−（Ｌ２オヨ（ｊ　Ｘ２＝ ＸＯＷＯ＝Ｘ３Ｗ’＝Ｘ１’Ｗ２＋Ｘ４Ｗ３＋Ｘ２Ｗ’＝（（（ｘ２Ｗ１＋ｘ４ 　）Ｗ１＋ｘ　１　）　Ｗ’　＋ｘ　５　）、Ｗ’　＋　Ｘｇ　−ａｌので、そ れぞれ連続するｗｆｌは　ｓ　諷７２°だけ回転される。このことは、第６図で 、９０’の回転を１回、次いで夫々的１４１１（ｍ　＝　２　）および４°（ｍ ＝４）の逆回転を２回、行なうことによって達成される。式（６）は、前記プ１ グラム（Ｘ４＋　Ｘ５ｒ　Ｘ２＋　Ｘ　１およびＸＯに夫々対応するソースアド レス４．３．２．１　および０）のステップ１から１３で数値がめられ、Ｘｌ　 はステップ１５および１６で出力される。式αυにおけるＸｎのマトリックスの 共役対称によ’）ｓＸ４　が直ちにＸｌ　から導出され、前記プログラムのステ ップ１７および１８で出力することができる・Ｉ２は、前記プログラムのステッ プ１４から２６で計算され、ステップ２８および２９で出力され、かっＩ３をス テップ５０および５１で出力させ、かっＸｏは、前記プログラムのステップ２７ から３１で計算され、ステップ３３および３４で出力される。従って、−組の複 素調和級数Ｘ１からＩ５が記憶装置Ｍ２から出力される。従って、第６図に示し た如くプログラムされた第５図の装置は、はばそのままで入力波形に関する周波 数分析に使用することができる。通常、５ポイント以上を有するり、Ｆ、Ｔ、が 実際に使用されているものと理解されたい。

第６図に示したステップのプログラムは、比例的によシ多くのステップを有する が、大なるポイントの素数を有するり、Ｆ、Ｔ、に対して容易に導出することが できる。

更に、第３図のプロセッサは、通常、式（９）の特定の素基数り、Ｆ、Ｔ、形式 だけでな（、Ｄ、Ｆ、Ｔ、の数の計算に利用できることが判る。従って、式（８ ）の一般的なり、Ｆ−Ｔ・　は下記の如く回帰的に書き表わすことができる。す なわち、ｘ）、、＝ｒ、、、ｒｘＮ＝　、ｖ１６＋ｘＮ、、）　、ｖ４＋　、、 、　ｘｌ　＞　、ＷＦｒ＋ｘｇ・・・（Ｉ４） 更に、上式は、反復複合回転Ｗｈとは逆の順序でデータテンプルを加算すること によって第５図のプロセッサで計算することができる。しかしながら、素基数り 、Ｆ、Ｔ。

式（９）はより効率的に計算可能であり、しかも特に式（９）のような複数の（ 特に２つの）素基数り、Ｆ、Ｔ、の数に分解されたり、Ｆ、Ｔ、は本発明による プロセッサによって非常に効率的に計算することができる。

上述のカーテイスおよびクイツケンデンによる論文の４２４頁には、基数Ｎ１Ｎ ２　Ｄ、ｌｌｉ’、Ｔ、が、Ｎ１基数Ｎ２　Ｄ。

Ｆ、Ｔ、を行なうことによシ、およびＮ１ならびにＮ２　が比較的に素でらる（ すなわち、最も高い公約数＝１）場合には、得られた数値にＮ２基数ＮＩ　Ｄ、 Ｆ、Ｔ、を行なうことにより、効率的にめられることが証明されている。

この条件は、もちろん、Ｎ１およびＮ２のいずれもがそれ自身素数の場合に満た され、従って、第７図では、第５図のプロセッサの複素出力ＸｏからＩ４を処理 し、式（９）で示された型式の５つの基数５Ｄ、Ｆ、Ｔ、Ω数を連続的に計算す る装置が示されている。従って、第７図の装置は、分離された入力記憶装置Ｍ３ に送られる複素入力データを処理することを除けば第５図の装置とほとんど同様 である。入力データは、第３図に図示の型式によるプロセッサＰの実数および虚 数入力に送られ、結果の出力は出力データ記憶装置Ｍ４に送られ、そこで数値が 抽出され、−組の１５の周波数成分として出力される。本発明による装置は、次 いで第８図のプログラムによって制御される制御／シーケンサＣによって制御さ れる。このプログラムは、−１ｓｚｆ（約）の回転が用いられることを除けば、 第６図のプログラムに同様である。三つの計算された出力値が線２０．３８およ び４８で夫々出力される。

図面の簡単な説明 浄書（内容に変更なし） ＦＩＧ、５ ＦＩＧ、７ 手　続　補　正　書（方式） ％式％ １　事件の表示 ＰＣＴ’／ＧＢ　８４１０００２５ ２　発明の名称 ２進デジタルプロセツサ ３　補正をする者 事件との関係　特許出願人 名称　ジ−イージー　アビニョニクス　リミテッド（発送日　昭和６０年　２月 　５日） ６、補正の対象 ７　補正の内容 別紙のとおり 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １、ｓｉｎψおよびｃｏｓψとの乗算に近似させるだめの各近似値によって二つ の独立の変数Ｘおよびｙを表わすベクトルをｘｙ面で角度ψだけ回転させる２進 デジタルプロセツサでおって、前記装置は加算手段（７−１２）と、および前記 変数の２進シフト制御を行ない関数Ｓ（ホ）またはＣＩＴ＋）によって前記変数 の乗算を達成する手段（３−６）とを備え、よって夫々ｓｊｎψまだはｃｏｓψ との乗算に近似さ択されている）していることを特徴とする前記２進デジタルプ ロセツサ。 ２、特許請求の範囲第１項記載の装置において、前記装置は実数（Ｘ）または虚 数（ｊｙ）成分の値を記憶するレジスタ（１，２）と、前記値を関数８６′＋１ ）と乗算する前記レジスタに結合された第１の２進シフト装置（４１６）と、お よび一方の入力が前記レジスタの出力に結合され、かつもう一方の入力が第２の ２進シフト装置（３，５）を介して前記レジスタの出力に結合された正および負 の前記入力を有し、前記値はカロ算器（７，１２）の出力の関数Ｃ（ホ）と乗算 され、前記加算器（７，１２）の出力は初めのベクトルｘ＋ｊｙの回転された変 更例の新規のＸおよびｊｙｙ部分生ずるように第１の補完２進シフト装置（６， ４）の出力へ加算されだシ、または前記第１の補完２進シフト装置の出力から減 算されたりする前記加算器（７，１２）とを夫々備え、上記ベクトルの前記実数 （Ｘ）および虚数（ｊｙ）成分を夫々処理するよう構成された同様のＸおよびｙ 部分から構成されていることを特徴とする前記２進デジタルプロセツサ。 五　特許請求の範囲第２項記載の装置において、前記装置は前記の新規Ｘおよび ｊｙｙ部分前記レジスタ（１，２）の各入力に送る手段（８，１１）と、更に前 記各レジスタの入力に接続されて前記の新規ｘ＋ｊｙ成分から独立の入力室＃（ ａ＋ｊｂ）　を加算または、減算する別の加算手段（９，１０）とから更に構成 されていることを特徴とする前記２進デジタルプロセツサ。　□ 表　特許請求の範囲第３項記載の装置において、前記装置は前記入力変数（Ａ＋ ｊＢ）のベクトル回転、および加算または減算を制御する制御されたゲート手段 （１９−５５）から更に構成されていることを特徴とする前記２進デジタルプロ セツサ。 ５、特許請求の範囲第４項記載の装置において、前記装置は前記ゲート手段（１ ９−５５）　を制御する記憶された演算グｏｙラム（第４図（ａ）参照）から更 に構成されてい−ることを特徴とする前記２進デジタルプロセツサ。 ＆　特許請求の範囲第４項または第５項記載の装置において、前記装置はそのＸ ｌおよび／らるいはｊｙｙ部分符号に従って前記レジスタに記憶されたベクトル を条件付きで回転するよう構成されているととを特徴とする前記２進デジタルプ ロセツサ。 ２、特許請求の範囲第３項から第６項のいずれかに記載の装置において、前記装 置は記憶されたベクトルの回転角度（弼を測定するよう構成されたカウント手段 （６）から更に構成されているたとを特徴とする前記２進デジタルプロセツサ。 ａＳ許請求の範囲の前記いずれか一項に記載の装置において、前記装置は連続的 ベクトル回転によって離散フーリエ変換の指数項（Ｗｔ）の数値をめるよう構成 されていることを特徴とする前記２進デジタルプロセツサ。 ρ　特許請求の範囲の前記いずれか一項に記載の装置に（但し、Ｎけ素数、Ｑは Ｑ〆０（ｍｏｄＮ）　となるような全ての整数、およびに米は弐ｋｋ”　（ｍｏ 　ｄ　Ｎ　）　＝Ｑ　によって定められている）を計算するよう構成されている ことを特徴とする前記２進デジタルプロセツサ。 １α　特許請求の範囲第２項記載の装置において、前記計算においてＱは１でら ることを特徴とする前記２進デジタルプロセツサ。 １ｔ　特許請求の範囲第９項または第１０項記載の１つ以上の２進デジタルプロ セツサから構成される装置であって、前記装置は、基数Ｎ　Ｉ　Ｎ　２離散フー リエ変換をｓＮｌおよびＮ２　のいずれもが素数であるような基数Ｎ１　および Ｎ２の二つのフーリエ変換に夫々分解して計算するよう構成されていることを特 徴とする前記装置。 １２特許請求の範囲第９項もしくは第１ａ項記載の２進デジタルプロセツサ、ま たは特許請求の範囲第１１項記載の装置を組み込んでいるスペクトル分析器。