JPS60501088A - 増強遠隔デ−タ送信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 増強遠隔データ送信装置 発明の背景 １、発明の分野 本発明は一般的に電子データ処理、より詳細には従来のデータチャネルで可能な ものよりも長い距離にわたってデジタルデータを送信する装置に関する。最も好 ましい形態において、本発明はデータの一時記憶と外部装置へのデータの通過を 制御すなわち容易とする特殊論理を考慮している。

２、従来技術の説明 従来の有線データチャネルは長さが変化し、それは通常最大およそ６０．９６　 ｍ（２Ｄ　Ｏフィート）に制限されている。基本的に２つの要因：（１）回路的 制約及び（２）時間的制約により距離は比較的短くなければならない。

（１）回路的制約は長い配線上を進行する際の信号の減衰及び並列に伝播するい くつかの信号が同時に行先に到達しないスキューにより生じる。

（２）一方、時間的制約は短い伝播間隔を採用するために生じる。特に１組の信 号が最初に有線チャネルの全長を伝播しさらに送信を行う前に第２の有線チャネ ル上を応答信号が伝播して戻るような場合には、これら特表昭ＧＯ−５０１０８ ８（２） の伝播時間の和は周辺装置が応答すべき時間間隔よりも大きくなりデータロスが 生じる。

前記回路的制約を緩和するのにデータ送信の直列化は適切な方向の第１段階であ る。また並列回線に関する限り、チャネル拡張器が考案されておりそれらは直列 化を使用しない多回線ドライバであるが、これらを使用するとデータ転送速度が 低下してデマノド受信器のタイムシーケンスにエラー状、嘘をトリがすることが 本発明は導通装置もしくは所望の場合無線送信を使用して比較的長い距離、０． ６ＫＩ１１（２００ロフィー１−　）程度は軽くそれよりも長い距離にわたって デジタルデータな送信もしくは転送する装置を提供する。前記回路的制約はデー タを直列化して全データを順次すなわち同じ径路上に通し、好ましくはさらに受 信器が小振幅信号に反応できるようにする適切な変調技術暑使用して最小限とさ れる。後者に関し、位相変調を使用するのが好ましいが送信媒体に応じて他の変 調技術を使用することもできる。

前記時間的制約を克服するために、本発明の好ましい局面により外部受信器から の肯定応答がない時にデータを転送できるようにする。この点に関して外部受信 器にデータを通す前に一時記憶媒体として機能するバッファデータパンクを受信 端に設けることも本発明の範囲である。さらに外部送信器を作動させる肯定応答 を発生しそれを完全に不論理装置内で行うことも本発明の範囲である。

本発明は現在市販されているデータ処理装置に組込んだりそれと一緒に使用する ことができ、且つ本発明の教示するところから利益を得るのに前記データ処理装 置を実際上何ら修正する必要のない論理回路を提供する。また本発明はシステム の完全性を持続して信頼度を低下もしくは犠牲にすることなく一つの有利な点か ら別の点へデジタルデータな転送することができろ。

要約すれば本発明は従来のコンピュータからのデータパルスを一層処理の容易な 異なる電圧を有するパルスに変換する。多重化してデジタルデータの直列化を行 った後、パルスは位相変調されて第１の送信管路（すなわちチャネル）上を従来 可能であったものよりも遥かに送信のコンピュータ端から遠くに離すことができ る有利な点に配置された受信局へ向けることができる。受信局すなわち論理端に は位相復調器及び直列受信データの振幅及び並列性を元の形式に戻す装置を設け ている。

複数個のシフトもしくはパンノアレジスタ形状のバッファ記憶装置も設けられて いるが、これらのバッファ記憶装置は状況によりバイパス１−ることかできる。

これらのレジスタは論理の受信端のレジスタが受信し・　たデータを収容できな い限りデータを送信しないよ５に制御される、論理の送信端に信号を返送する前 に２ビツトコードを受信するたけでよく、それにより論理の送信端外部装置のデ ータ放出条件を満すのに必要な肯定応答信号を発生する。バッファレジスタの制 御回路により前記回路がデータを受信及び処理できる場合のみデータが送信され ることが保証される。

従って本システムはデータ受信を示す肯定応答信号を送出する外部受信装置を必 要としない。言い変えればバッファスペースが存在し送信データを処理できる限 り、データは中断もしくは遅延することなく継続的に送信される。

さらに本発明の好ましい特殊な局面は送信されるあるメソセージすなわち内部肯 定応答内のビット数が低減され、同時に受信端に非送信ビットの外部装置への入 力を発生して時間を節約することである。

本発明のもう一つの好ましい特殊な局面はある条件の元で外部装置（例えば周辺 装置もしくはコンピュータ）の出力信号のいくつかを出力外部装置が受信でき□ る信号に迅速に修正して、外部装置間で送信を行うことなく修正信号を外部装置 に返送することにある。本技術は両端で使用することができ、打抜しくは本発明 の制御バッファ記憶装置を使用する場合に使用される。

これによりデータ転送速度が著しく増強される。本方法は”うそパを外部装置へ 送出しそれ自体の出力から生じる゛うそ”′さえも送出すると考えられるが、使 用する回路制御器によりこのような任意の゛うそ°が無害となり事実外部装置が データを放出もしくは受信する前にい（らか入力を要するようにプログラムされ ている場合には非盾に有益である。

図面の簡単な説明 第１図は破線内に論理回路を示す簡易線図であり、図面上部の送信論理回路素子 と図面下部の受信論理回路素子を有し、実施例では送受信回路が共に存在し選択 的に相互接続されて両端で使用されるものとしている。

第２図は送信装置（例えばコンピュータ）から変換器ＬＯ及びマルチプレクサＭ 、Ｐへの並列入力を示す詳細、線図、 第３図は水晶時計ＣＣ，カウント装置ＣＴ、位相変調器ＰＭ及び送信ドライバＤ Ｔを含む送信回路の部分線図、 第４図は第２図からのサンプル人力１０Ｌ〜１７Ｌシラス２パンクレジスタＲＧ １及びＲＧ２及び比較器装置ＣＰを示す送信回路の部分線図、 第５図は送信回路の部分勝因でありＤ　Ａ　、　Ｄ　Ｋは総括してレベル変換器 に第２図のデータ線から到来し、この回路は受信回路に送信されるメツセージの データビット数を低減できる送信モードを終局的に確立するのに有用であり、 第６図はデータ送信モードの確立に使用する送信回天　路部を示す線図、 −第７図は低減ビットすなわち６ビツト送信、特に肯定応答を行う特殊回路線図 、 第８図は本回路の反対端から何も送信されない場合にもある状況の元で作動して 隣接、外部装置の応答信号、もしくは肯定応答もしくは要求を生成すなわち発生 す１　る特殊回路線図、 第９図は受信器Ｒ１位相復調器ＰＤ、シフトレジスタ装置ＳＲｉ及びＳＲ２及び カウンタＲｅを含む受信回路を特に示す線図、 第１０図はサンプリング入力Ｅ及びＦを使用して特に送信回路の動作モードと一 致した受信口、洛の動作モー１乞確立する特別受信動可能回路の部分線図、第１ １図は第１ｆなわち主レジスタバンクＢＲ１、（重複を減らすために部分的に削 除した）複数パンクのパンノアレジスタＢＲ２，ＢＲ３及びＢＲ１２及び（部分 的に削除した）バッファレジスタ制御入力Ｇ２゜Ｇ６及びＧ１２を示す特別受信 動作可能回路線図、第１２図は第４図の左下に示す回路の別の形式の回路図、 第１３図は第１０図の左上に示す回路の別の方式の回路図、 第１４図は第１１図の０１．２と出口線１２間に配置する回路の別の方式の回路 図である。

□ 図面の符号は本回路の論理の理解を助けるために使用され、符号定義表を本説明 の次の小節で示す大文字と数字の組合せだけでなく大文字と１００より小さい数 字も符号に使用している。

小文字アルファベットが付してあってもなくても１００及びそれより大きい数字 は図面の部分について説明書で主要な検討を加える対象である。

さらに説明上市販の論理素子も説明書に現れる。それらは単に実施例を完全に開 示するのに示すにすぎない。特記なき限りそれらはモトローラ社から入手できる 素子であり、例えば参照としてここに含めたモトローラ社の出版物゛半導体ライ ブラリ“Ａシリーズ、嬉■巻、コピーライト１９７４年に記載されたＭＲＣＬフ ノアＩＪ−の部品である。簡潔にするためモトローラ社の素子の参照はかっこで くくり、”　（ＭＣ１１］１０１　）　’“は−Ｅ　）　ａ　−ラｔｌ）　４　 進ＯＲ／　ＮＯＲ）ｆ　−）　Ｍｃｌｏｌ　０１１２（意味する。

しかしながら本発明は図示回路の詳細や図示素子の詳細に依存するものではない 。本発明の本質はその広範な局面を含めて使用する論理の原理にあり、これらの 論理の原理は特定素子及び回路に関して検討してはいるがそれに制約されるもの ではない。本論理の原理はここに示す教示の広範な本質から逸脱することなく、 図示するものとは全く異った回路に異なる素子を使用して実施することができる 。

本発明の最も好ましい使用において、送受信論理を形成する全回路は送信管路の 各端にざツクスもしくは組立体として存在する。便宜上（例えばコンピュータに １．４接する）一端の送受信論理を”Ａ　”端と呼び１、（例えば周辺装置に隣 接する）他端の送受信論理組立体をパＢ′端と呼ぶことができる。

図示する特定実施例の内部論理内でデジタルぜ口はマイナス１ｖとして処理され デジタル１はマイナス２Ｖとして処理される。しかしながら本論理の原理はデジ タルデータを運ぶ他の任意適切な電子的意味に使用することができる。

本論理のさまざまな動作モーＶを検討する慣例として図示する特定実施例を次の ３つの異なるモードに関連ずける。

０１はモード１であり、例えば２４ピツト通信に対してランダムメツセージ及び 全多重化を使用する。これはコンピュータ及び周辺装置等の各゛外部°装置に対 するメツセージもしくは肯定応答に使用できる。

１０はモード２であり、例えば１２ピントの書込みメツセージが本論理装置内で コンピュータから周辺装置へ内部的に送出されて６ピツト内部応答すなわち肯定 応答が返送される。

１１はモード６であり、読取メソセージ（例えば１２ピツト）が本論理装置内の 外部装置間、９ 例えば周辺装置からコンピュータへ内部的に送出される。

こうして第６図の出力線Ｍ１及びＭＰにより表面上モード１自体が線Ｍ１上の信 号から生じるように思われるが、事実は線Ｍ１及びＭ２線上のパルス電圧論理の 組合せによりモード６を含む゛′モード“′が確立されラベルは単に一目で認識 するためになされる。

この６及び１２ビツトメツセージはサービス及びデータ信号を欠くことができる 、すなわち含む必要がない。動作上これらの信号を要するコンピュータ及び周辺 装置の要求を満足させるために、本論理内に小ビツトメツセージを使用して外部 装置の動作ビ満すのに必要な適切なサービス及びデータ信号を発生する。

図面の符号表 制約はしないが図面を理解する助けとして次の符号定義を行う。最初に第２図に 表われる符号について定義する、後の図面の符号の定義は予め定義したものに対 して新たに加わるもののみに制限する。

全体： 線の後の矢符は信号の方向を示す。ロロ　はボックスが本説明文に記載されたあ る種の”ケゞ−ト″であることを意味する。

口「口　は本説明文に記載されたある種のフリップフロップであることを意味す る。

第２図： 特表昭６０−５旧０８８（４） １〜１８は総括的に（例えばコンピュータかラノ）並列チャネル線を示す。説明 上線１〜９はバスすなわちデータ線と考えられ（線１〜８はデータを運び線９は ｙＪ？　ＩＪティ信号を運ぶ）、線１０〜１８はＴＡＧ　線すなわち（サービス １０、データ１１、指令１２及び抑制御６等）の制御信号を運ぶ線と考えられろ 。（しかしながら周辺装置において、これらの線は相補的意味を持つ） ＬＣはレベル変換器。

ＤＡ、ＤＢ、ＤＣ，ＤＤ及びＤＥはバスデータプラスレベル変換後にサンプルさ れた１本のＴＡＧ線（例えば指令１２）を示す。

１０Ｌ〜１７Ｌはレベル変換後のＴＡＧすなわち制御信号を示す。

ＳＹＮは非メツセージ時の同期信号であり、クロックタイムで繰返す０１０１０ １　である。

−１は繰返し１′″のコード信号であり、巣２図においてその目的はメツセージ 開始を示すことである。

Ｍｌはモードのコード信号である。

ＭＰはモードのツー１信号であり、Ｍｌと共にモードを確立する２げットコード を発生する。

ＭＰはマルチプレクサである。

ＯＸ、１Ｘ及び２Ｘ及び２０．２１及び２２は制御素子すなわち第６図のカウン タＣＴ及びシフトテートＳＧからマルチプレクサへの入力である。

Ｃ！ＨＬＡはチャネルラッチ、すなわちチャネル制御信号を意味する。

第６図 ＣＣは水晶クロックである。

ＧＯ６、ＧＯ１２、Ｇｏ２４はマルチプレクｔｃより直列化するる、１２もしく は２４ビツトカウントの信号である。

−６、−１２、−２４はこれら各数字の（例えば直列化の）ビットカウントの完 了を示す信号である。

１ｒＪＯＧｏは論理ゼロ信号、すなわち定数である。

ＣＴはカウンタである。

ＴＲはトランスレータである。

ＳＧはシフトテートである。

ＰＭは位相変調器である。

ＤＴは送信ドライバである。

ＷＲＴ　４はモード２すなわち送信の書込状態を確立するために予備的に発生さ れたモード２の信号を示す。

ＬＢＢＤはサービスすなわちデータの先縁を表わす入力信号である（第４図参照 ）。

第４図 −Ａは＝Ａ大入力より制御される線を示し、それは゛真″であれば−Ａ大入力よ り論理素子は（例えばコノピユータに隣接する）Ａ縮動作を準備完了させ、゛偽 ″であれば論理素子は（例えば周辺装置に隣接する）Ｂ縮動作の準備完了と考え ることができるコノピユータに隣接する本回路は一般的に゛Ａ′″回路と呼ばれ 周辺装置の後の本回路の反対端はＢ′′と呼ばれろ。

ＲＧｌは第１パンクレジスタのレジスタ１を示す、ＲＧ２はＲＧ’ｌから１クロ ツクパルスだけ遅れたサンプルＴＡＧすなわち制御信号を含む第２・ぐンクレジ スタを示す、 ｃｐはＲＧｌ内のデータＹＲＧ２と比較する比較器を示す、 ＯＰは比較器ＣＰの出力パルスである。

１１Ｒ〜１４Ｒはマークされた線を夫々接続する第４図のコードマークを示すに すぎない。

ＳＴは周辺装置からの゛状態゛信号、例えば゛ステータスイ／゛′でありここで 取り出されて第１１図へＴＫＳはサービスの後縁である。

ＴＫＤはデータの後縁である。

ＬＥＳはサービスの先縁である。

ＬＥＤはデータの先縁である。

ＴＫＳＤ　ハサービスもしくはデータの後縁である０ＬＥＳＤはサービスもしく はデータの先縁である。

５ＯＤＯはサービスもしくはデータである。これはサービスもしくはデータの立 上りもしくは降下、すなわチ先縁であれ後緑であれ、アウトであれイノであれ、 サービスもしくはセージの任意縁に生じるパルスである。

＝　Ｂ　Ｍ　３はＢ端の受信モードろ動作信号である。

第５図 ＭＯはマスタークリアであり、非使用期間後の始動に続く短時間全論理回路に送 出される信号である。

これにより論理の全素子がクリアされ任意の古い設定を除去ｔ２て論理の高信頼 度使用準備完了する。

ＲＫＤは読取りである。

ＷＲＴは書込みである。

ＲＥＤ及びＶ／ＲＴの後の１〜４の数字は夫々各位置を示す、指令は１で立上り 、２で降下しり一ビスはるで立上り４で降下する。

ＮＷＲＴ　４は否定書込４である。

ｗＲ，’ｒ　６　はモード２の信号である。

ＲＲはどの端で受信したかに無関係に受信メツセージである。

Ｘは第１ランクバツフア制御Ｆ１へのイネーブル出力である。

Ｙは第１ラツクバツフア制御Ｆ１へのクロック出力である。

Ｆｌは制御器の空白時に送出されろ第１ランクバツフア制御器からの戻り信号で ある。第５図の回路のこの部分は右側部分と共にＸ、Ｙパルスを処理し本論理の 両端でモード２で作動する。

ＲＭ　＝　２はＢ縮動作の受信モード２信号である。

第６図 ＲＭ＝　３はＢ縮動作の受信モードろである。

第７図 −Ｂ　Ｍ　２は“Ｂ″端の受信モード２信号である。

第８図 ＲＭ２は受信モード２であり、Ｂ端がらのモード２゛肯定応答“の受信を反映す るＡ端の信号である。

ＲＭろは受信モードろであり、Ｂ端からのモーｖ６メツセージの受信乞反映する Ａ端の信号である。

Ｄは゛サービスイン″に特別に発生した信号を示す。

０は゛デーフィン“′に特別に発生した信号を示す。

第９図 Ｒは受信器である。

ＰＤは位相復調器である。

ＮＲＺは非ゼロ復帰である。

ＣＬＰはクロックパルスである。

ＳＲ１及びＳＲ２は直列送信データに対して並列形状を復元するシフトレジスタ である。

■〜０は復元並列データ線である。

ＲＴＲは受信翻訳プログラムである。

ＧＲはコゞ−受信であり、受信端すなわちＡもしくはＢ端でカウンタＲＯ’ｉｄ 始させる信号である。

ＲＣは受信カウンタである。

＝６は−１２，１８，２４及びろと共に全てカウント信号である。

−ＢはＢ縮動作に関連する（ａｆ、、−八）ＲＭ２ＸはＢすなわち受信端の特殊 モード２信号である。

［ＥＩ］　はマルチプレクサスイッチすなわちラッチである。

第１０図 ■及びＯは＝６のカウントで取り出した第９図の第１シフトレジスタＳＲ１から のモーＩＳビット信号サンプリングであり、この時これらのモードピットはソフ トレジスタＳＲ１のＥ及びＦ部にある。

ＤＣはデコーダである。

ＲＭ２ＹはＢすなわち受信端の特殊モード２信号である。

ＲＭｉは受信モード１である。

ＲＭ＝１は本図のイネーブル信号であり本図のＲＭｉ出力から到来してそれと同 じである。

Ｃゴ］Ｄ及び　（ＥＥＩＩ）（第１０図の右上）は第１１図の左側のＡ１０及び Ｂ１１からの入力接続１１Ｙ示し、これらの線は夫々説明を目的としたサービス 及びデータ線である。

線に隣接するＭＳは使用する外部装置に応じてイ／もしくはアウトの修正サービ スである。

線に隣接するＭＤは修正データである。

ＭＳＢ　ハＢ端の修正サービスである。

ＭＤＢはＢ端の修正データである。

ＧＣＨはデートチャネルである。

第１１図 ＢＲｉは主しジスタバイトであり、受信端において直列形状から並列形状に変換 した後に並列データを保持する。第１ランクレジスタであるバッファランク１を 意味する。

ＢＲ２〜ＢＲ１２はバッファレジスタ２〜１２を総括的に示し、すなわち１２バ イトを保持できる合計１２個のバッファレジスタを示す。

Ｆ１〜Ｆ１２は同数の充満もしくは空白バッファレジスタを示すフリツプフロツ プを示す。

０２〜Ｇ１２は同数のバッファレジスタのｒ−トｙ示す。

Ｇ１ろは周辺装置により最終バッファレジスタＢＲｉ　２からデータを取り出し た後に一時的に発生する出力パルスを示す。

日は後記するｒ−）に関する。

ＳＷは切替制御を示し、ＢＨ３内のデータを直接受信端のレベルカウンタＲＬＣ に行かせるか、もしくはデータを全バッファレジスタＢＲ１〜ＢＲ１２に通すこ とができる、入力信号−ＲＭ２によりデータに全バッファレジスタに通すことが できる。

第１１図の左側の線Ａ１ｏ１Ｂ？゛１〜Ｅ２ｏは第１ランクのバッファレジスタ からの線出力を示し、Ａ１０、Ｂ’１１及びＣＩ２以外は大部分第１１図の右側 のレベル変換器ＲＬＣひマークされた位置へ接続される。

ＲＬＣはＢもしくはＡの受信端のレベル変換器ン示す。

実施例の説明 第１図において外部コンピュータからのデジタルデータは並列チャネルを介して レベル変換器へ通され、それはコンピュータからのパルスレベルを本論理回路で 一層容易に使用可能なレベルに単に変化させるたけであり、本論理回路は所望の 場合このような変換なしで使用できる。比較器は（説明上ＴＡＧデー、夕と呼ぶ ことができる）レベル変換器からの並列データ信号流をサンプルしてこのデータ 流を１クロツクパルス遅延したデータ流と比較して変化が生じる時を決定する。

変化が生じると比較器パルスによりカウンタが開始してマルチプレクサの動作を 開始しレベル変換器からの並列データを直列化する。正規モードすなわちモード １動作において説明上２４ビツトが送信され、この時比較器パルスによりモード １動作信号が開始して全多重化を行う、しかしながらモード２及び３はレベル変 換器からのデータのモードサンプリング及びマルチプレクサを通過もしくはマル チプレクサにより変換された任意バイトの開始ビットとして特殊先行ビットを直 列形状に挿入して確立される。マルチプレクサから直列化データは位相変調器へ 通され、それは単に長距離送信の信頼度を高めろだけである。送信ドライバが直 列化データを同軸ケーブルの１線に送出する。

ケーブル他端の受信器がデータを位相復調器へ通す。

そこからシフトレジスターへ行き受信データは並列形状に変換される。シフトレ ジスタへの先行メツセージビットによりシフトレジスタから主レジスタへのデー タ転送を制御する受信カウンタの動作な開始する。主レジスタは事実第１ランク バツフアレジスタとすることができる。しかしながらデータがシフトレジスタか ら主レジスタへ転送される前に、先行ビット確立モードがシフトレジスタからサ ンプルされて受信モード信号を確立しそれは２つのことを行う。一つは受信カウ ンタのカウンティング度を確立することであり、もう一つはスイッチの制御であ る、モード１及び乙において、スイッチにより全ての並列データを直接主レジス タから受信レベルカウンタへ通すことができ次に受信端の外部周辺装置へ通すこ とができる。

しかじな−がら確立されたモーｒがモード２であれば、受信カウンタにより１２ カウントを確立する信号が発生し、またデータが直接受信レベル変換器へ通るの を阻止するスイッチ制御信号が確立される。この状態において主レジスタ内のデ ータはバッファレジスタへ通され周辺装置がデータを要求するまで集収される。

この点において第１図に図示せぬ装置により一層記憶データを先入先出ペースで バッファレジスタから受信レベル変換器へ次に外部周辺装置へ通す信号が発生す る。

第２図において、５個のレベルカウンタ１ＱＱＬＣ！（カッドバス受信器、Ｍｃ １ｏ１２９）はコンピュータ特にコンピュータの並列出力線１〜１８とインター フェイスされてデータの一層ラッチ記憶を行う（同じアセンブリが本回路の反対 端にもあって周辺装置とインターフェイスしている）。レベル変換器の出力は３ 個の８局マルチプレクサ等の直列化装置１１０に並列接続される（　Ｍｏｌ［１ １６４；　１個のマルチプレクサを表わすボックス内に使用する特定ピン接続を 示す数字が記載されている）。これらのマルチプレクサからの直列化出方はマル チプレクサ１１０の最上列で開始し最下列で終止するシーケンスで第２図の線１ １１から出て第６図の線１１１へ入力し、そこで送信を増強する任意適切な構造 とすることができる位相変調器１２０へ送出され、それは説明上既矧の位相変調 構成とされたデュアルタイプＤマスタースローシフリップ７０ツブ１２１（ＭＣ ！１０１３１　）、カッドＯＲ／ＮｏＲケ”　−）　１２２（ＭＣ！１０１０１ 　）及びトリプル２人力排他的ＯＲデート１２３　（ＭＣｌ６７２　）である。

次に変調パルスはドライバ１２５　（ＭＣｌ０１９２　）へ通され本論理の反対 端すなわちＢ端へ差動送信される。

位相変調パルスを任意適切な種類の管路な通って管路の反対端の論理回路に送出 する任意適切なドライバを使用することができる。同軸ケーブル管路が好ましい 。

しかしながら所望の場合には光ファイバ等の光学装置も使用できる。各々が差動 送信の実行に固有の比較値に対する並列２線の差動送信が好ましい。

引き続き第６図において、送出論理回路の動作は水晶クロックＣＩＣ１３Ｑから のクロックパルスにより制御され、そのクロックパルスは（図示せぬ）任意適切 な方法により発生してそこから出て（・る出力線に送ることができる。（第６図 左下の）クロック線１３２は第４図へ至りそこで第２のレジスタパンク１３６Ｒ Ｇ２のみならず第１のレジスタパンク１３４ＲＧ１ヘクロソクパルスを送る線１ ３２として続いている。これら各パンクの最上位レジスタは主従フリップフロッ プ（ＭＣＩＤ１７６　）　’＆構成することができ、その各々が６ビモトフリツ プフロツゾを含みクロックは６個の各フリップフロップ全部に共通している。し かしながら８線は比較の目的で供給を受けるため、バック１３４及び１３６は夫 々さらに２個のレジスタ、すなわち１３４ａ及び１３４ｂ及び１３６ａ及び１３ ６ｂｖ含んでいる。

これらの各レジスタは二重主従型Ｄフリップフロップ（Ｍｃ１０１３１　）によ り構成するのが適切である。

第４図の左側の入力線１０Ｌ〜１７Ｌは第２図から出る匹敵する数の線から出さ れるレベル変換出力サンプルを通す。これらの線のサンプル出力は各レジスタ１ ３４及び１３６に並列に通″され、レジスタ１３４内のデータはレジスタ１３６ 内のデータから１クロツクパルス遅れている。大部分サンプル編は直接レジスタ １３４へ供給する。しかしながら説明上コンピュータからの°゛指指令線線変換 値運ぶ線１２Ｌ及び説明上コンピュータからの゛抑制″信号変換値を運ぶ線１６ Ｌの場合、各線の第ルジスタパンク１３４に到達すなわち接続される前に夫々特 殊制御ボックス１３７及び１３８が配置されており、各々が二重２−ワイド２− ３−人力ＯＲ−ＡＮＤ　／　ＯＲＡＮＤ　−ＩＮＶｉＴ　／７”　−ト（ＭＣ１ ０１１７）により適切に構成されている。この制御については後で詳記し、この 時点では最も簡単な動作すなわちモード１動作について最初に説明７行うため、 ケ゛−ト１３７及び１３８はＷＲＴ　４もしくはＭ２の特殊入力が無い時に線１ ２Ｌ及び１６Ｌ上の信号を前記ケ゛−トに通すように作動することをお判りいた だければ充分である。（入力Ｍ２は゛モードビット２゛を示し、それはモード２ もしくはモード乙に特有でありｒ−）１３８を有効に変える）。

２パンクのレジスタ１３４及び１３６の右側には比較器ｃｐがあり（第４図）、 各々を４進排他的ＯＲゲー　ト（ＭＣ１０１１ろ）とすることが適切である２個 のｒ　−トユニノ）１４０ａ及び１４０ｂで構成することが適切である。各レジ スタバンク１３４及び１３６の出力は比較器へ通す几る。説明上レジスタ１３４ から出る線１１Ｒ〜１４Ｒは比較器入力の同じラベルによ、り比較器へと続いて いる。こうしてレジスタパンク１３６０制御信号（例えばＴＡＧ　）はレジスタ １３６内の信号から１クロツクパルス遅れたレジスタ１３４内の信号と比較され る。２個のレジスタ内のデータが同じであれば、比較器１４０には何も生じない 。しかしながらデータの変化が検出されてメツセージ開始が示されると、比較器 出力１４１ｏｐは１クロック幅パルスとなりそれは運ばれて第５図の中央左に線 １４１として示す○Ｐへ入る。１クロック幅の同じパルスが線１４２から出され る。ｒ−ト１４３（三重２−３−２人力ＯＲ／ＮＯＲケ”−）、ＭＣＩ　Ｑ１０ ５）は−一本論理の他の回路がモード１以外のモードを指令しないものとすると ツー一それを通してフリップフロップ１４４（主従フリップフロップ、ＭＣＩＤ １３１　）をセットしその下位すなわち相補ピノに信号Ｇｏ２４を出す。

フリップフロップ１４４からの００２４信号（第４図）は第３図の符号１４５に 入力され且つ第６図においてＧｏ　２４として入力される。第６図の回路詳細は 後記するものとして、第６図に行＜ＧＯ２４信号の結果、すなわち異なる送信モ ードを生じる不在信号はこの点にお（・てモデル１送信を確立する信号である。

第６図の回路からの出力ｙ１及びＭ２は第２図の最上位マルチプレクサへ入力さ れ送信媒体の遠隔端にある受信器論理に送信されるモード状態ン指示する。

第３図の線１４５に入るＧｏ２４信号は実際にモード１の２４ビツト送信を行う ような方法でマルチプレクサの動作を制御する論理へ行く。反対入力を持たない ケ”−）１４６（三重２−３−２人力ＯＲ／　ＮＯＲｒ　−ト、ＭＣ１０１０５ ）によりＧ０２４信号を通すことができる。そのケゞ−トから（各々が二重り型 主従フリッゾフロツプ、ＭＣ１０１３１である）２個の別々のフリップフロップ １４γ及び１４８へ行＜、マたクロック１３０がらの線に配置された同様なフリ ップフロップ０１４９（ＭＣＩＤ１３１　）から来るクロックパルスもこれらの フリップフロップ１４７及び１４８へ供給されろ。フリップフロップ１４９から の半クロツク時間入力は重要であり、フリップフロップ１４７及び１４８からの ２４ビット動作信号の放出をタイミングのとられた同期ＳＹＮと完全にタイミン グ乞とって行う、フリップフロップ１４８から信号はチャネルラッチＣ！ＨＬＡ 信号として線１０２を出て第２図の線１０２へ行き、メツセージすなわちバイＩ Ｊ多重化して送出しながらデータの変化を防止する。

フリラフ０フロツゾ１４７から信号は共に水晶クロックＣＣ時間で作動するカウ ンタ１５０（ユニバーサル１６進カウンタ、ＭＣ１０１３６）及びカウンタ装置 １５１（二重り型主従フリツプフロソゾ、ＭＣ１０１３１）によりカウント開始 をトリガする。　ＬＯＧＱ入力は第９図の同じラベルから到来し一定のピロ入力 である。カウンタ１５０の出力２０．２１及び２２は第２図のマルチプレクサ１ １０の同じラベルへ夫々送られろ。

マルチプレクサ伝播時間制御、すなわち第２図のマルチプレクサ列１１０の第１ マルチプレクサから第２次に第６へのインデクシノグは第６図のカウンタ１５０ 及び１５１に応答してトランスレータシフトケゞ−ト１５２（二重２進ＴＯ１− ４−デコーダ、ＭＣ１０１７１）からの信号［］Ｘ％１ｘ及び２Ｘにより行われ る。

この点において第２図のマルチプレクサ１１０の先行入力を参照されたい。第６ 図のＳＹＮからの同期信号ＳＹＮは絶えず発生されマルチプレクサを出て非多重 化時間すなわち非メツセージ時間中に受信端の全論理を同期化する。その後の第 １ビツトは−１である（線が有効に開いて−５，２の電圧入力を生じ論理により １′もしくは’−１”と解釈されるためこれは定入力である）−１は送受信され る第１゛メツセージ′″ビツトである。その後にモードピッ）Ｍｌ及びＭ２が続 き、その後にメツセージが続く。

メツセージがマルチプレクサ１１０により直列化さレルト、（三重２−３．−２ 人力ＯＲ／ＮＯＲ’７”−）、ＭＣ！１０１０５とすることが適切である）トラ ンスレータデート１５３ＴＲ（第６図）がカウンタ１５０及び１５１からマルチ プレクサへ送られるカウントを感知する。

トラ／スレータ１５３からの出力は゛取消し″出力であり、セージ１すなわち２ ４ビツト送信完了の場合には出力−２４信号は第４図のフリップフロップ１４４ へ戻ってそのフリッゾフロツゾ暑クリアすなわちリセットする。これで論理装置 の°Ａ″端からのモード１送信の詳細説明を終る。

次に第９図、第１０図及び第１１図についてＢ″端すなわち第２端におけるモー ド１送信の受信に含まれる論理の説明を行う。

受信器２００（第９図）は同軸ケーブルの１線に接続された入力と第２線に接続 された第２人力を有する三重線受信器（ＭＣ１０１１４）とすることが適切であ り、それは精度及び制御音高めるためにここでは差動送信を使用しているためで ある。受信器から位相変調データは従来素子からなる任意適切な構造の位相復調 器ＰＤへ通される。図示する復調器はＯＲ／ＮＯＲゲート２０１．２０２及び２ ０３　（ＭＣ１０１’１　）、排他的ＯＲｒ　−）　２０４及び２０５　（ＭＣ １６７２）、主従フリップフロップ２０６及び２０７　（ＭＣ１０１３１）及び 抵抗器２０８ｙａｌ−有する遅延線からなっている、位相復調器の機能は位相変 調データビ単に変調前の状態へ戻すことである。しかしながら図示する復調器は また位相変調形式で受信されるデータ及びクロック信号を分離するように機能す る。こうしてフリップフロップ２０７の出力は非ゼロ復帰データＮＲＺでありＯ Ｒ／Ｎ０Ｒｒ−）２０３の出力はデータ送信のクロックパルスＣＬＰである。Ｎ ＲＺデータはデート２０３からのクロック信号により制御され（各々が４ビツト ユニバーサルシフトレジスタ、ＭＣ１０１４１である）。シフトレジスタ２０９ 及び２１０ＳＲ１、ＳＲ２へ即座に通される。シフトレジスタは同軸ケーブル上 を到来する直列化データを単に並列出力に変換し灰］だけであり、これらの出力 を第９図の■〜■に示す。２個の４ビットシフトレジスタビ図示しであるが、こ の段階における並列出力が並列６ビツトである図示の特定状態の元では６ビツト 能力を要するだけである。

（４進ＯＲ／　ＮＯＲ’ｆ”　−ト、ＭＣ１０１０１とすルコとが適切である） 受信トランスレータ２１２はシフトレジスタ５Ｒ１２０９からの４ビツトヒ終始 サンプルする。

トランスレータの目的は１０１１のデジタルデータパターン（すなわち同期後の メツセージピット開始＝１）がシフトレジスタＳＲ１から出力される時期を決め ることであることをお判り願いたい。通常送信回路は同期化１０１０１０を送出 してアクティブでないこと乞示す。しかしながらメツセージが開始すると、１１ が生じる（すなわちＳＲｉの下位２局が共に１ピツ）Ｙ有する）。トランスレー タ２１２からの１０１１開始出力＆ｌｒ”−）Ｔレイ（二重４−５−人力ＯＲ／ Ｎ０Ｒ）ｆ−）、ＭＣ１０１’７１ 従ＭＯ１０１３１）　Ｇ　Ｒｔｌセットする。セットされるとフリップフロップ ２１３は信号ＧＲすなわち”　Ｇｏ−Ｒｅｃｅｉｖｅ”を出して両カウンタ２１ ９及び２２０（ユニバーサル１６運刀ワンタ、ＭＣ１０１３６）を開始させカウ ンタ２１９の入力はフリップフロップ２１３がら到来する。カウンタ２１９への 入力によりデート２１５（三重２−３−２人力ＯＲ／ＮＯＲゲート、ＭＣ１ｏ１ ｏ５）カセットサレル。

第９図の右側に示すようにカウンタの出力は６，６゜１２、’１８及び２４に等 しいカウント出力である。これは次のように行われる：カウンタ２１９は単にカ ウント開始して６をカウントするだけであり：この時ＯＲ／Ｎ０Ｒｒ−）　２２ １　（Ｍ（！１０１０５　Ｎ！カウン１２１９をリセットしてカウンタ２２０を 進めその後６だけ増分カウントする。）ｆ″−ト２２（二重４−５人力ＯＲ／Ｎ ＯＲ、ＭＣ１０１０９）は３のカウントに応答して＝３信号を送出しシフトレジ スタ２０９からの出力Ｏ及び０をサンプルする。■及びＯのサンプル出力は−６ のカウント時に送信されるＭｌ及びＭ２の２モードビツトを含むことに御注意願 いたい。これらは第１０図左側の［相］及び■から論理回路に入ることに御注意 願いたい。

次にこの回路について説明する。

第９図のカウンタ出力回路の後にデコーダ２２４（二重２進ＴＯ１−４デコーダ 、ＭＣ１０１’７１　）が配置されていて出力を４進ＯＲ／ＮＯＲケゞ−）　２ ２６（ＭＣ１０１０１）へ通しそれは−６、次に＝１２、次に−１８、最後に− ２４の一連のカウント出力７出す。ケ゛−）２２６からのこれらの出力は主レジ スタすなわち第１パンクバツフアレジスタＢＲ１の充填を制御し、それについて は後記する。

受信端における重要な事象シーケンスによりここで−ろカウント時のモードビッ トサンプリング処理回路について説明する必要がある。これを第１０図に示し、 ここでこれらのモーげピット０及び０はフリップフロップ２３０（１６進″Ｄ　 ”マスター・スレーブ、ＭＣ１０１’７１論理より捕捉され、その出力はトラン スレータＤＯすなわちデコーダ２３２（二重２進ＴＯ１−４＝デコーダ、ＭＣ１ ０１’１　）により感知される。図示する送信メツセージはモード１すなわち２ ４ビツトであるためデコーダ２３２の出力は受信モード１すなわち出力ＲＭｉす なわち正規である。デコーダ２３２の他の出力線はモー−１受信には重要でない 。デコーダからのＲＭ１信号は第１０図の右上においてＲＭ−１人力となり、そ こで変更子すなわちセレクタ２３４Ｍ５（４進２−人カマルチゾレクサ／ラッチ 、ＭＣ１０１７３）へ入力されその出力については第１１図の主パンクレジスタ ＢＲ１のフィリング（ｆｉｌｌｉｎｇ）についての検討陵に説明する。

第９図及び第１１図について、２４ビツトシフトレジスタは使用する必要はなく 、４進ＯＲ／　ＮＯＲケゞ−ト２２６からの６．１２．１８及び２４カウントを 使用して（各々が１６進”　Ｄ”マスタースレーブ・フリップフロップ、ＭＣ１ ０１７６であり）第１バンクバツフアレジスタＢＲ１と印された４個の６ビツト 主レジスタ２４０．２４１．．２４２及び２４３の充填制御に使用されろ。受信 データバイトの最初の６ビツトがレジスタ２４０火充填し次にレジスタ２４１． ２４２及び２４３には残りの２４ビツトモード１送信が充填される（カウント入 力設定に従って各々に順次シフトする）。

レジスタ２４０の最初の３部分すなわち局においてバイトの最初の６ビツトはこ れ以・上取り扱う意味がないことをお判りいただきたい。外部周辺装置は本内部 論理だけが使用するこれらのビットを理解しない。しかしながら他のビットは次 のように第１１図に示すようにレジスタバンクＢＲ１から受信端の周辺装置へ並 列に通すことができ；最初の６ビツト（すなわち９〜１２２ツト）後の９ピット はバイパス線２４４を通ってスイッチバンク２４５，２４６及び２４７ＳＷ（４ 進２−人カマルチゾレクサ／ラッチ、ＭＣ１０１７３）へ行く。受信レベル変換 器ＲＬＣがモード２制御入カーＢＭ２を受信してモード１とならない場合７除き 、これらのスイッチによりＢＲｌからのビットをスイッチを介して受信レベル変 換器ＲＬＯへ通すことができる。こうしてモード１において（最初の内部ろビッ トの麦の）最初の９ピツトはスイッチＳＷｙ＜介して（各々がバスドライバ、Ｍ Ｏｊ０１２８である）受信レベル変換器バンク２５０へ通され、そこで周辺装置 が理解できるレベルに変換されて第１１図の右側の線１〜９上の周辺装置への送 出準備が完了する。（説明上“ビット”として送信されここで受信されろコンピ ュータからのサービス、データ及び指令信号を表わす）レジスタ２４２のビット 送出線Ａ１０．Ｂ１１及びＣ１２は好ましくは後記する理由で幾分異る処理が行 われる。レジスタ２４２からの信号Ａ１ｏ及びＢ　１１はマルチプレクスセレク タ２３４（第１０図）ＭＳ（４進２人カマルチプレクサ／ラッチ、ＭＣ１０１７ ３）へ通され、そこからサービスアウト及びデータアウトを示す信号ＭＳ及びＭ Ｄとして出ていく、（ＲＭ−１人力はモード１のセレクタ２３４へのイネーブル 信号である。それは第１０図のデコーダ２３２から到来しそのＲＭ１出力と同じ である）。これらの信号Ａ１Ｑ及びＢ　１　’１はＭＳ及びＭＤとしてセレクタ ２３４を出てスイッチ２４７（第１１図）に入る。モード１においてそれらは直 接スイッチ２４７を通りレベル変換器ＲＬＣにより変換されて線１０及び１１に 出され周辺装置に行く、第１１図のレジスタ２４２からの０１２線の゛指令″信 号は直接第１１図のデート２４９の０１２へ通される（二重２−　ワイド２−６ −人力″ＯＲ−ＡＮＤ　／　ＯＲ−ＡＮＤ　−ＩＮＩＲＴ　）ｆ−）、　ＭＣ１ ０１１７）　、モード１においてはそのケゞ−トへの反対入力は無いため、Ｃ１ ２信号は受信レベル変換器及び出力線１２へ通される。レジスタ２４２及び２４ ３の残りの出力縁は直接レベル変換器ＲＬＣへ行って変換される。本質的にレジ スタ２４２のペル変換器ＲＬＣへ行くことができるが、これらの線で運ばれるピ ントすなわち信号（例えばサービス、データ及び指令）が他のモードの小さいメ ツセージ送信の一部でない限り前記したように処理することが好ましく、しかも 後記するように本論理回路により操作されるある種の装置及びモード２及び乙の 特殊目的にとって重要である。こうしてモード１においても図示するようにこれ らの信号を制御する。

モード１状態の回路の説明を完了するために第９図ヲ参照しここでトランスレー シヨノケゞ−）２５２（”４−ワイド”　０Ｒ−ＡＮＤ　１０Ｒ−ＡＮＤ−ＩＮ ＶＫＲＴ　ケ”　−）、ＭＣ１０１２１）にはカウンタ回路の４進ｒ−ト２２６ からの合計カウント（すなわちここの入力の有効な合計はカウント６，１２及び ２４におけるものであり、図示するメツセージの３倍の長さである）。カウント は常に２４で停止し、モード１以外のモードではモード状態乞翻訳するトランス レータ２５２の結果により停止し、それをモード１ではトランスレータ２５２を 制限する入力を受信しないセレクタ３２０　（ＭＣ１０１７３）からカウントす る。従ってカウント２４の完了を認識するまでトランスレータ２５２はそこから ＲＲ出力を発生しない。この点において゛受信“信号はトランスレータ２５２か ら到来してモード１で２つのことを行う。

一つの信号は線２５３を出てフリップフロソノ２１３ＧＲｙクリアし受信カウン タを停止する。またカラン２ ト完了時にケ゛−）２５２からのＲＲ倍信号第１０図の線２５４に入る。２４ビ ツトカウントのモー−１状態において、信号ＲＲ（第１０図）の唯一の有効なア クションはｒ−）　２５５　（デュアル２−ワイド２−６−人力ＯＲＡＮＤ　／ 　ＯＲ−ＡＮＤ　−ＩＮＶＥＲＴ　）ｒ”−）　、ＭＣ１０１１７）を通って制 御器すなわちマルチプレクスセレクタ２５６（４進２−人カマルチゾレクサ／ラ ッチ、ＭＣ１０１７ろ）に達し、次にデートチャネル信号ＧＣＨとして線２５７ 上に出て第１１図の線２５７に入り全ての並列♂ノドを同時にレベル変換器ＲＬ Ｃに有効に通して周辺装置に出すことである。

第１０図の他の回路はモード１状態では必要ではない。同様に説明を行わない他 の全ての回路がモード１状態では不要であるが、次のことに注意していただきた い。第１に第９図の左側に（４進ＯＲ／ＮＯＲｒ　−）、Ｍ（：！１０１０１と することが適切な）ＯＲ／　ＮＯＲ）ｆ−）　２６０があることである。Ｂ′” 端すなわち外部周辺装置に隣接する端等の一端に全回路を含むアセンブリやボッ クスの場合、ケゞ−ト２６０から出る線２６１は接地され（すなわち閉路状態） ／７″−）２６０の偽“側乞−Ｂの意味とする。全回路が′Ａ″端すなわちコン ピュータに隣接する反対端等の他端のボックス内にある場合には、その線は開路 して接地されずｒ−ト２６０の゛真″側Ｙ−Ａの意味とする。この重要性はモー ド１以外の動作モードに関して生じる。しかしながら入力線＝・Ａにより第９図 のセレクタ３２０の状態が設定され、これはＢ端回路（この端に線２６１が接地 されている）のセレクタ３２０が第２及び第４人力のみを１通す”ことを意味し 、第４人力線は接地されてケゞ−ト２５２の６ビツト翻訳プログラムを非作動と し６カウントの終りにＲＲ信信号出出。図示する状態ではいかなる時にも任意６ ビツトメツセージがＢ端に受信されないものとしている。一方線２６１はＡ端で 開路しているため第１及び第６入力すなわちＲＭろ及びＲＭ２はセレクタ３２０ へ通され、特に御注意願いたいのはＦ″’−）　２５２へ通されることにより夫 々１２及び６カウント時にＡ端にＲＲ比出力生じそれらは共にＢ端からのＡ端の 受信に関連ずゆられる点である。また第９図の左側には他に２個ｃｒ）ｏ　Ｒ／ ＮｏＲｒ　−）　２６２及び２６４（各々がｎｃｌ［］１０１　）がある。ケゞ −ト２６２は前記マスタークリア信号入力を制御する。デート２６４は論理ゼロ 接続すなわちＬＯＧＯ状態を制御する。

またモード１すなわち２４ピントデータメツセージを使用する正規動作において 、外部周辺装置からコンピュータへの返送応答はコンピュータから周辺装置への 通信に関して前記したのと同じように通信される。

特に第２図、第３図、第４図及び第６図の送出回路は本論理回路の周辺装置端に あり２４Ｉｉ′ツトのモード１肯定応答を送出するのに使用され、第９図、第１ ０図及び第１１図の受信回路はコンピュータ端にあって周辺装置−からの受信に 使用されろ。もちろんコンピュータに返送される周辺装置の肯定応答は異なる意 味をもつことができる（例えばサービス及びデータ”出力″ピットの替りに周辺 装置の肯定応答はコンピュータに入力するサービス及びデータ”入カバビットす なわち信号等とすることができる）。

モード１において本論理ビ通るメツセージは信号の立上りもしくは降下時に送出 されてコンピュータパルス’ｆ　）　ＩＪガすることをお理解願いたい。

次にモード２送信すなわち送信の書込モードについて考える。本モード及びモー ド乙において、本論理を通るメツセージはサービスもしくはデータ信号の有効縁 （先縁もしくは後緑）でのみ送出され、これらの信号の有効縁はＡ端から送出さ れているかＢ端から送出されているか、及びモード２か６かによって変動する。

こうしてモード１状態に対して第４図の右上及び右中央の論理は重要ではないが 、モード２及び（後記する）モード６に対しては非常に重要である。多数のケ９ −トがこの論理内にある。ケゞ−）１８０，１８１゜１８２．１８３はすぐ右に 付した信号、すなわちＴＥＢ、ＴＫＤ　、　、ＬＫＳ及びＬＥＤを確立するＡＮ Ｄデート（４進２−人力ＡＮＤ　、　ＭＣ１０１０９）である。その入力勝が示 されており、線１０Ｌサンプリングは“サービス″であり線１１Ｌサンプリング は１データ″である。ｒ−）　１８４及び１８５はＯＲ／Ｎ０ＲＰｆ−ト（三重 ２−３−２人力、ＭＣ１０１［］５　）であり、その出力は夫々ＴＥＳＤ及びＬ ＫＳＤ　テある。モード２送信において、第４図からのＬＥｉＳＤ信号は第３図 のＩＪＳＤに入る。

第４図のグー）１８６．１８７及び１８８は４進ＯＲ／　ＮＯＲケゞ−ト（ＭＯ ｌｏｌｏｌ　）であり、コンピュータ１４０から出るサービス及びデータは夫々 デート１８６及び１８７へ行く。デート１８９（二重２−ワイド２−３入力”　 ＯＲ−ＡＮＤ　／　ＯＲ−ＡＮＤ　−ＩＮＶＥＲＴＭＣ１０１１７）　ハＯＲ／ 　ＮＯＲケ”　−）　１８８から入力を受け、それは線１３０から入力を受ける 。ｒ−ト群１８６〜１８９は線３０１からモード２もしくはモード６状態の信号 を受けると、ケゞ−ト１８９がらＯＲ／ＮＯＲケゞ−ト１４３へ出されろ信号に よりｙｙ”−）１４３を阻止すなわちＮＯＲ位置としてモード２もしくは６送信 が完了するまでいかなる２４ビツト送信をも防止するようにケゞ−）１４３への 信号乞制御する。

モード１からモード２（もしくはモード６）への変化には第５図の特殊回路が含 ｆれる。説明上読取り、書込み及び指令データビットはレベル変換後直列伍の前 にサンプルされる。こうして線ＤＡ〜ＤＥ（第２図）がサンプルされサンシリン グ線束１０４は第５図の入力ＤＡ−ＤＥに夫々接続される。説明の目的で線ＤＡ 〜ＤＤは夫々デルタピッ）６．７．４及び５を運び読取り、逆読み、書込み等の 命令を帯びているものとする。線Ｄｌ１２は指令信号を運ぶものとする。サンプ ル線ＤＡ−ＤＫは次のようなテートアレイ乞送出する。

ＯＲ／ｙｏＲｒ−ト１６０．　１６１及び１６２（４進ＯＲ／　ＮＯＲ、Ｍｃｌ ｏｌｏｌ　）　、　ＯＲ／Ｎ０Ｒｒ　−ト　１　６　３゜１６４．１６５（二重 ４−５人力ＯＲ／ＮＯＲ。

ＭＣ１０１０９）、及びＡＮＤデート１６６及び１６７（４進２−人力ＡＮＤ　 、、ＭＣ１０１０４）。

コレラのケゞ−トの構成により線ＤＡ−ＤＥのサンプルデータを有効に結合して 線１７０及び１７１に信号を出す、線１７０において信号は指令及び読取りもし くは逆読みビット翻訳を結合し、線１７１において信号は指令を書込みピント翻 訳と結合する。

第５図の右側には２連のマスター・スレープフリップフロツゾ（二重り型マスタ ー・スレーブ、ＭＣＩ　０１３１　）がある。上位４個はＲＥＤｉ　、匪Ｄ２． ＲＥＤ３及びＲＥＤ４である。上位４個の最右端の出力線は信号ＲＥＤ４がコー ド化され、これは終局的に読取モードすなわちモードろを指示する信号である。

出力線ＷＲＴ４は終局的に書込モードすなわちモード２を指示する信号を運ぶ。

ＲＥＤ４もしくはＷＲＴ４の出力信号の設定及び取得は基本的に４段階として示 す数段階により達成される。この段階は使用する外部装置の性質により変動する 。説明上コンピュータ及び周辺装置はモード１で任意メツセージを交換すること ができ、コンピュータは゛アドレスイン″を呼び出したことを周辺装置がコンぎ ユータにアドバイスするようにするものを持っていることを周辺装置にアドバイ スすることができる。コンピユー　ｐ　ハ”コマンドアウト″及び他の関連する 命令信号（読取りもしくは書込みに向う）に応答し、それは第５図如サンプルさ れると４連の中の最初のフリップフロップへ入る。読取りもしくは書込み状態の 確立には同じ段階が含まれるため、書込状態の説明で充分である。こうして”コ マンドアウト″信号が生じるとパルスはＷＲＴｌに入る。周辺装置の応答はアド レスインのドロップでアリ、コンピュータは゛コマンドアウトパをドロップする ことを返信しそれは第５図のサンプリングではフリップフロップＷＲＴ２の”コ マンドアウトの降下もしくはドロップとなる。周辺装置からの“ステータスイン ”′”肯定応答″に続いて、コンピュータはＷＲＴ３に入る立上りもしくは変化 である”サービスアウト”と通信する。周辺装置が６ステータスイン。

のドロップに応答した後コノざユータはモード２（もしくはモード３）状態確立 プロセスの第４及び最終メツセージと通信する。コンピュータからのこの位相の 第４メツセージは実際上フリップフロップＷＲＴ４の゛サービスアウト”′の降 下であり、第５図のモード２出力ＷＲＴ４を発生する、重要なのはこのシーケン スの全メツセージはモード１について説明したのと同様な方法で本論理と通信す る２４ビツトメツセージであることである。しかしながらこれら２４ビツトメツ セージの最終すなわちＷＲＴ４の一つけＡ及びＢ端において本論理でモード２状 態を設定するものである。たとえそうであっても説明上それは本論理のコンピュ ータ隣接端から周辺装置隣接端への２４ビツト送信であるモード２の導入モード 命令にもかかわらずどうように全多重化−通信されるかについては後記する。

第５図の動作説明で重要なのは第４図からの入力である。第４図の線１４１の比 較器出力は線１２Ｌの指令−比較を含むが線１０Ｌ及び１１Ｌのサービス及びデ ータ比較は含まないことに御注意願いたい指令比較を含む出力は第５図の符号１ ４１へ入り、ｒ−）１７４（ＭＣ１０１０５）へ通され次にデート１７４から゛ のパルスにより４つの各群の第１フリツゾフロツゾを除（全読取りもしくは書込 みフリップフロップをクリアする。

（第２のフリップフロップＲＥＤ２及びＷＲＴ２からの帰還により各群の第１の フリップフロップがクリアされるＮさらに第５図の線１４１に入る比較器パルス はデート１７８　（ＭＣ１０１０５）及び１．７６　（ＭＣ１０１０１）に通さ れその前記クリア動作までパルスを遅延・させ、この遅延パルスがクロック入力 として４つの各群の第１及び第２フリツプフロツプをセットすなわちイネーブル する、第４図に入る線１２Ｌの指令線信号が比較器において第５図の４つの各群 の最初の２個のフリップフロップに対して機能を実行すると、比較器パルス出力 線１４１はなくなる、その理由はコンピュータから線１４１に接続する線がその 後モード２もしくはモード６確立プロセスが継続する時にデータの変化を含まな いためである。（この段階でコンピュータパルスが線１４１から到来すると、何 かが間違っていることを意味し第５図の４つの各群の全フリップフロップがクリ アされてモード２もしくは６の開始を取消す）。第５図の４個のフリップフロッ プ回路への次の有効クロック入力信号は５ＯＤＯであり、夫々サービス及びデー タを処理する線１０Ｌ及び１１Ｌから出される（第４図参照）。

第４図の線３０１にモード２信号が発生するまで、ケゞ−）１８８はサービス及 びデータ信号を５ＯＤＯとしてｐｆ−）１８９に通すことができる、この５ＯＤ Ｏ信号（まこの段階で第４図のｏｏ２４を始動させる動作信号となる。それはゲ ート１４３を通ってフリップフロップ１４４へ行（。（モード２となって第４図 の線３０１へ送出されると、ｒ−ト１８８はゲート１８９を非作動として回路が モード２もしくは６にとどまる限りこれ以上５ＯＤＯ信号が出されるのを防止す る）。

第５図に２いて５ＯＤＯ信号はフリップフロップＲＥＤ３　。

ＲＢＤ４　、　ＷＲＴ３及びＷＲＴ４の入力をクロックしケ９−ト１７８及び１ ７６の遅延により各群の最初の２個のフリップフロップに対しても同じことを行 うが、実際上信号シーケンスは４個のフリップフロップを通る命令パルスの移動 を行ってモード２（もしくは３）状態を確立する。

第５図の出力ＷＲＴ４は送信端の論理回路の４（好ましくは５）位置へ行（こと に御注意願いたいそれは第６図の線ＷＲＴ４に接続される。それは後記する理由 で第１０図の左下の線ＷＲ’Ｉ’４に接続される。（図示する全回路がそれにつ ながる同軸ケーブルの各端にあることを再び思い出していただきたい）。ＷＲＴ ４の第６の接続を第５図に示し、それは第５図の底部の特殊回路への接続である 。第５の接続は第４図の左に行われる。

第５の接続もあり、それは第６図のフリップフロップに対して行われ、ＷＲＴ６ は交互に使用することができる。

第５図は”偽”　ＷＲＴ４すなわちノットライトフォア（ＮＷＲＴ４　）出力を 示す。この出力は第６図の回路の重要ケ入力信号でありモード自体は確立されな い。第６図のＮＷＲＴ４人力によりＧ０２４が真で２４ビツトメツセージが送出 されているにもかがわらずモード２とされる１これはコンぎユータがら周辺装置 への最終すなわち第４通信がモード変化を確立するのに重要である。これにより モード２の導入モード命令にもかかわらず最終通信は全多重化とすることができ る。

次如第６図においてモードディスクリミネータ１９０（４進２−人力マルチプレ クサ／ラッチ、　ＭＣ１０１７３）がその左側の線から来る入力を受信する、モ ード２の事象を調べると関連する入力は前記？ｍＲＴ４及びＷＲＴ４である。デ ィスクリミネータからの出力は４進ＡＮＤ）ｆ″−）１９１　（４進２−人力Ａ ＮＤ　、　ＭＣＩＤ１０４　）へ行き、その出力は第２図のマルチプレクサ１１ ０に供給を行うモード線Ｍ１及びＭ２の出力である。

この点において本回路のＡ端からのモード変化命令中のＢ端の動作様式について 少し考えてみたい。

外部周辺装置に隣接するＢ端はモード変化メツセージを受信してモード１（すな わち２４ピツト及゛びＧｏ２４）のＡ端に返送し、Ａ端からの第４及び最終モー ド変化メツセージの返送についてはこの送信に２４ビツトを使用しているにもか かわらず先行ぎットがモード２状態を確立する。この第４送信のモードビットは 通常Ｂ端の第９図の受信回路にカウントを１２に制限させるが、受信メツセージ カウントはその後モード２において１２に制限されてもこれを防止する。

第１０図忙おいて２４ビツトメツセージの先行ビットがモード２を指示すること をＢ端のデコーダ２３２が決定すると、デコーダの出力は線３１０を介し且つク リア時にフリップフロップ３１１　（ＭＣ１０１ろ１）に入る、その結果クロッ ク入力時に信号ＲＲにより解放されるまで第１０図のｗ”−）３１２のモード２ 信号はフリップフロップ３１１に保持される。ＲＲ倍信号第９図のケゞ−ト２５ ２の出力から到来する。ゲート２５２はデート２５２に２いて２４のフルカウン トが確認されるまでＲＲ出力をトリガするマルチプレクサスイッチ３２０かもの 入力は受信せず、この時点でＲＲ倍信号出されて一層遅延モード２信号を解放し て第１０図のフリップフロップ３１１かも出る。こうして最終上〜ド変化２４ビ ットメツセージを処理するまでＢ端はモード２状態とされない。

この特殊２４ビツト受信メツセージが正規モード１通信方式でＢＲｌ　（第１１ 図）から直接周辺装置へ出されるという事実以外に、この時点でＢ端にはもう一 つの特殊動作がある。フリップフロップ３１１かも解放されたモード２信号はデ ート３１２　（ＭＣ１０１０５）に入ってＢ端に信号ＲＭ＝２を発生する。この 信号Ｒ’Ｍ＝２は第９図のデー）　３２４　（ＭＣ１０１０５）へ送られ、デー トされる。

このように発生された一ＢＭ２信号は第７図に入りデー　）　３４０　（ＭＣ１ ０１０１）を通ってフリップフロップ３４２（ＭＣ１０１３１）　ヲセットし且 つフリップフロラ７’３４４（ＭＣ１０１３１）に入ってａｏ６出力を発生する 。これは第７図ＫＴＥＳＤ信号を入力する必要なく生じる。完全な回路が両端に 含まれていることを再び思い出していただきたい。Ｇ０６は第３図のＢ端送出回 路に入り、それは前と同様に作動するがメツセージは６カウントに制限されてお りそれは５ＹＮＣビツトと、−１ビツトと、２モードピツトと重要でな（意味の ない２゛ビツト″で構成されている。第６図の回路のＢ端からの２モードピツト はＲＭ＝２人力により確立される。（−Ａは第６図のＢ端では偽であるため、そ の効果によりＲ）、４−２はＡ端への６ビツト返送に対して第６図のモード出力 をモード２となるように制御する）。第７図の回路のＢ端のフリップフロップ３ ４２は第３図の回路のＢ端からのチャネルランチＣＨＬＡ信号によりクリアされ 、それはまたＡ端について前記したようにＢ端にぢいても作動する。第７図のフ リップフロップ３４４は第３図の回路のＢ端からのカウント６でクリアされる。

この６ビツトメツセージがＡ端に受信されて第９図。

第１０図及び第１１図の回路のＡ端を通過すると、Ａ端はそのモードビットのみ を使用してコンピュータに肯定応答入力を生成し、それによりメツセージが周辺 装置からのものではなくてもコンぎユータに周辺装置自体が”サービスイン″メ ツセージを送出したものと信じさせる。Ａ端はＡ端デコーダ２３２（第１０図） からのＲＭ２出力を使用してこれを行い、それはＡ端マルチゾレクサスイッチ３ ２０（第９図）に入ってデー）２５’２に通されカウント６でＲＲとしてＡ端か ら出る、次に第８図のＡ端口路を使用し、ＲＭ２信号はフリップフロップ３６６ 　（ＭＣ１０１ろ１）及びゲート３７０（Ｍｏ、１０１０５）に入り、ＲＲはオ ンクロックでフリップフロップ３６６へ入る。その結果ケゞ−ト３７０から生じ る信号はフリップフロップ３６２　（ＭＣＩＯＩろ１）へ行きＳ■倍信号して出 される。このＳＩ倍信号第１０図の回路のＡ端で多重スイッチ３５２　（ＭＣ１ ０１７３）に入りＡ端でセレクタスイッチ２３４に信号を出す。スイッチ２３４ はいかなるモードで作動することもできる、すなわちＲＭ＝ｉ入力は他のモード ではアクションを否定しない。その結果Ａ端ではスイッチ２３４のＭＳ出力は実 際には゛修正サービスイン″となり、それは第１１図のスイッチ２４７に入って コンピュータへ通されそこに受信されて周辺装置からの゛サービスイン″応答と して解釈される。

次にコンピュータは書込みバイトを解放しようとしてそれを行うが、それについ て考える前にモード２のＡ端についてさらに詳しく説明する。

ｒ−）１４３をＮＯＲ状態とし線１６Ｌ上のいかなる“抑制″ビットもデート１ ３８に通すのを阻止することに御注意願いたい。第５図から第４図に入るＷＲＴ 、４信号も同様に線１２Ｌ上のいかなる”指令″ビットをもゲート１３７に通す のを阻止し、それはモード２（もしくはモード３）状態が維持する限り行われる 。

（モード乙においてＷＲＴ　４人力はＲｇＤ４となる）。

第５図に関しＡ端でＷＲＴ４により起因する動作について説明する。もちろんＢ 端にはＷＲＴ４はない。（そこの関連回路はモード２信号及びその導関数により 制御される）。ＷＲＴ４設定は第４図の””−）１８５を出る線ＬＥＳＤからの 各ＬＥＳＤ信号に対してフリップフロップ１９２へ通される（二重り型主従、　 ＭＣ１０１３１）、（ＩＪＳＤは各モード２送信に対してＧ０１２信号を生じる アクチペータである）Ａ端においてＬＥＳＤの意味は”丈二ビスアウトデータア ウトの先縁″ととることができる。コノ回ｕ　Ｋ　ハＯＲ／　ＮＯＲゲート１９ ３（ＭＣ１０１０５）と、もう一つのＯＲ／　ＮＯＲゲーデー１９４　（ＭＣ１ ０１０１）と２つの信号すなわちＷＲＴ６及びＧＯ１２が出されるフリップ７０ ツゾ１９５　（ＭＣ１０１３１）がある。Ｇ０１２は第３図の同じ符号の入力へ 行く、第５図の符号Ｆ１は真であればＢ端のバッファレジスタが満杯ではない（ すなわちスペースがある）ことをＡ端に示す入力を示し、Ａ端にこのような示す ことによりＡ端は１２ビット書込みメツセージを送信してＢ端り一？々ツノアレ ゾスタに通すことができる。Ｂ端のバッファレジスタ満杯を示すＦｌはＡ端に” 真”信号が発生するまでＡ端がモード２で送出するのを防止する。

第６図の００１２はｏｏ２４送信について記載したものに匹敵する方法で送信を 開始するが、モード２の送信はメツセージ当り１２ビツトに制限されている。（ 第４図からの）　ＬＥＳＤによりクロック解放される（第５図からの）　ＷＲＴ ４は第６図のフリップフロップ１９６（ＭＣ１０１ろ１）へ行く、フリップフロ ップ１９６はチャネルラッチ信号１０２０制御信号を出し、それはトランスレー タ１５３からのカウント＝１２で取消される。

第６図のフリップ７０ツゾ１４８及び１９６は線１０２のチャネルラッチ信号に 対して”　ＯＲ”ベースで機能できることが適切である。（高速もしくは最高速 送信に対しては、第６図のＷＲＴ６出力は、所望により、ＷＲＴ４をフリップフ ロップ１９６の定常的なイネ−ゾル入力ＷＲＴ４と置換してその入力とすること ができる）。

モード２送信に関する第５図の残りの説明及び第１０図のＷＲＴ４の意味及び送 信端においてモード２で生じる他の事象については受信端の事象のいくつかを検 討すれば良く２判ついただけることと思う。

第９図及び第１０図に関しＢ端で最初の６ビツト”肯定応答”を発生する前記事 象以外でＢ端にどいてモード２で生じる初期事象について説明する。Ｂ端におい てＲＲ大入力よりフリップフロップ３１１（第７ １０図）から出されろモード２信号をＲＭ＝２としモード２における受信信号で あるＲＭ２と識別される。Ｂ端ＲＭ＝２信号はＯＲ／　ＮＯＲデート３１２　（ ＭＣ１０１０５）の上位出力で発生する、この遅延ＲＭ＝２信号により（サービ スアウトの降下に対して）２４ピツトである第１のモード２メツセージがモード 変化の前に完全にＢ端に受信されることを思い出していただきたい、またモード ２メツセージの各バイトに対してフリップフロップ３１１から遅延信号ＲＭ２Ｘ が発生する。

ＲＭ２Ｘ信号は第９図の多重−ｘ、　イツチ３２０　（ＭＣ１０１７３）に入る 。それはそのスイッチをセットしその後Ｂ端にモード２が維持される限りカウン トを１２に制限する。

カウンタのトランスレータｒ−）　２２６からケゞ−ト２５２へ１２カウントが 入力されると、線２５３からＧＯ受信２１３へ信号が行って受信カウンタ２２０ を停止する、同時にゲート２５２からのＲＲ倍信号発生する。

デー）３１２（第１０図）かりのＲＭ＝２信号は第９図のＯＲ／　ＮＯＲケゞ− ト３２４へ入り前記したように信号−ＢＭ２を生じる。前記した機能の他にこの −ＢＭ２信号はスイッチ２４５．２４６及び２４１を制御する信号として第１１ 図に入り、（特殊２４ビツトモ一ド設定通信後の）後のモード２データにバイパ スレジスタをバイパスさせる替りにモード２の後のデータ（１２ビツト）ヲバツ ノアレゾスタ（全てＭＣ１０１７６）へ入力８ する。

フリップフロップ３１１（第１０図）・からのＲＭ２Ｘ信号は第１１図に行き下 位第２組のバッファレジスタＢＲ２に入力される。（各モード？受信ＲＭ２Ｘが これを行う）。

サラに１２ビット書込みデータ全部を第１１図のバッファレジスタＢＲ１〜ＢＲ １２にシフト制御することが開始される。これがどのように行われるかについて は全回路が両端にあることを思い出していただきたい、Ａ端においてＢ端のバッ ファスペースの利用可能性を制御すなわち確認することは（１２ビツトの）書込 モードバイトがＢ端に受信される時に何が生じているかを知れば良（理解できる 。このＢ端において第１０図のＲＭ＝２及び第９図からのＲＲ倍信号多重スイッ チ３３０　（ＭＣ１０１７ろ）に入力されて（第５図）出力信号Ｘ及びＹを出し 、それは受信すなわちＢ端回路にだいて第１１図のほぼ左中央のフリップフロッ プ３３１　Ｆｌへ入力される。全てのフリップフロップＦ１〜Ｆ１２が主従（Ｍ Ｃ１０１３１）　テロ　つ、全テノ’ｌ’−トＧ２〜Ｇｌ　２が６人力ＯＲ／　 ＮｏＲ（ＭＣ１０１０５）であり全てのＯＮと付されたリターンデートが４進ｏ ｐ、　／　ＮＯＲ（ＭＣ１０１０１）　テ’；ｈる。Ｂ端のＸ及びＹ信号がＦｌ をセットしてレジスタＢＲ１が満杯であることを示すことが生じる。しかしなが らＢＨ３が空でＢＲｉが満杯であれば、パルスが生じてデー）Ｇ２にバッファレ ジスタＢＲ２を開かせてＢＲｌからのデータを入れろかもしくは旧Ｒ１からＢＲ ２ヘデータをシフトすなわち転送する。同時にフリップフロップＦ１をクリアし てバッファレジスタＢＲ１がデータを受信できることを示しＦ２をセットしてＢ Ｈ３が満杯であることを示す。ＢＨ３を開いてデータを入れるＧ２からの信号は またオンクロックで主従フリップフロップＦ２をセットし、バッファレジスタＢ Ｒ１２に最初にデータが転送されるまでＧ６にＢＨ３から・（もし空であれば） ＢＲ３ヘデータをシフトさせＦ２のクリア等を行い、その時点で０１２からのパ ルスがＦ１２をセットしてＢＲｌ　２にデータが入力されＢＲｌ　２が満杯であ ることを示す。

同時はＢ端におけるバッファレジスタへの前記データシフトが行われ、第１１図 のＡ端口路は制限された範囲でＢ端と全く同じである。特にＡ端に２いて第５図 のセレクタすなわち多重スイッチ３３０　（ＭＣ１０１７３）の入力は定数−１ （すなわち線”開路″）でありフリップフロップ１９５からの１２ピット送信信 号である。

Ａ端の出力Ｘ及びＹはＡ端においてＦ１フリツゾフロツプ３３１へ入力されて（ 第１１図）フリツゾフロツ７’Ｆ１〜Ｆ１２に行き、本質的にＢ端においてアク ションを繰り返すがＡ端バッノアレジスタ（所望の場合省くことができる）にデ ータはない、これは後で明白となる理由により受信端でバッファレジスタが利用 可能なスペースを探知し続ける目的のみで行われる。

ここでモード２０Ｂ端の特徴についてさらに説明する。　１Ｓ表口ｇ　ＧＯ−５ ０１０８８（１４）第１０図に関しデー）３１４，３１５及び２５５は全”ＩＣ ０Ｒ−ＡＮＤ　／　ＯＲ−ＡＮＤ　ＩＮＶＥＲＴ　（二重２−ワイド２−６−人 力、　ＭＣ１０１１７）である。ケゞ−ト３１６及び３１７はＯＲ／ＮＯＲゲー 　デー（４進、Ｍｃｌｏｌｏｌ　）　である。

フリップフロップ２２８，３１３，３１８及び３１９は二重Ｂｍ主従フリツゾフ ロッゾ（ＭＣ１０１３１）である。

多重スイッチすなわちセレクタ２３４，３５０及び３５２は全て４進２−人カマ ルチゾレクサラッチ（ＭＣＩ　＋：Ｈ７５）である。

第１１図に関しケゞ−ト３３４はＯＲ／　ＮＯＲケゞ−ト（ｌｖｃ１０１０５） であり、ゲート３３５もＯＲ／　ＮＯＲ（ＭＣ１０１０１）であり、フリップフ ロップ３３６は主従ＣＭＣＩ　０１３１’　）である。

データが最終ランクＢＲｉ　２バツフアに通されると、Ｇ１２からのパルスはＯ Ｎデートに通されてＦ１２をセットするが、オンクロックでは行われず、デート ３３４及び３３５を通ってフリップフロップ３３６をセットしそれは一連のフリ ップフロップの第１３番目と考えることができる。フリップフロップＦ１２及び ３３６は周辺装置のアクションにより次のようにクリアされるまでセットされた ままである。周辺装置によるバイトに対する“サービスイン″要求（第４図のＢ 外回路に入力）がＬＥＳＤを発生する。（明らかにサービスもしくはデータの先 後縁共周辺装置に隣接するＢ端動作の有効信号であることをお判り願いたい）。

ＬＥＳＤはフリップフロップ３３６に入力されそれにクロッキング・グラウンド することによりクリアする。

デート３３４に信号を戻しフリップフロップ３３６に一時的にゼロ入力とし線３ ７６に信号を生じるのは（ＢＲｌ２のデータを反映する）セット状態からのこの フリップフロップ３３６のクリアである。（（）０２４送出メツセージは送出器 フリップフロップ３３６をクリアすることをお判りいただきたい）。線３７６の 信号は第１０図のケゞ〜ト３１４に入力されてゲート３１５に通され、次にフリ ップフロップ３１８からの周辺装置による要求に対する信号応答すなわち゛サー ビスアウト″を示すＭＳＢ信号すなわち”バイト“′が供給されろというステー トメントをクロックアウトする。この信号についてさらに説明する。それは周辺 装置の要求によりＢ端から発生される。すなわち周辺装置の信号はコンピュータ から受信する信号すなわち゛サービスアウト′の形式で戻される、はとんど同時 にＢＲｌ　２から周辺装置へバイトを送出するケゞ−トチャネル信号ＧＣＨ（第 １０図）も周辺装置の要求を処理するＢ端論理により発生する。この点において 第４図でＬＥＳＤを発生した周辺装置による要求も第４図で（菱形内に示す）Ｓ Ｉ倍信号発生するのに有効であったことを考えなければならない。このＳＩ倍信 号第１０図の（菱形２ され、ゲートを通ってフリップフロップ３１８に通される線３γ６の信号により 行われるクロック解放準備完了とするフリップフロップ３１８からの出力ＭＳＢ は実際には周辺装置の″サービスアウト″信号である。

（周辺装置が゛データイン″の要求をすると、”データアウト“としてのその有 効応答が丈−ビス要求の場合に匹敵する方法でフリップフロップ３１９のＭＤＢ として発生する）。゛サービスアウト′°はＢＲｌ　２のデータと共に前記した ようにゲートされて周辺装置に受信され、周辺装置はその゛サービスイン″をド ロップすることにより肯定応答を行って第４図のＢ外回路でＴＥＳＤ動作を行う 。（前記送出回路はコンピュータだけではなく周辺装置ともインターフェイスさ れていることを思い出していただきたい）。

次にＢ端のＴＥＳＤにより２つの重要な事象が生じる。

一つは第７図の回路に入力されてＡ端への６ビツト肯定応答送信を行うことであ り、それについては後記する、もう一つはＢ端でこのように発生したＴＥＳＤは 第１０図Ｂ端のセレクタスイッチ３５０に入力され線３７２へ戻ってＦ１２へ行 きそれにクロッキング・グランドすることにより第１１図のＦ１２をクリアする 。

（セレクタｒ−ト３５０のＲＭ＝２人力によりモード２の定イネーゾル信号は線 ３７４を介してＦ１２へ出される）。Ｆ１２のこのクリアはＢＲｌ２のバイトが 周辺装置に取り込まれたことを単に確認するだけである。即座にデートＧ１２は パルスを出してＢＲｌ　１のデータをＢＲｌ　２へ出しＦ１２及びフリップフロ ップ３３６をセットする。周辺装置の次の正規ステップはその゛サービスイン“ ′を呼び出すことである、すなわち他のバイトを要求することでありそれを行う 。次に前記プロセスが繰り返されて先入先出ペースで周辺装置によりバッファレ ジスタのデータシフトが行われるまで繰り返される。この時点でフリップフロッ プ３３６はセットされない。こうしていかなるＬＥＳＤ要求も第１１図のいかな る信号出力線３７６にも影響を及ぼさない。

重要なことは各データバイトがバッファレジスタに通されると、各バイトに対し て第１０図のフリップフロップ３１１からのＲＭ２Ｘ信号がバイトをバッファレ ジスタに通しＲ１ｖｉ２ＹとしてＢＲｌ２から出る。ＲＭ２Ｙ信号は第１０図の フリップフロップ３１３に入力される。

こうして各バイトのＲＭ２Ｙがフリップフロップ３１３をセットし、Ｇ１６がゲ ート３３４をオフとして次に周辺装置が空もしくはＢＲｌ　２からバイトを取得 する時期罠それをクロックアウトするすなわちバイトに対してＲＭ２Ｙのフリッ プフロップ３１３をクリアする。

重要なことは第１１図のケ”−）　３３４からのＧ１３パルスがフリップフロッ プ３１３をクリアしバッファからデータがクリアされる時にフリップフロップは クリアされたままであることである。フリップフロップ３１３もしくは３１１が セットされてぢれば第１０図のゲート３１２はＲＭ＝２のモード２出力を維持す ることに御注意願いたい。

Ａ端に隣接するコンピュータはモード２の全バイトカ周辺装置によりバッファレ ジスタから除去される前に周辺装置への書込みを充分終了できることをお判りい ただけることと思う。この点においてコンピュータは゛コマンドアウト“を呼び 出してその完了を示すことができ、それＫよりＡ端をモード２からモード１へ移 しＢ端へ２４ビツト送信を発生する。これによりバッファレジスタを空にするま で前記モード２状態の制御を行わないとＢ端はデータを失う危険がある。しかし ながらこの制御もコンピュータ指金により抑制されることがあり、それが生じる のを防止するためにバッファ２４２の指令線Ｃ１２は受信レベル変換器ＲＬＣに 直結する替りに第１１図のデー）　２．４９　（ＭＣ１０１１７）に接続される 。（ＲＭ＝２人力を有する第９図のデート３２４の出力からの）＝ＢＭ２のその デートへのＢ端入力は周辺装置がバッファレジスタからデータを得るワークを完 了するまでコマンドアウトの通過を停止する。この点に８いであるいは前記検出 誤差の場合に周辺装置はＢ端に？いて１ステータスイン”すなわちＳＴを送出し く第４図参照）、そのＳＴ倍信号第１１図のｒ−）　２４９へ通されそこでモー ド２信号を取消してコンピュータからのコマンドアウト信号を周辺装置へ通し次 にＢ端回路はモデル）に戻る。

り生じる２番目処重要な事象について説明し、ここで周辺装置からのす〜２スも しくはデータ出力の先後縁によりうまくＢ端動作が行われる、２番目に重要な事 象は肯定応答をＡ端に発生し戻すことである。前記したように肯定応答は僅か６ ビツトの一つであるが、最初のパサービスイン′°肯定応答とは違って発生され る。

ＴＥＳＤは第７図のフリップフロップ３４４にオンクロックで入力され、それは フリップフロップが−ＢＭ２によりセットされＧＯ６出力によりＡ端への６ビツ ト送信が行われるためである。−ＢＭ２によりセットされるモード２の２モード ピツトのみが重要であり、それはＢ端からの特別な最初のモード２肯定応答の場 合と同様である。Ｂ端はバッファレジスタのＢＲｌ　２バンクから取得する各バ イトに対してこの種の肯定応答を送出する。

Ａ端に８いてモード２期間中のこれらの肯定応答によりＢ端のバッファスペース 状態をＡ端で監親することができる。

バッファレジスタはＡ端には不要であるが、第１１図のＦ１〜Ｆ１２の制御回路 は少（ともＡ端で繰り返される。こうして各モード２メツセーゾがＡ端から送信 されると、第５図のセレクタスイッチ３３０のＡ端出力（＝１人力すなわち開路 と００１２により支配される）はＢ端で生じるのと同じようにＡ端Ｆ１フリツゾ フロツプＦｌ’で入力される（第１１図参照）。Ｂ端と同様にＡ端へのデート及 び順次設定及びフリップフロップのクリアはＦ１２まで行われ、フリップフロッ プＦ１２及びその後のものはＢ端の同じ符号のフリップフロップと並列にセット される。

Ａ端の７リツプフロンプ３３１からのＦ１出力（クリア金示す）は第５図のゲー ト１９３の入力としてＡ端が書込メツセージのＧ○１２侶号ｉＢ端へ送出する前 にそのゲートをイネーブルするのに必要である。

（コンピュータが送出しようとする各書込メツセージに対する第４図からのＬＥ ＳＤはその送出回路に対するフリップフロツノ１９２へのクロック入力であるが 、（）０１２の送信命令を行う前にＦ１人力によるバッファレジスタスペースの 使用可能性が必要とされる）。

書込みの１２バイトもしくはメツセージ後ｖＣＢ端におけるバッファ使用可能性 が判っていないとＡ端は停止することがある。Ａ端の必要な知識はＢ端からの６ ビツト肯定応答により得られる。Ａ端で受信するとこのようＩ・て発生したＲＲ 倍信号第１０図のＡ端セレクタ３５０へ入力され、それもＡ端のＷＲＴ４人力を 有している。ＷＲＴ４ばＢ端でＲＭ＝２が行うのと同様にＡ端のセレクタ３５０ のモード２状態を維持するＢ端から各６ビツト肯定応答を受信すると（第１０図 及び第１１図の勝３７２’ｒ介して）Ａ端のＦ１２のクリアをクロックしシリー ズ内の各下位７リツプフロツプからのインテリジェンスを次の高位７リツプフロ ツプへシフトするのはＡ端のＲＲ倍信号ある。こうしてＢ端のバッファスペース 使用可能性はＡ端で監視され時間を著しく節減できる。好ましくは異なる諒が使 用されるためＡからＢへの送信及びその逆（例えば１２ビツト書込バイト及び６ ビツト肯定応答）は同時に行うことができ、各端はそれ自体の信号を各々が他方 から来ると”信じる“信号に変換することによシ外部装置の動作維持尾使用する 論理を含んでいろ。

パイ）ｋ解放する前に（周辺装置からの）外部コンピュータの”サービスイン′ °もしく　ｉｄ　”データイン″通信条件を満足させるために、第８図の特殊回 路を使用してコン２ユータ自体の出力がコンピュータへの応答を発生する。この 回路はフリップフロップ３６０゜３６２及び３６４　（ＭＣ１０１３１）及びｒ −ト３６８（ＭＣ１０１１７）からなっている。フリップフロップ３６０は（図 でＦ開きの）従来のスイッチを有する図示の回路を具備している。スイッチを閉 成した図示の状態でフリップフロップ３６０はサービスとデータ間をトグルする すなわち第８図の右側に示すように出力ＳＩ及びＤ工を出す。しかしながらスイ ッチが開くと、フリップ７０ツブ３６０の出力はフリップフロップ３６４ｑ−ｔ ＝シフトず、ＳＩすなわち“サービスイン″を繰返し発生する。この回路はＡ端 で使用され、入力ＲＲ。

ＲＭ３及びＲＭ２は全て第９図及び第１０図のＡ端受信回路から到来し、ＷＲＴ ６は第５図から、Ｍ２は第６図から到来する。第１０図からのＲＭ２及び第５図 からのＷＲＴｔ５はモード２動作の重要なデート３６８人力でありＲＭ２は一定 すなわちセット状態であるととに御注意願いたい。こうして１２♂ットモード２ 書込みを送出すると、第８図のフリップ７０ツブへの信号をゲートした信号ＷＲ Ｔ６によりＳＩ及びＤＩ出力が生じＡ端のセレクタスイッチ３５２に入力されて セレクタ２３４からＭＳ及びＭＤ信号を発生する（第１０図）。

これらの信号は（Ａ端で−ＢＭ２のいかなる入力刊御も受けない）スイッチ２４ ７及びＡ端の適用可能受信レベル変換器を介してコン２ユータへ返送される。次 のメツセージが送出されると第４図のＡ端からのＬＥＳ及びＬＥＤ信号眞より第 ８図の７リツプフロンプ３６２及び３６４がクリアされる。重要な点ｌｉ第８図 の回路が特殊化されて２シ調整してバイトもしくはメツセージを継続的に出すた めの外部コンピュータの要求を満足させるのに必要ないかなるリターン信号も出 せることでちる。この回路はコンピュータ出力を使用してリターン信号を発生し 、Ａ端送出回路により動作開始する。この構成によりコンピュータはできるだけ 早く書込メツセージバイトを送出することかでき、バッファ、受信の使用可能性 によってのみ制約される。この点について図示するよりも多い（もしくは少い） バッファを使用できる。

前記したようにモード２のＡ端動作速度は特に重要であり、第６の送出回路は（ 第５図及び第３図の７リツプフロツプ１９５及び１９６への）カウントクリアの みならず（第５図からの）カウント及び！）０１２動作の場合にも前記入力１υ Ｉノ御と調和した最適速度で作動する。

他に注意間いたい点として、Ａ端のチャネルラッチ用ゲート３１４及び３１５（ 第１０図）は不要である。

Ａ端のチャネルラッチはモード２及びモード６において本質的にＡ端で開いてい る。大概のコンピュータ周辺装置よりも速度を速めることができる。また第１０ 図においてデコーダ２３２の直前の上位モードピントからケゞ−ト２５５へ延在 する線は常にモード２もしくｕモーｈ’３を示すビットを運ぶ線であシゲート２ ５５（ＭＣ１０１１７）の通過を制御する。

通常モード６動作は本論理のコンピュータ隣接端で確立される。ステップは第５ 図に示し前記したモード２確立ステツプと同様である。モード３においてＲＥＤ ４人力が第６図のモード設定回路に入力されるモード確立サービスの゛降下″時 ＋７］、Ｂ端での送信確立２４゛ビツト″受信はモード２に対してフリップ７０ ツブで説明したのと同様に７リツプ７０ツゾ２２８により保持される（第１０図 ）。出力ＲＭ＝３はＲＲ時、すなわち２４カウント後に生じる（第９図）。これ によシＢ端はその読取メツセージ送出準備完了し、これは通常コンピュータは周 辺装置よシも高速であるため、Ａ端で受信パッンアを使用する必要はない。

モード乙において周辺装置が最初のメツセージ全開Ｂ端に応答が生じ（第１０図 のＳＩ及びＤＩ及びデートチャネルＧＣＨのＲＭ・−６参照）すぐに周辺装置へ 返送され、これは周辺装置がコン２ユータへ読取りメツセージを送出する間継続 する。

全てのモード６メツセージが１２ビツト長であるデート３２４（第９図）の（第 １０図からの）ＲＭ＝３人力は＝ＢＭ３信号を与え、第４図のＢ端フリップ７０ ツブ４００　（ＭＣ１０１３１）をセットしてＬＥＳＤにクロック送出する。Ｇ 　Ｏ１’　２及びクリアー１２は第６図の回路について前記したように作動する 。

Ａ端においてモード乙の受信メツセージは第９図の回路で処理され、（第１０図 からの）セレクタ入力ＲＭ３が１２カウントをセットする。ｒ−）３６８へのＲ Ｍ３人力がイネーブル入力である第８図の回路はコンピュータに消失Ｓ　Ｉ　” ビット″（所望の場合ＤＩ−ビツトヲ与え、これらはＲＲ時に発生し第９図Ａ端 からのＲＲ大入力ちる。これらはセレクタ３５２に入力されＭＳ及びＭＤとして 出て行きＲＲ時にテートオンされる（第１０図及び第１１図）。

次に第４図の左下部の置換回路である第１２図を参照する。第１２図の回路はモ ード２状態に移る時に線１６Ｌのコンピュータの抑制信号が第１　ｔＸＳンクレ ジスタＲＧ１へ伝播するのを非常に有効に停止する。第４図の回路も有効である が第５図からのＷＲＴ４がＭ２信る。第１２図の回路は書込みもしくは読取状態 へ移行中の任意段階で線１６Ｌの抑制を停止するのに有効である点が改善されて いる。

第２図の回路はＡ端にデート４１０（二重２−ワイド２−６−人力″０Ｒ−ＡＮ Ｄ１０Ｒ−ＡＮＤ−ＩＮＶＥＲＴ”１．ＭＣ１０１１７）を有し、その人力ＲＥ Ｉ）１〜ＲＥＤ４及びＷＲＴ１〜ＷＲＴ４は第５図の同符号の各出力から到来す る。デートからの全出力は線４１１を介してフリップフロップ４１３（二重り型 主従フリップフロツノ、ＭＣ１０１１７入力に行く、ノリツブフロップは線１３ ２からクロック入力を受信し、その線はまた第４図に示すレジスタＲＧｉ及びＲ Ｇ２’ｅ介したコンピュータへのシフトクロックも運ぶことをお判シ願いたい。

さらにＡ端においてゲート１３８の出力はフリップ７０ノブ４１３へ通される。

正規モード１状態においてフリップ７０ツゾ４１３への線４１１人力が無い場合 、デート１３８からの出力は直接フリップフロップ４１３を介して第１パンクレ ジスタＲＧ１へ通る。しかしながら読取シもしくは書込みに向う移行状態では、 デート４１０からの出力によシいかなる信号もデート１３８から７リツプフロツ プ４１３へ通ることを阻止される。

Ｂ端すなわちＢボックスの第１２図の回路構成はフリップフロップ４１３をプリ セットする線１７Ｌ上の周辺装置入力信号を使用している。これだより本質的に 任意の６リクエストイン”が任意の周辺装置から線１６Ｌを介して偽状態に入シ 、これは多数の周辺装置’５Ｂ端で使用する時に特に望ま・しい特徴である。実 際には線１７Ｌの１オペレ一シヨナルイン″信号により線１６ｒ、上の任意゛の ゛リクエストイン″がフリップフロップ４１３に通されるのを防止する。これは Ｂボックス回路によシ２つの異なる周辺装置を取扱う場合特に重要である。こう し又゛オペレーンヨナルイン″周辺装置は実際には他からの任意の゛リクエスト イン″信号を停止する制御周辺装置である。第１２図の回路の目やは任意の“リ クエストイン゛が００２４信号を発生するのを停止するだけでなく、他端すなわ ちＡ端のコンぎユータがいかなる゛リクエストイン′″にも遭遇しないようにす ることである。この特性は実際には任意の゛′リクエストイン″をゼロとするこ とにより達成される。この点について第２図の回路はＢ端において次のように幾 分修正されることをお判り願いたい。

特に線１６（第２図）はレベル変換器ＬＣを離れた後１６Ｌの接続点とマルチプ レクサ１１０間で切られるすなわち切シ離される。マルチプレクサへの線１６人 力の替りに第１２図の線４１４がある。こうして線４１４はＢ端でマルチプレク サ１１０の代替線１６として供給を受け、その結果別の任意周辺装置による線１ ６Ｌ上の任意の゛′リクエストイン″信号がゼロとして供給される。

次にＡ端で作動してＢ端からのモード２及び６送信で消失があり且つコンピュー タからＢ端のバッファ記憶装置へのモード２送信のバイト間に消失のある゛サー ぎスイン”　Ｓ　Ｉ及び６データイン”　Ｄ　Ｉ信号をコンピュータに供給する 第８図の回路について記載する。

より効果的とし且つ低速動作を改善するためにこの回路は幾分修正する必要があ る。周辺装置ではなくＢ端ボックス自体が最初のモード２肯定応答をコンピュー タに返送開始し、この最初の肯定応答は第１０図のＲ１Ａ＝２信号がＢ端で発生 した後第９図のデート３２４からの一′−ＢＭ２信号によシ発生することを思い 出していただきたい。この＝ＢＭ２信号は第７図に入って最初のａｏ６肯定応答 のＡボックスへの返送ヲトリがする。

これには”サービスイ’／　”　Ｓ　Ｉビットが欠落している。

Ａボックスにおいてこの短い６ビツト肯定応答の受信はデコードにより（第１０ 図）フリップフロップ３１１がＲＭ２Ｘ信号を発生するように行われる。第８図 の一つの改良点はＲＭ２Ｘ信号を第８図の７リツプ７０ツノ３３６のＲＭ２人力 の替りに使用してフリップフロップ３３６のＲＲ入力全使用しないことである。

このＲＭ２Ｘ信号がフリップフロップ３６６、ゲート３７０及びフリップフロッ プ３６２に行くとすぐに、Ａ端でコンピュータへのＳＩすなわち最初の゛サービ スイン″信号が発生する、同時に最初の゛サービスイン″信号が発生すると、（ 第８図に図示せぬ）線にあるそのブリードオフが（フリップ７０ツブ３３６のＲ Ｒ大入力替９に）フリップフロップ３６６のクロック入力に返送される。その結 果ノリツブフロップ３３６がセットすなわちクリアされて別のＲＭ２Ｘの準備が 完了する。

Ａ端の第８図の回路のもう一つの改良点はデート３６８のＷＲＴ６人力のサービ スもしくはデータ、ＴＥＳＤの後縁の置換である、ＴＥＳＤ入力は第４図の同符 号出力から到来し、モード２メツセージがＢ端のバッファレジスタを充満するた めに送出される時にＡ端で発生する。この改善により第８図の回路で発生する゛ サービスイｙＩ＋すなわちＳＩ応答のコンピュータへの返送が幾分遅くなる。ケ ゞ−ト３６８の〜ＶＲＴ　６人力によりＳｌは早く発生しすぎてコンピュータは 場合によりデータを変更することがある。前記改善では移行すなわち゛サービス アウト″が欠落するまで次の゛サービスイン“を送出できない。事実ゲート３６ ８０入力としてＷＲＴ乙の替りにＴＥＳＤを使用して得られる断片的に遅延した ゛サービスイン“信号によりコンピュータへの応答は充分遅くなって任意の１バ イトに対する不用意な変化はなくなる。

次に第１６図に示す第１０図の左上部の付刃［］回路はモード２の始めすなわち 書込状態でフリップフロップ３１３をモード２状態にプリセットするのに寄与す る。

デート４２０　（ＭＣＩＤ１０５）はモード２の始めに７リツプフロツプ３１１ からＲＭ２Ｘ入力を受信する。この回路で７リツプフロツプ３１１がセットされ てフリップフロップ３１３がクリアされると、線４２１を介したＲＭ２Ｘ出力に よりフリップフロップ３１３がセントされ、セントされるとすぐにそのセット状 態が除去される。この回路はデート３１２のＲＭ＝２出力の維持に寄与する。

次に第１０図及び第１１図に関し、もう一つの改良は第１１図のケゞ−ト３３４ から第１０図のケゝ−ト３１４への線３７６を完全に除去し、本質的に（１３型 信号のデート３３４から３１４への通過を堆力やめた点である。Ｂ端において本 質的にこれにより周辺装置はモード２において常に最終バッファを確かめること ができる。Ａ端では線３７６が不要となる。本質的に線３７６を除去することに よりモード２状態で受信した外部装置のチャネルのデーティフグは行わない。

第１４図には第１１図のゲート２４９人力の本質的に新しい回路を提供するもう 一つの改良が示されている。第１４図にオイテ’ｒ”　−ｔ−４３０、４３１及 び４３２は全て三重２−３−２人カ０ＦｉＮ　ＯＲデート（ＭＣ１０１０５）で あｐ１フリップフロップ４３３は二重り型主従フリップフロップ（ＭＣ１０１３ １）である。前と同様に＝ＢＭ２はモード２−で線Ｃ１２信号の通過を阻止する 。しかしながらモード２において周辺装置が゛ステータスイン″ＳＴを生じる状 態が起ると（第４図参照）、ｓＴはフリップフロップ４３３をセットする。この セットとケ９−１４３１が組合さって（コマンドアウト等の）いがなる入力ｃ１ ２信号もモード２の間に周辺装置へ行くことを阻止し続ける。フリップフロップ ４３３はセットされると、コマンドアウトが無い場合にゲート４３２がＲＭｌの 入力を受信した後ｒ−４４３２へのＲＲ大入力よりモード１をクリアするだけで ある。

図示する実施例に関して特に説明したもの以外に本発明の基本的原理の応用はた くさん存在する。開示した基本的原理の範囲内で遠隔通信を増強するためにさま ざまな組合せおよび小組合せを行うこと力くできる。

基本的原理を逸脱することなく既知及び今後開発される等価機能を開示したさま ざまな位置や組合せにイ吏用することができ、この点につ１ハては本説明書の一 部でもある請求の範囲ができるだけ広範に有効イ生を貫くものとする。

浄書（内容に変更なし） 補正書の翻訳文提出書（制琺第１８４条の７第１卯昭和５９年１０月１７日 特許庁長官　殿 １、特許出願の表示　ＰＯＴ／ＵＳ８４１００５６７２、発明の名称　増強遠隔 データ送信装置３、特許出願人 氏名（名称）　ミリガン、ジェームス　エッチ。

４、代理人 居　所　〒１００東京都千代田区大手町二丁目２番１号新大手町ビルヂング３３ １ 請　求　の　範　囲　溝′　止 １　外部装置に隣接配置された論理装置の両端間でデジタルデータを直列送信す る並列チャネル外部装置間の論理装置において、該論理装置は前記論理装置の各 端にあって並列デジタルデータを直列形式に変換する装置と、各端にあって直列 デシタルデータを他端に送信する装置と、各端にあってそこに受信される直列デ ジタルデータを並列形式に変換する装置とを具備し、前記論理装置はさらに、 前記論理装置の第１端内にあって前記第１端に隣接する外部装置からの並列出力 の選定信号を結合して前記全論理装置の異なる各メツセージ処理状態を確立する 信号を形成する装置と、 第２端にあって前記一つのメツセージ処理状態の元で選択的に作動してその端に 受信された所定の種類のデジタルデータを一時的に記憶するバッファ装置と、第 １端内で選択的に作動して前記第２端にある前記バッファ装置内の記憶スペース の使用可能性を監視する監視装置と、 第１端内で選択的に作動し前記第２端の一層バツ７ア記憶時間中に作動して前記 第１端に隣接する外部装置からの出力の一部を前記出力に充分応答する信号とし て前記第１端外部装置へ返送し、前記バッファ装置が使用可能な記憶スペースを 有することを前記監視装置が示す時間中に前記第１端外部装置によるデジタルデ ータの以後の出力を容易にする装置を具備する論理装置。

２　請求の範囲第１項記載の装置において、さらに第２端内で選択的に作動して 前記第１端から受信される送信の選定部分から第１端への帰還信号を発生する装 置を含む論理装置。

６　請求の範囲第１項記載の装置において、さらに外部装置からの出力並列信号 によってのみ起動して前記送信装置による送信を開始する装置を含む論理装置。

４　請求の範囲第６項記載の装置において、前記起動装置は外部装置から出力さ れる異なるクロックパルスの並列信号を比較する比較器を含む論理装置。

５　請求の範囲第１項記載の装置において、直列送信されるデジタルデータメツ セージのビット数を低減する装置を含む論理装置。

６　請求の範囲第１項記載の論理装置において、直列送信されるデジタルデータ メツセージのビット数を低減する装置と、受信端の外部装置の動作を満足させる のに必要な任意の制御ビラトラ前記受信端に発生する装置を含む論理装置。

Ｚ　請求の範囲第１項記載の論理装置において、選定信号なしで直列送信される 並列デジタル信号アレイ内の所定位置に対する選定信号を受信端で発生する装置 を内蔵する論理装置。

８、請求の範囲第１項記載の装置において、第２端で選択的に作動し前記第２端 の外部装置からの選定信号を使用して前゛記第２端外部装置へ信号を返送し前記 第２端外部装置にデジタルデータを放出もしくは受信させる装置を含む論理装置 。

９　請求の範囲第１項記載の装置において、バッファ記憶時間中に選択的に作動 し前記第２端の外部装置からの選定信号を使用して、前記第２端外部装置が前記 バッファ装置からデジタルデータを除去するたびに前記第１端監視装置へ返送を 行う装置を前記第２端に含む論理装置。

１０　請求の範囲第１項記載の装置如おいて、メツセージ処理状態を確立する前 記装置は一つの所定長よりも長いデジタルメツセージ送信のためのモードデジタ ル信号発生装置を含む論理装置。

１１　請求の範囲第１項記載の装置において、外部装置に起動されて並列データ を直列形式に変換開始する装置を含む論理装置。

１２　請求の範囲第１項記載の装置において、第２端の外部装置による誤差検出 を示す出力を使用して前記バッファ装置内の一時記憶装置をバイパスするように メツセージ処理状態を変える装置を第２端に内蔵する論理装置。

手続補正書（方式） ％式％ ３、補正をする者 事件との関係　特許出願人 ５、補正命令の日付 昭和４０年Ｓ　月７９日 ６、補正により増加する発明の数 ８、補正の内容　別紙のとおり 図面のｌｉｌ：ｉＲ文のＩＶＩ書　（内容に変更なし）国際調査報告

Claims (1)

1. 【特許請求の範囲】 １　外部装置に隣接配置された論理装置の両端間でデジタルデータを直列送信す る並列チャネル外部装置間の論理装置において、該論理装置は並列データを直列 形式に変換して前記論理装置の第２端に送信する前記論理装置の第１端にある装 置と、前記第２端に受信されたデジタルデータを一時記憶する前記論理装置の第 ２端にあるバッファ装置と、前記第２端にある前記パツンア装置が満杯となる時 を確認する前記論理装置の前記第１端内にある装置とを具備する論理装置。 ２　請求の範囲第１項記載の装置忙おいて、さらに前記第２端に帰嗜信号発生装 置と前記帰還信号を前記第１端に送信する装置を含む論理装置。 ６　請求の範囲第２項記載の装置において、前記帰還信号は前記第２端内で前記 第１端から受信した送信の選定部から発生される論理装置。 ４　請求の範囲第１項記載の装置だおいて、さらに前記第１端内に、前記第２端 にある前記バッファ装置が所定量のデジタルデータを記憶するまで前記第１端ｔ ｃある外部装置へ要求信号を発生する装置を含む論理装置。 ５、請求の範囲第１項記載の装置において、さらに直列送信されるデシタルデー タメツセージのピット数を低減する装置を含む論理装置。 ９ ６　請求の範囲第１項記載の論理装置において、直列送信されるデシタルデータ メツセージのビット数を低減する装置と、受信端の外部装置の動作全満足させる のに必要な任意の制御ビットを前記受信端に発生する装置を含む論理装置。 Ｚ　請求の範囲第１項記載の論理装置において、選定信号なしで直列送信される 並列デジタル信号アレイ内の所定位置に対する選定信号を受信端で発生する装置 を内蔵する論理装置。 ８、請求の範囲第１項記載の論理装置において、外部装置からの制御信号を使用 して前記外部装置へ信号を返送し前記外部装置にデジタルデータを放出もしくは 受信させる装置全内蔵する論理装置。 ９　請求の範囲第１項記載の論理装置において、制御信号に充分応答して前記外 部装置によるデジタルデータの放出もしくは受信を容易にする信号とじて一つの 外部装置から前記外部装置へ制御信号を返送する装置を含む論理装置。 １０請求の範囲第１項記載の論理装置において、一つの所定長よシも長いデジタ ルメツセージ送信のためのモードデジタル信号発生装置を含む論理装置。 月、請求の範囲第１項記載の論理装置において、外部装置に起動されて並列デー タを直列形式に変換開始する装置を含む論理装置。 １