JPS6049938B2 - マイクロプログラムル−プ制御装置 - Google Patents
マイクロプログラムル−プ制御装置Info
- Publication number
- JPS6049938B2 JPS6049938B2 JP5759977A JP5759977A JPS6049938B2 JP S6049938 B2 JPS6049938 B2 JP S6049938B2 JP 5759977 A JP5759977 A JP 5759977A JP 5759977 A JP5759977 A JP 5759977A JP S6049938 B2 JPS6049938 B2 JP S6049938B2
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- microinstruction
- control device
- loop control
- microinstructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
本発明はマイクロプログラムによつて制御されるデータ
処理装置に係り、少なくとも１語（一般には複数語）の
マイクロ命令を繰り返すためのループ制御を含むマイク
ロプログラム制御装置に関する。
処理装置に係り、少なくとも１語（一般には複数語）の
マイクロ命令を繰り返すためのループ制御を含むマイク
ロプログラム制御装置に関する。
従来、マイクロプログラム制御装置における繰り返し制
御は次の２方式に大別できる。
御は次の２方式に大別できる。
第１の方式はマイクロプログラミングによる方式であり
、第２の方式は専用ハードウェアを付加した方式である
。マイクロプログラミングによる方式は第１図に示した
データ処理装置の構成要素であるレジスタ群１１、１２
、演算回路１３、ビット判定回路１４及びマイクロプロ
グラム制御部１５を使用し第２図に示したマイクロプロ
グラムフローに従い繰り返し回数を制御する。
、第２の方式は専用ハードウェアを付加した方式である
。マイクロプログラミングによる方式は第１図に示した
データ処理装置の構成要素であるレジスタ群１１、１２
、演算回路１３、ビット判定回路１４及びマイクロプロ
グラム制御部１５を使用し第２図に示したマイクロプロ
グラムフローに従い繰り返し回数を制御する。
このため、ループ制御だけに必要なマイクロ命令数は第
２図の例では、ループ回数の更新とその終了テストの２
語である。このループ制御用マイクロ命令の存在は乗除
算、シフト命令のように高速処理を必要とするものには
大きな問題点であり、専用のハードウェアを必要としな
いという利点があるが、乗除算の場合本質的な処理時間
の３倍という時間を費してしまうという欠点がある。一
方高速処理を目的としてループ制御用のハードウェアを
付加する方式も使われている。
２図の例では、ループ回数の更新とその終了テストの２
語である。このループ制御用マイクロ命令の存在は乗除
算、シフト命令のように高速処理を必要とするものには
大きな問題点であり、専用のハードウェアを必要としな
いという利点があるが、乗除算の場合本質的な処理時間
の３倍という時間を費してしまうという欠点がある。一
方高速処理を目的としてループ制御用のハードウェアを
付加する方式も使われている。
本方式”はハードウェアとして基本的なマイクロ命令の
繰り返し回数を計数するカウンタを中心にもつものであ
る。カウンタに予めマイクロ命令の繰り返し回数を置数
し、マイクロサイクル毎に更新（例えば、デクリメント
）し、カウンタが零となるまで・１マイクロ命令を繰り
返し実行するという最も基本的な方式およびマイクロ命
令のレパートリーを増加させ、カウンタの更新指定、ル
ープの抜け出し条件指定といつた命令によりループ制御
する高機能の方式等がある。前者は簡単なハードウェア
で実現できる利点はあるが、繰り返すマイクロ命令数が
１語となり、汎用性の点に難点がある。後者は前者の欠
点がない代わりにマイクロ命令の語長の増大あるいはハ
ードウェアの複雑さを招く欠点がある。本発明は前述し
た従来の欠点を解決すべくなされたものであり、その目
的は少なくとも１語のマイクロ命令を繰り返し実行でき
るようにし、通常のマイクロ命令で繰り返しループから
抜け出せるようにしたマイクロプログラム制御装置を提
供することにある。
繰り返し回数を計数するカウンタを中心にもつものであ
る。カウンタに予めマイクロ命令の繰り返し回数を置数
し、マイクロサイクル毎に更新（例えば、デクリメント
）し、カウンタが零となるまで・１マイクロ命令を繰り
返し実行するという最も基本的な方式およびマイクロ命
令のレパートリーを増加させ、カウンタの更新指定、ル
ープの抜け出し条件指定といつた命令によりループ制御
する高機能の方式等がある。前者は簡単なハードウェア
で実現できる利点はあるが、繰り返すマイクロ命令数が
１語となり、汎用性の点に難点がある。後者は前者の欠
点がない代わりにマイクロ命令の語長の増大あるいはハ
ードウェアの複雑さを招く欠点がある。本発明は前述し
た従来の欠点を解決すべくなされたものであり、その目
的は少なくとも１語のマイクロ命令を繰り返し実行でき
るようにし、通常のマイクロ命令で繰り返しループから
抜け出せるようにしたマイクロプログラム制御装置を提
供することにある。
上記目的を達成する為に、本発明は繰り返すべきマイク
ロ命令数を計数する手段とマイクロ命令のアドレス決定
モード（ジャンプあるいはカウントアップ）を変更する
手段を設け、モード変更によつて繰り返しループを抜け
られる事を特徴とする。
ロ命令数を計数する手段とマイクロ命令のアドレス決定
モード（ジャンプあるいはカウントアップ）を変更する
手段を設け、モード変更によつて繰り返しループを抜け
られる事を特徴とする。
以下図面に基いて本発明の好適な実施例を詳細に説明す
る。
る。
第３図には本発明になるループ制御装置３１を含むマイ
クロプログラム制御装置の一実施例を示してある。
クロプログラム制御装置の一実施例を示してある。
本マイクロプログラム制御装置の基本的な動作は（マク
ロ）命令レジスタの命令コードから決定されるスタート
アドレス３０、マイクロ命令レジスタ３６のジャンプア
ドレス３７、マイクロ命令アドレスレジスタ３３の現内
容をインクリメンタ３４により＋１したアドレス３８の
いずれかを選択するアドレス選択回路３２を介し、ア．
ドレスレジスタ３３に置数し、この内容に１対１に対応
したマイクロ命令をマイクロプログラムメモリ３５から
読み出し、これをマイクロ命令レジスタ３６に置数して
制御を行う。このマイクロプログラム制御装置に本発明
になるループ制御装置！３１を付加すると前記アドレス
選択回路３２のジャンプアドレス３７とインクリメンタ
３４の出力であるアドレス３８の２つのアドレスソース
の選択を制御することになる。次に本発明になるマイク
ロプログラムループ制く御装置３１の詳細を第４図、第
５図を用いて説明する。
ロ）命令レジスタの命令コードから決定されるスタート
アドレス３０、マイクロ命令レジスタ３６のジャンプア
ドレス３７、マイクロ命令アドレスレジスタ３３の現内
容をインクリメンタ３４により＋１したアドレス３８の
いずれかを選択するアドレス選択回路３２を介し、ア．
ドレスレジスタ３３に置数し、この内容に１対１に対応
したマイクロ命令をマイクロプログラムメモリ３５から
読み出し、これをマイクロ命令レジスタ３６に置数して
制御を行う。このマイクロプログラム制御装置に本発明
になるループ制御装置！３１を付加すると前記アドレス
選択回路３２のジャンプアドレス３７とインクリメンタ
３４の出力であるアドレス３８の２つのアドレスソース
の選択を制御することになる。次に本発明になるマイク
ロプログラムループ制く御装置３１の詳細を第４図、第
５図を用いて説明する。
第４図はマイクロ命令の基本形を示したものであるが、
０番目のビットが４゜０゛の時、ジャンプ系の命令であ
り、ピン日２〜２３をジャンプアドレス・フィールドに
あて、ビットが′４Ｆ′の時、アドレスレジスタ３３の
カウントアップ系の命令であり、インクリメンタ３４出
力（３８）を次アドレスとする。本発明のループ制御用
のマイクロ命令は同図Ｃに示したループ数設定命令であ
り、ビット６〜１１のフィールドをループ数の設定にあ
てるものとする。本マイクロ命令形式を基本に構成した
マイクロプログラムループ制御装置３１の詳細を第５図
に示す。本装置はループ数設定ノマイクロ命令コードを
解読するデコーダ５１ループ制御を指示するフリップフ
ロップ５２、カウンタ５４をインクリメント（＋１）す
るクロックを許可するためのゲート５３、カウンタ５４
の出力がすべて零であることを検出するゼロ検出ゲート
５５、上記フリップフロップ５２をリセットするクロッ
クを許可するゲート５６、マイクロ命令のビット０を通
過あるいは反転させるための排他論理和ゲート５７、及
びその出力の反転のためのインバータ５８から構成され
る。まずマイクロ命令の繰り返し時の動作について述べ
る。
０番目のビットが４゜０゛の時、ジャンプ系の命令であ
り、ピン日２〜２３をジャンプアドレス・フィールドに
あて、ビットが′４Ｆ′の時、アドレスレジスタ３３の
カウントアップ系の命令であり、インクリメンタ３４出
力（３８）を次アドレスとする。本発明のループ制御用
のマイクロ命令は同図Ｃに示したループ数設定命令であ
り、ビット６〜１１のフィールドをループ数の設定にあ
てるものとする。本マイクロ命令形式を基本に構成した
マイクロプログラムループ制御装置３１の詳細を第５図
に示す。本装置はループ数設定ノマイクロ命令コードを
解読するデコーダ５１ループ制御を指示するフリップフ
ロップ５２、カウンタ５４をインクリメント（＋１）す
るクロックを許可するためのゲート５３、カウンタ５４
の出力がすべて零であることを検出するゼロ検出ゲート
５５、上記フリップフロップ５２をリセットするクロッ
クを許可するゲート５６、マイクロ命令のビット０を通
過あるいは反転させるための排他論理和ゲート５７、及
びその出力の反転のためのインバータ５８から構成され
る。まずマイクロ命令の繰り返し時の動作について述べ
る。
マイクロプログラムメモリ３５より読み出されたマイク
ロ命令ａのビットＯ〜２がすべて゜“Ｆ゛の時（すなわ
ち、ループ数設定命令の時）、デコーダ５１は４入力Ｎ
ＡＮＤゲートであり、クロックφを通過させ、その出力
にｂが発生する。ｂによりフリップフロップ５２がセッ
トされると共に信号６によりカウンタ５４にマイクロ命
令ビット６〜１１の６ビット（ループ数）が置数される
。上記フリップフロップ５２の負出力Ｃは“０″となる
ため、次からマイクロ命令のビットが゜゜０゛のジャン
プ系命令の時に限つてゲート５３はクロックｉの通過を
許可し、信号ｄとしてカウンタ５４にインクリメント信
号を加え、カウンタ５４の現内容を＋１する。従つて、
カウントアップ系のマイクロ命令ではカウンタ５４はイ
ンクリメントされない（現内容を保持する）。以上の動
作が続いてカウンタ５４の内容が全て“゜０゛となつた
時、フリップフロップ５２の負出力Ｃも“０゛であるこ
とからゼロ検出ゲート５５出力は“゜１゛となる。この
結果、ゲート５６はクロックφを通過して前記フリップ
フロップ５２をリセットする一方、排他論理和ゲート５
７によりマイクロ命令のビット０を反転させ、ジャンプ
系マイクロ命令であつてもその出力ｅば゜１−インバー
タ５８出力ｆは“゜０゛となつて第３図におけるアドレ
ス選択回路３２でインクリメンタ３４出力を次アドレス
に指定してループを抜け出す。この様子を第６図に示し
ている。次に通常時の動作について述べる。
ロ命令ａのビットＯ〜２がすべて゜“Ｆ゛の時（すなわ
ち、ループ数設定命令の時）、デコーダ５１は４入力Ｎ
ＡＮＤゲートであり、クロックφを通過させ、その出力
にｂが発生する。ｂによりフリップフロップ５２がセッ
トされると共に信号６によりカウンタ５４にマイクロ命
令ビット６〜１１の６ビット（ループ数）が置数される
。上記フリップフロップ５２の負出力Ｃは“０″となる
ため、次からマイクロ命令のビットが゜゜０゛のジャン
プ系命令の時に限つてゲート５３はクロックｉの通過を
許可し、信号ｄとしてカウンタ５４にインクリメント信
号を加え、カウンタ５４の現内容を＋１する。従つて、
カウントアップ系のマイクロ命令ではカウンタ５４はイ
ンクリメントされない（現内容を保持する）。以上の動
作が続いてカウンタ５４の内容が全て“゜０゛となつた
時、フリップフロップ５２の負出力Ｃも“０゛であるこ
とからゼロ検出ゲート５５出力は“゜１゛となる。この
結果、ゲート５６はクロックφを通過して前記フリップ
フロップ５２をリセットする一方、排他論理和ゲート５
７によりマイクロ命令のビット０を反転させ、ジャンプ
系マイクロ命令であつてもその出力ｅば゜１−インバー
タ５８出力ｆは“゜０゛となつて第３図におけるアドレ
ス選択回路３２でインクリメンタ３４出力を次アドレス
に指定してループを抜け出す。この様子を第６図に示し
ている。次に通常時の動作について述べる。
通常（ループ数設定命令が出されていない状態）フリッ
プフロップ５２はリセット状態であり、負出力Ｃは“１
゛となつているため、ゲート５３、ゼロ検出ゲート５５
は禁止状態（出力“゜０゛）にあり、カウンタ５４のイ
ンクリメントは行われす更に排他論理和ゲート５７は通
過モードとなる。
プフロップ５２はリセット状態であり、負出力Ｃは“１
゛となつているため、ゲート５３、ゼロ検出ゲート５５
は禁止状態（出力“゜０゛）にあり、カウンタ５４のイ
ンクリメントは行われす更に排他論理和ゲート５７は通
過モードとなる。
従つて、マイクロ命令のビットＯが゜゜０゛の時（ジャ
ンプ系マイクロ命令）は出力ｅは４６０゛、インバータ
５８出力ｆは“１゛となり第３図におけるアドレス選択
回路３２はマイクロ命令のジャンプアドレスフィールド
（ピン日２〜２３）を選択し、ビットＯが゜“１゛の時
は出力ｅは“゜１゛ｆは“０゛となリインクリメンタ３
４出力を選択する。以上のように、図示した実施例によ
ればマイクロプログラムの繰り返しを行うために、その
繰り返し数を設定するマイクロ命令を発するだけで特別
のマイクロ命令を準備することなく、任意語数のマイク
ロ命令群を効率よくループさせる事が可能となる。
ンプ系マイクロ命令）は出力ｅは４６０゛、インバータ
５８出力ｆは“１゛となり第３図におけるアドレス選択
回路３２はマイクロ命令のジャンプアドレスフィールド
（ピン日２〜２３）を選択し、ビットＯが゜“１゛の時
は出力ｅは“゜１゛ｆは“０゛となリインクリメンタ３
４出力を選択する。以上のように、図示した実施例によ
ればマイクロプログラムの繰り返しを行うために、その
繰り返し数を設定するマイクロ命令を発するだけで特別
のマイクロ命令を準備することなく、任意語数のマイク
ロ命令群を効率よくループさせる事が可能となる。
以上詳細に説明したように、本発明によれば、マイクロ
プログラムにおける繰り返し制御を行うために、その繰
り返し回数の更新をマイクロプログラムによらず極く簡
単なハードウェアで実現したことにより繰り返し部に特
殊なマイクロ命令を必要とせすに高速化を図れる効果を
奏する。
プログラムにおける繰り返し制御を行うために、その繰
り返し回数の更新をマイクロプログラムによらず極く簡
単なハードウェアで実現したことにより繰り返し部に特
殊なマイクロ命令を必要とせすに高速化を図れる効果を
奏する。
第１図は従来のループ制御を説明する図、第２図はルー
プ制御のフローチャート、第３図は本発明を含むマイク
ロプログラム制御装置の一実施例を説明する。 図、第４図はマイクロ命令の基本形を示す図、第５図は
本発明によるマイクロプログラムループ制御装置の具体
的な実施例を説明する図、第６図はマイクロ命令の流れ
を示す図である。５１・・・デコーダ、５２・・・フリ
ップフロップ、５ノ３，５６・・・ゲート、５４・・・
カウンタ、５５・・・ゼロ検出ゲート、５７・・・排他
論理和ゲート、５８・・・インバータ。
プ制御のフローチャート、第３図は本発明を含むマイク
ロプログラム制御装置の一実施例を説明する。 図、第４図はマイクロ命令の基本形を示す図、第５図は
本発明によるマイクロプログラムループ制御装置の具体
的な実施例を説明する図、第６図はマイクロ命令の流れ
を示す図である。５１・・・デコーダ、５２・・・フリ
ップフロップ、５ノ３，５６・・・ゲート、５４・・・
カウンタ、５５・・・ゼロ検出ゲート、５７・・・排他
論理和ゲート、５８・・・インバータ。
Claims (1)
- １ マイクロプログラムメモリのアドレスを順次指定し
、該アドレスにより指定されたマイクロ命令を順次マイ
クロ命令レジスタに読み出してデータ処理を行うものに
おいて、少くとも１語のマイクロ命令を繰り返し実行す
る事を指定する手段と、その繰り返し回数を置数する手
段と該置数手段の内容を更新する手段と、該マイクロ命
令の繰り返し実行を停止する条件を判定する手段と、マ
イクロプログラムモードをジャンプからカウントアップ
に変更する手段とを有し該指定手段がマイクロ命令の繰
り返しを指定しジャンプ系のマイクロ命令を実行する時
に限つて、該置数手段に置数された繰り返し回数を前記
更新手段により更新し、該判定手段が繰り返し実行の停
止を検出した時に、該変更手段によりマイクロプログラ
ムモードをカウントアップとし、繰り返しのループを抜
けるようにしたマイクロプログラムループ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5759977A JPS6049938B2 (ja) | 1977-05-20 | 1977-05-20 | マイクロプログラムル−プ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5759977A JPS6049938B2 (ja) | 1977-05-20 | 1977-05-20 | マイクロプログラムル−プ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53143142A JPS53143142A (en) | 1978-12-13 |
| JPS6049938B2 true JPS6049938B2 (ja) | 1985-11-06 |
Family
ID=13060307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5759977A Expired JPS6049938B2 (ja) | 1977-05-20 | 1977-05-20 | マイクロプログラムル−プ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049938B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100252136B1 (ko) | 1997-12-29 | 2000-04-15 | 윤종용 | 디지털 신호 처리 칩에서의 반복 구문 실행 제어회로 |
-
1977
- 1977-05-20 JP JP5759977A patent/JPS6049938B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53143142A (en) | 1978-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181942A (en) | Program branching method and apparatus | |
| US4155120A (en) | Apparatus and method for controlling microinstruction sequencing by selectively inhibiting microinstruction execution | |
| JPH05158687A (ja) | プログラム制御方法及びプログラム制御装置 | |
| US4047247A (en) | Address formation in a microprogrammed data processing system | |
| JPH0769791B2 (ja) | マイクロプロセッサ | |
| JPS6049938B2 (ja) | マイクロプログラムル−プ制御装置 | |
| KR860001933B1 (ko) | 데이타 처리장치에 있어서의 타이밍 제어방식 | |
| JPS6079431A (ja) | プログラマブルコントローラのパイプライン処理方法 | |
| JPS6019018B2 (ja) | デ−タ処理システム | |
| SU943730A1 (ru) | Микропрограммное устройство управлени | |
| JPS6133721Y2 (ja) | ||
| SU1273939A1 (ru) | Микропроцессор | |
| SU1262516A1 (ru) | Микропрограммное устройство управлени | |
| JP2637070B2 (ja) | マイクロ命令先頭アドレス生成方式 | |
| JPH0375904B2 (ja) | ||
| JPH04255028A (ja) | マイクロプロセッサ | |
| JPS6353643A (ja) | 命令制御装置 | |
| SU970367A1 (ru) | Микропрограммное управл ющее устройство | |
| JP2020140290A (ja) | 中央演算処理装置 | |
| JPH04353925A (ja) | 演算装置 | |
| JPS6031644A (ja) | マイクロプログラム制御装置 | |
| JPS62271022A (ja) | マイクロプログラム制御装置 | |
| JPH0158528B2 (ja) | ||
| JPS6017146B2 (ja) | 演算装置 | |
| JPS5932819B2 (ja) | アドレス制御装置 |