JPS6048996B2 - サイリスタ変換器の異常検出装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は点弧パルスによつて点弧制御されるサー゛’一
−Ｊ−− 一゛■・・ ・ ・゛ にＪ−Ｊ−Ｊ−
ｌ■フカ 十畠器の異常を検出するサイリスタ変換器の
異常検出装置に関する。

〔発明の背景〕

従来、サイリスタ変換器の異常検出はサイリスタが転流
失敗し過電流が流れたことで検出している。

そのため、異常が発生すると被害が大きくなるのを避け
られない。ところで、サイリスタの異常には短絡状態に
なるブレークダウンと順方向耐電圧が低下するブレーク
オーバとがある。サイリスタの順方向耐電圧は電源電圧
（実効値）の大きさに電圧変換を考慮してある余裕があ
るように定められる。しかし、サイリスタの劣化により
順方向耐電圧が徐々に低下する。順方向耐電圧が電源電
圧より小さくなると、点弧パルスに関係なく導通するよ
うになる。ブレークオーバになると次のような問題のあ
る現象を生じる。（ａ）ブレークオーバしたアームの通
電期間が長くなり、このアームに用いられているサイリ
スタ保護用のアノードリアクタやヒューズの定格がオー
バして焼損したり溶断したりする。

（ｂ）アームが複数の並列接続のサイリスタより成る場
合には、ブレークオーバした素子に電流が集中するため
上記の（ａ）に述べた状態が加速され、このため例えば
ヒューズが溶断して外面的には一度正常な状態に復帰す
るが、残りのサイリスタが定格オーバを起こし、やがて
破損に至り事故の被害は増大する。

（ｃ）アームがブレークオーバ状態にある場合、例えは
電動機速度を低下させるように制御するときには位相制
御が不能となり、停止すべき位置にて電動機が停止せす
電動機の負荷を破損する。

等の現象が生じる。以上のように、ブレークオーバの場
合、一般にあるアームの全てが異常にならないと異常検
出ができず、このため事故の被害が大きくなるばかりて
なく復１印こも時間を要し稼動率の向上という面からも
問題があつた。

次に逆並列短絡の場合を考える。

順、逆両サイリスタ変換器において、順変換器のある一
相分のサイリスタが導通状態にあるときには、逆変換器
に順電圧が印加されているサイリスタのゲートにノイズ
等による誤パルスが印加されると、順逆サイリスタ変換
器間で逆並列短絡が生じる。従来、この検出には順、逆
のそれぞれに電流検出器を設け、その差が一定値以上を
有することをもつて逆並列短絡の検出を行なつていた。
上記のブレークオーバ及び逆並列短絡以外の事故にサイ
リスタ変換器には転流失敗という現象がある。

サイリスタ変換器を例えば電動機制御に適用して、回生
制動中に再加速するような場合に転流失敗が生じやすい
が、従来はこの検出方法として、転流失敗が起きて過電
流になることをまつて過電流検出を行ないサイリスタの
ゲート制御あるいはヒューズ、遮断器により回路を遮断
する方法．−が採られていた。このため過電流検出器の
動作時にはかなりの大電流が流れた後でないと回路遮断
が不可能であり、事故による被害が大きくなつたり、被
害は防げても遮断器の寿命を短かくしていた。以上のよ
うに、従来はサイリスタ変換器に対する有効な手段がな
かつた。

これを、図面によりさらに具体的に説明する。第１図は
本発明の対象となるサイリスタ変換器の回路図である。
第１図において、１〜６はサイリスタで、３相ブリッジ
接ク続されてサイリスタ変換器７を構成しており、その
直流出力側には負荷８が接続され、交流入力側には３相
交流電源１１が接続されている。サイリスタ１〜６のそ
れぞれのゲートはゲートパルス発生器９に接続され、定
められた位相で相ごとに順次点弧が行なわれている。交
流電源１１のＵ，■，Ｗ各相には変流器１０Ｕ，１０Ｖ
，１０Ｗがそれぞれ設けられ電流検出器１２によつて電
流を検出し、各相の電流通流角及び平均電流値が異常検
出器１００に送られるようになつている。異常検出器１
００は各相ごとの点弧パルスと電流通流角等からサイリ
スタの異常の有無を検出するものである。第２図は第１
図回路の正常時における各相の点弧パルスど電流通流角
を示すものである。

第２図Ａは交流電源１１の線間電圧波形を示し、Ｂは各
相のゲートパルス信号（制御遅れ角α＝３００の楊合）
を示し、Ｃは各相を流れる線電流（電流通流・角）を示
している。ここで転流重なり角は無視してある。Ｕ，■
，Ｗ各相を流れる線電流は第１図のサイリスタ１〜６の
全てが正常てある場合には正側、負側とも１２０全の位
相差となり各相は平衡した状・態となつている。

サイリスタの正常、異常を検出する従来の構成は次のよ
うな考えに基いている。例としてＵｐ相のみについて説
明する。サイリスタ１が正常である場合には、Ｕ，相に
流れる電流の通流期間はＵｐ相のゲートパルス信号（主
パルス）が第２図Ｂに示すＭ已の如く発生してから■２
相のゲートパルス信号Ｍ円が発生するまでの１２００の
期間（この場合転流重なり角は考慮しない）のみである
。なお、以上のゲートパルス信号と電流の通流期間との
関係はゲートパルス信号が移相されたとき（つまり、制
御遅れ角αが変化したとき）でも変わることはない。逆
に、Ｕｐ相のサイリスタ１が異常の場合には（ただし、
この場合開放故障は考慮しない）上述した通流期間以外
に必らず電流が流れるので、Ｖ２相のゲートパルス信号
ＭＰｌが出てからＵｐ相のゲートパルス信号ＭＰ２が出
るまでの期間にＵｐ相に、第２図Ｂの×印の期間に電流
が流れるか否かを検出することによりサイリスタが正常
であるか否かを判別することができる。

以上のような考えを基に、第１図の異常検出器１００の
構成として、第３図に示すものが考えられる。

第３図は３相のうちのＵｐ相についてのみ示したもので
あるが、他の相についても全く同回路である。

第４図は第３図回路の各部信号の動作波形図である。第
３図において、１０１は遅延回路、１０２はメモリ回路
、１０３はアンド回路、１０４はオア回路、１０５はフ
ィルタ、１０６は比較器、１０７はバイアス回路、１０
８はメモリ回．路、１１０は警報回路である。Ｕｐ相の
ゲートパルス信号ＭＰＯ，ＭＰ２（第４図にＡで示す）
と■２相のゲートパルス信号ＭＰｌ，ＭＰ３（第４図に
Ｂで示す）とにより、すなわち■，相のゲートパルス信
号ＭＰｌ，ＭＰ３を遅延回路１０１により角度でＴｄだ
け遅らせた信号でメモリ回路１０２をセットし、Ｕ，相
のゲート信号ＭＰＯ，ＭＰ２によりリセットして第４図
Ｃの信号を作る。

遅延回路１０１を用いることにより第４図Ｄで示す電流
波形の重なり角による電流通流期間の変化を補つている
。第４図Ｅに示すように、ゲートパルス信号Ｍ已が出る
前に電流が流れたとすると比較器１０６の出力は第４図
Ｆに示す波形となり（この場合、フィルタ１０５及びバ
イアス回路１０７により誤動作を防止している）、メモ
リ回路１０２の出力と比較器１０６の出力との論理積を
アンド回路１０３てとることにより第４図Ｇの信号が検
出でき、この信号Ｇでメモリ回路１０８をセットするこ
とにより第４図Ｈに示すように異常検出が可能となる。
しかし、この第３図の回路では、第４図の×印の期間（
第４図Ｄ参照）にノイズ等の誤信号が電流検出器に入つ
てこれを比較器１０６が検出するとサイリスタ異常を検
出してしまう。

また、Ｕｐ相のゲート信号に誤パルスが１個人つたとき
にも検出してしまうという問題がある。実際には、１個
の誤パルスが入つてもサイリスタが異常となりサイリス
タ破損となることはほとんどない。また、第３図回路て
はサイリスタ異常を検出するには検出回路が６回路必要
であるという問題点もある。さらに、転流重なり角は電
流により変化するものであるのに、第３図の回路ではこ
れを一定値としている点にも問題がある。〔発明の目的
〕 本発明は、上記した問題点を解決し、サイリスタ変換器
における異常を迅速かつ確実に検出することのできるサ
イリスタ変換器の異常検出装置を提供することを目的と
するものである。

〔発明の概要〕

本発明の特徴は、ゲートパルス発生器の点弧パルスによ
り決まる通流期間以外の期間に電流が流れたことで発生
する異常検出信号が連続して２回以上発生したときに異
常と判断する構成を採用することにある。

〔発明の実施例〕

以下、図面により本発明を説明する。

第５図本発明の一実施例を説明する回路図て、一相分に
ついて示してあるが、このうちのオア回路１２０，１２
１は他の相にも共用できる。

第６図は第５図回路の各部信号の動作波形図てある。第
５図において、１２０，１２１はオア回路、１２２はメ
モリ用のフリップフロップ（以下ＦＦと略記する）回路
、１２３はリセット付き積分器、１２４は比較器、１２
５，１２６はアンド回路、１２７，１２８は微分回路、
１２９はＦＦ回路１３０は遅延回路である。第６図Ａは
ゲートパルス発生器の信号であり、このうちの■相の信
号、すなわちＶｐ及びＶＮ、をオア回路１２１に入力し
、このオア回路１２１の出力信号によりＦＦ回路１２２
をセットする。

一方、Ｕ相の信号Ｕｐ及びＵＮをオア回路１２０に入力
しその出力信号てＦＦ回路１２２をリセットすると、Ｆ
Ｆ回路１２２の出力としては第６図Ｂに示す信号が得ら
れる。この信号Ｂ７５く発生している期間リセット付き
積分器１２３が一定値を積分すると第６図Ｅの実線波形
の信号となり、電流の平均値ＶＩＦ（Ｅに点線波形で示
してある）と積分器１２３の出力とを比較器１２４で比
較することにノより第６図Ｆの信号を得る。この信号Ｆ
と、ＦＦ回路１２２の出力とのアンドをアンド回路１２
５でとることにより第６図Ｇの信号（非通流期間信号）
を得る。すなわちリセット付き積分器１２３の積分時間
を変えることにより、電流に応じた転５流重なり角ｕを
考慮したＵ相に電流が流れない期間（６０−ｕ）を第６
図Ｇとして検出することができる。転流重なり角ｕと積
分時間との関係について具体的に説明する。

電流１と転流重なり角ｕの関係Ｏは次式で表わすことが
できる。 α：制御遅れ角 ｆ：周波数 １：転流インダクタンス Ｅ：電源電圧 （１）式の関係を図示すると第９図に示す特性ａのよう
になる。

特性ａを直線ｂで近似し、その係数をｋとすると電流１
と転流重なり角ｕの関係は次式のように近似式として表
わすことができる。 ｕ−＋Ｋｊ・・・・（２）係
数ｋで近似すると、転流重なり角ｕは実際の重なり角よ
り大きめのものとなり本発明にとつては望ましいものに
なる。

（２）式は第１０図のような特性となり、転流重なり角
ｕは電流１の大さに比例する。

例えば電流１。のときの転流重なり角は夷となる。（１
）式の周波数Ｆ，転流インダクタンス１，電流電圧Ｅは
一定であるので係数ｋも一定となる。転流重なり角ｕは
電流１の大きさに比例するので、転流重なり角ｕの時間
換算値を求めるには（２）式の係数ｋに対応した積分時
定数、積分入力で決定される積分係数、具体的には一定
の入力を一定の積分時定数で積分し、その積分信号がＫ
ｊ値になつたことを検出することにより求められる。例
えば、第１０図の転流重なり角（時間換算値）ＵＯは積
分信号がＫｊＯになつたことを検出することにより求め
られる。ここで、第６図Ｃにぬりつぶして示したような
異常電流がＵ相に流れたとする。Ｕ相電流Ｃを電−流検
出器１２で整流した波形は第６図Ｄとなり、この信号Ｄ
とアンド回路１２５の出力信号Ｇとのアンド回路１２６
でとると第６図Ｋの信号が得られる。信号Ｋは非通流期
間に電流が流れたことを示す。この信号Ｋを微分回路１
２８に入力して得．られる信号Ｋの立ち上がり信号でオ
フ遅延回路付きＦＦ回路１２９をセットし、またアンド
回路１２５の出力信号Ｇを微分回路１２７に入力して得
られる立ち上がり信号でＦＦ回路１２９をリセットする
と、第６図Ｌに示す信号が得られる。ここ５で斜線で示
した部分ＴＤｌが、ＦＦ回路１２９がリセットされてか
らの遅延時間である。遅延回路１３０はオン遅延特性と
してあるので、ＦＦ回路１２９の出力は出力端子１には
発生しない。次に２回連続して異常電流が流れた場合を
考えつる。

この場合は、アンド回路１２６の出力Ｋが第６図右側に
示すようになり、これによりＦＦ回路１２９の出力信号
Ｌも第６図右側に示すようになる。すなわち、時刻Ｔｌ
２で遅延回路１３０がリセットされる前に時刻Ｔ３ｌで
セット信号が発生しているので、遅延回路１３０はリセ
ットされない。ここで、遅延回路１３０の遅延時間τＤ
２を図のように時刻Ｔｌ．より遅らした時間に設定すれ
ば、異常検出信号が２回連続したときに出力端子１から
出力信号を発生させるようにすることができる。さらに
遅延時間ＴＤ２を長くすれば、異常検出信号が３回連続
したときに出力端子１から出力信号が発生するようにで
きる。ここで、信号ＶＲは電源ノ投入時の初期リセット
信号で、ＦＦ回路１２２，１２９を初期リセットする。
過電流検出器等と併用して第５図回路を用いることによ
り、誤パルスやノイズ等で誤検出することなくサイリス
タ異常を検出することができるようになる。

なお、第５図の実施例においては、第１図に示したサイ
リスタ１〜６のうち正極側及び負極側のサイリスタ異常
をまとめて検出するとして説明したが、各アームごとの
異常を検出することも、可能である。

第７図はサイリスタＵｐの異常を、第８図はＵＮの異常
を検出する実施例回路図である。符号は第５図の場合と
同一にしてある。第７図，第８図の動作は第５図，第６
図に対する説明から容易に類推できるので重複して説明
はしない。本発明によれは次の効果を生じる。

（１）サイリスタの異常を迅速，正確に検出できる。

（２）検出期間が例えば（６０−ｕ）０と短かいので、
誤差パルスによる検出誤差が生じにくい。

（３）複数回連続して異常電流が流れたとき異常信号を
発生する方式であることから、誤検出がなくなる。（４
）検出期間を（６０−ｕ）０とすることにより回路構成
を簡単にすることができる。

（５）検出期間を（２４０−ｕ）０とするとサイリスタ
変換器のアームごとに検出が可能となる。

（６）ゲートパルス発生器のパルスのタイミングで決め
る方式であることから、電流波形の歪みなどには影響さ
れない。〔発明の効果〕 以上説明したような本発明はサイリスタが通流すべき期
間以外の期間に通流したことにより発生する異常検出信
号が同一のサイリスタについて連続して２回以上発生す
ると異常と判断している。

このため、サイリスタのブレークオーバを外来ノイズに
影響されることなく確実かつ迅速に検出できると共に、
ブレークダウンも速やかに検出可能となり、サイリスタ
の異常検出を合理的に行うことができる。

【図面の簡単な説明】

第１図は本発明の対象となるサイリスタ変換器の回路構
成図、第２図は正常時における各相点弧パルスと通流角
とを説明する図、第３図は異常検出器の一例を示す回路
図、第４図は第３図の各部信号の波形図、第５図は本発
明の一実施例回路図、第６図は第５図の各部信号の波形
図、第７図及ひ第８図は本発明の他の実施例回路図、第
９図，第１０図は本発明の動作を説明するための特性図
である。 １〜６・・・・・・サイリスタ、７・・・・・・サイリ
スタ変換器、９・・・・・・ゲートパルス発生器、１０
０・・・・・・異常検出器、１２３・・・・・・リセッ
ト付き積分器、１２４・・・・比較器、１２７，１２８
・・・・・・微分回路、１３０・・・・・・遅延回路。

Claims (1)

【特許請求の範囲】
1. １ ゲートパルス発生器が出力する点弧パルスによつて
   点弧制御される３相ブリッジ接続されたサイリスタ変換
   器において、前記サイリスタ変換器に流れる各相電流を
   検出する電流検出器と、前記サイリスタ変換器の任意一
   相のサイリスタへの点弧パルスをリセット信号として入
   力すると共に前記任意一相と１２０゜遅れ位相の他相の
   点弧パルスをセット信号として入力する第１メモリ手段
   と、前記電流検出器で検出した電流平均値と前記第１メ
   モリ手段の出力信号とを入力して転流重なり角の期間を
   求める重なり角演算手段と、前記第１メモリ手段が出力
   を生じているセット期間から前記重なり角期間を差し引
   いて非通流期間を求める非通流期間演算手段と、前記非
   通流期間内に前記電通流検出器が電流を検出するとセッ
   トされ、前記非通流期間の開始時にリセットされる第２
   メモリ手段とを具備し、前記任意一相に加えられる点弧
   パルスの連続した２個以上に亘り前第２メモリ手段が出
   力を生じているときに異常と判断することを特徴とする
   サイリスタ変換器の異常検出装置。