JPS6048660A - 入力・出力分離スキヤナの走査線ズレを生じさせない方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、カラースキャナ等の画像走査型記録装置、
特に入力シリンダと出力シリンダが独立に回転して原稿
画像から複製画像を得る装置における回転方向の倍率変
換、画像シフトを行う記憶装置の走査線ズレを生じさせ
ない制御方法に関する。

従来カラースキャナにおいては、入力シリンダと出力シ
リンダは機械的、物理的に同軸に回転する場合倍率変換
の要請に基づいて、回転方向については画像入力信号か
ら複製出力信号の間にデジタル信号記憶装置を設け、書
き込みサンプリング周波数と読み出しサンプリング周波
数の比を任意に変えて倍率変換を行っている。（副走査
方向の倍率変換については入力ヘッド及び出力ヘッドの
移動速度比を任意に変えて倍率変換を行っている。）こ
の発明はこの記憶装置、特に、記憶装置の制御方法に関
するものでラシ、とりわけ以下ｔＣ［、明する走査線ズ
レを防止する方法に関す。

前記の記憶装置の記憶容量は、通常１走査線分であシ、
従って１走査線の記憶容量に画像信号の書き込みと読み
出しを行っている。この方法を用いると原画像と複製画
像の入力位置（１回転中の角度）と出力位置（角度）及
び所定倍率によっては１走査線動作中にある画素の信号
の書き込みが終ったのちに、その信号の読み出しを行う
という正常な関係が保てなくなシ信号の書き込みがなさ
れないうちに、信号の読み出しを行う必要の生じる場合
がしばしば発生する。ある画素の信号の書き込みがなさ
れないうちにその信号の読み出しを行うということは、
実際には１走査線前の隣接画素の信号が読み出されると
いうことであり、１走査線の記録の中に隣接した走査線
の信号が混在するという不都合がある。これを”走査線
ズレ”と称している。

上記の欠点を補う方法として、原画像の入力角度と複製
画像の出力角度を重ならないよう、例えを後者に割シあ
てる方法がある。この方法はドラム半周分の大きさしか
利用されないという難点がある。又主走査方向に複数種
の色分解画像を列脱されない難点がある。

そこで記憶装置の記憶容量を２走査線分として各１走査
線分には各々書き込みと読み出しを交互に行うことによ
シ、この難点は解消する様にしている。

しかし、複製画の大きさをさらに大きくしたい要望があ
シ、これに応えるべく入力シリンダ、出カシリンダ共大
きくすると、製作上入力シリンダ、出力シリンダを同軸
に製作するのが困難となるし、また装置の輸送、搬入設
置にも困難が伴う。そこで入力部と出力部とを別々に製
作することによシ、これら同軸に製作することの困難さ
、装置の輸送、搬入設置の困難さが著しく減少する。さ
らに設置場所として既存の場所を使用しなければならな
い要求に対して、あるいは１体物長が不足する場所に設
置しなければならない要求に対しては、装置が入力側と
出力側に分離していることにより、設置できる利点が生
じる。

このことは、入力シリンダと出カシリンダ軸各各が独立
に回転することを意味する。各シリンダが独立に回転す
ると、書き込みと読み出しを交互に確実に行わなければ
ならないことは今迄説明した通シであるが、この場合に
記憶容量が２走査線分であると、次のような不都合を生
じることがある。

第１図は、画像信号の書き込みと読み出しのタイミング
を説明する図である。説明の都合上シリンダ１回転に１
回発生するタイミングパルスｔｉ。

ｔ２　゛・・、入力画像信号ＡＩ、　Ａ２・・・、出力
画像Ｂｌ。

Ｂ２・・・を混合して図示している。

入力画像信号ａと出力画像信号すけ入力シリンダと出力
シリンダが同一軸同一回転している場合テタイミンクハ
ルスｔ１、ｔ２　・・・を共通に使用している。記憶装
置は記憶容量Ｍ１、Ｍ２を交互に使用している。このた
め原稿Ａの位置、複製画Ｂの位置けどとにあっても不都
合は生じない。

出力画像信号す、ｂ’は入力シリンダと出力シリンダと
が別々に独立に回転している場合で入力画像信号ａに対
してタイミングパルスｔ′がスしている状態を示してい
る。ずれτは入力画像信号ａに対して出力画像信号すに
おいてはｒＯＪ、信号すにおいては「α」、信号ｂ’に
おいては「β」である。

ずれτがσであって出方画像信号すとなるとき原稿Ａに
対して複製画Ｂ′が重なっておシ先に説明した通りこの
ときは不都合を生じる。ずれτは正負方向β−０−σに
発生するものである。

従って、入力出力画シリンダの間で完全な同期をとれば
、この様な不都合は生じないが、そのためには両シリン
ダを回転する各々の駆動モーターを正確に制御しなけれ
ばならない。駆動モーターを制御するＫは駆動モーター
の電源容量の大きさにみあったシステム及び複雑な制御
が要求される。

この発明は画像信号に上記不都合が生じなければよいわ
けであるので、駆動モータの同期は駆動電源に同期する
程度（従来技術）とし、画像信号に不都合が生じないよ
う記憶容量を増やし、書込み、読出しを制御するととに
よシこの問題を解決した。

この発明の第１の実施例は、記憶容量を３走査線分とす
ることであシ、第２の実施例は記憶容量を４走査線分と
することである。記憶容量を５走査線分以上としたもの
は４走査線分の制御と同様の制御が要求される。

この発明は駆動モータの複雑かつ電源容量の大きい制御
をせず、記憶装置の容量を走査線数３本分以上とし、書
き込みと読み出しを確実に行わせ上記不都合を生じさせ
ないようにするものである。

第２図はこの発明の装置の概略を示す実施例図である。

第２図において（１）は入力シリンダ、（２）は出力シ
リンダ、（３０４Ｘ５）（６）はタイミングベルト用プ
ーリー、（７）（８）はタイミングベルト、（９）（１
０は駆動モータ、Ｃ１ｕｂはロータリエンコーダ、（至
）は入力ヘッド、　（１４１は出力ヘッド、ａ０αＱは
入カヘッド、出力ヘツドの進行方向を示す矢印、αηは
駆動モータ（９）（１０へ電力をＯＮ　、ＯＦＦするス
イッチ、（ハ）は７直力源を示している。αりは画像信
号の演算装置、…は記憶装置である。

第２図の動作を説明する。入力シリンダ（１）及び出力
シリンダ（２）は各々の駆動モータ（９）ＱＯによりプ
ーリ（３）（４）（５）（６）、ベルト（７）（８）を
介して回転される。

入力シリンダに巻着された原稿Ａの画像信号は入力ヘッ
ド４に？、画像信号演算装置０９、記憶装置−を経由し
て出力ヘッドＨに入シ、出力シリンダ（２）に巻着され
たフィルムに複製画Ｂを記録露光する。

このとき前述の不都合が生じないよう各シリンダに同軸
に回転するロータリエンコーダαυ（６）からのパルス
を基として、記憶装置ｆ園が動作する。

第２図におけるずれ”τ′の発生を説明する。

この発生においてはシリンダ（１）（２）とモータ（９
）（１０との同期性を確保するためタイミングペル）　
（７）（８）を用いている。平ベルトを用いるとすべり
を生じ、同期性が損なわれる。平ベルトの張力の変化や
プーリ比のわずかな誤差によシ、回転数もわずかに入力
側と出力側で異なり同期性はない。タイミングベルト（
７）（８）を用いることにより、かつプーリ（３）（４
）（５）（６）の歯数を入力側と出力側釜々同−又は一
定の比例関係を保つ様にすることにより、すべりは生じ
ないし、回数数も同じとなシ、同期回転する。

プーリ（３Ｘ４）の歯数比、プーリ（５）（６）の歯数
比が１：１でないため、モーター（９）αＱの同期位置
が一致していたとしても、シリンダ（１）（２）の同期
位置いいかえればロータリエンコーダａυ＠のシリンダ
１回転に１回発生するタイミングパルスｔは必ず第１図
に示す如く、ずれ「τ」　が発生する場合が多くなる。

第１図は入力側にずれてかないように図示しりているが
入力側を基準として、図示しているため入力側にはずれ
がないことになる。

モータ（９）及びモータαＱは同期モータであ）同一回
転数モーターでちる。電源が同時に入ったとしても、モ
ータ負荷の影響のためモータ（９）Ｃ０は同時に同期運
転に入らない即ちモータ（９）ＱＩの同期位置は一致し
ないと思わねばならず、かつ先述の如くプーリの歯数比
によりロータリーエンコーダ０η＠からのタイミングパ
ルスのずれが３６０のうちのどの状態にあっても走査線
ズレが発生しないようにしなければならない。

第３図はロータリーエンコーダα１）ＯＪが１回転に１
回発生するパルス（タイミングパルス）が１８０゜ずれ
ている状態を示す。メモリＭｌ　、メモリＭ２が各々同
時に書き込みＣ１読み出しｂをする場合があシネ都合で
ある。

メモリ容量を３走査線分にし、かつ同期回転に入ったと
き使用するメモリユニットＮＯを＋１の差をもって、書
き込み読み出しを行わし第４図は前述の如く３走査線分
のメモＩｊＭｌ、Ｍ２、Ｍ８を有するメそり装置（ホ）
にこの発明を適用したものであシ、入力画像信号ａに対
して出力画像信号ｂ（ｂｌ〜ｂｅ）がいかなるタイミン
グであっても、同一メモリエリアに対して書き込みと読
み出しを同時に行うことは以下に説明する場合以外はな
いことを示している。

同期モータ（９）＜１０が同期回転に入った後のメモリ
使用の決定のタイミングＴ”によってなされ、図示する
タイミングで、使用決定がなされた場合出力信号ｂ６の
場合が問題となる。すなわち、出力信号ｂ５　のタイミ
ングにメモリＭ２が読出しに使用され同期状態が悪く、
ｂ６のタイミングが本来あるべき位置より遅れたずれが
生じたとき、メモリＭｌ　に書込みと読出しを要求する
ことがある。

しかしながら実用上はこの様に大きなずれは発生せず、
実施例では同期回転中は０．７５以内であった。これは
シリンダ１周を１８００ｍ／ｍとすれば３．７５ｎｘ１
ｍ以内であり、この長さは通常の使用では問題とはなら
ない。

上記の如く３走査線分のメモＩＪＭＩ、Ｍ２、Ｍ８に於
て入力側と出力側の同期がとれた時点でＭ１→Ｍ２→Ｍ
８→Ｍ１・・・の順で書込みが行なわれているとすれば
、読出しは、＋１の差をもって（順序が１つ進んだメモ
リから）、すなわちＭ２→Ｍ８→Ｍ１→Ｍ２・・・の如
くに行なわせればよい。両者の位相の早遅のずれが大き
い場合には、ずれの大きさに合わせてメモリ容量を増加
させるとよい。

次に位相の早遅のずれが大きい場合を想定し、メモリ容
量を４走査線分とした場合を考察する。

この場合は以下に記述する如く、同期回転に入った時点
でＭ１→Ｍ２→Ｍ８→Ｍ４→Ｍ１・・・の順序に於て、
＋２の差をもって（順序が相方で２つずれたメモリから
）薔込み、読出しを行なわしめるよう、タイミングパル
スの中央でタイミングＴの決定を行う。この様子を第５
図に示す。

第５図は、記憶容量を４走査線分にしたときの書き込み
に使用されるメモリを信号ａに対して信号すがどのよう
なタイミングで同期運転に入ったとしてもその時々に読
み出しが行われるタイミングを信号ｂ１〜にして書き込
み読み出しに用いられるメモリ番号のタイミングを示す
。

第４図におけると同様に考察すると、信号ｂ４、ｂ６の
タイミングでメモリＭｌ　に対しメモリＭ８が使用され
ることを前照すると同一メモリに書き込み読み出しが行
われないためには、±１８０以内の早遅のずれが許容さ
れている。

第５図において、メモリ使用決定のタイミングＴをタイ
ミングパルスｔの近くにて行うには、ロータリエンコー
ダ（６）より発生する多数パルスを計数してその数値の
大小によりメモリＮＯを＋２にするか＋１にするかすれ
ばよい。

このように大きな早遅のずれがある場合に、メモリ容量
を３走畳線で行うには第４図に示すように信号色のタイ
ミングパルスの中央付近に信号すのタイミングパルスが
来る、例えばｂｌのタイミングのようにすればよいが、
このことはモーター（ａ）又は０１の制御を必要とする
。同期回転に入れば制御を必要としない方法である。こ
の制御はこの発明の目的でないので言及しない。

次に記憶装置四内の動作を説明する。

第６図Ｖｉ第２図における記憶容量が３走査線分の記憶
装置（１）内の実施例を示すブロック図である。

又第７図は第６図におけるメモリユニット（ロ）に）（
漫の実施例を示すブロック図である。

第６図において、シｐはアナログデジタル変換器（ＡＤ
Ｏ）、（イ）轍はプリセット可能なアップカウンタで、
たとえばテキサスイ／スツルメント社製の５Ｎ７４１９
２（以後’［’ｌ７４１９２のように記す）相当であり
、（ハ）（ハ）はアンドゲート、（７）（財）はＴｌ７
４４２相当のデコーダ、に）はシンセサイザ、翰■はカ
ラ／り、　ｅｌ）ＣＩＡはランダムアクセスメモリ、鏝
はＰＬＬ％（ロ）（至）（７）は１走査線分の記憶答賞
金もつメモリユニット、９ｖ（６）Ｑ躊はナントゲート
である。

第７図において、ψ底つはＴｌ７４２４４相ａのスリー
ステートバッファ、−一はノット回路、燐曽はアンドゲ
ート、６′ｉ）はオアゲート、轡は沖電気工業に、に社
製のＭＳＭ　２１２８　Ｒ８相当のメモリである。

カウンタ（ト）＠とアンドゲート（ハ）（イ）によって
３進カウ／りを形成する。カウンタ（２）（ハ）出力が
「３」になると、アンドゲート（ハ）に）の出力がｒ　
ＨＪとなり、該アンドゲート■に）の出力はカウンタ（
イ）翰のクリア端子に接続されているので該カウンタ（
２）に）は上記ｒＨＪ信号によって「０」にクリアされ
る。

カウンタ＠（ハ）は出力が「３」である時間は極めて短
く３進カウンタとして動作する。

同期回転開始パルスＳＰは短時間ｒＬＪとなり該ｒＬＪ
レベル信号により、ナントゲート（１１りの出力はｒＨ
Ｊとなる。ナンドゲ−１・（６）と卿はフリップフロッ
プ回路（Ｆ、Ｆ、）（ロ）を形成し、該フリップフロッ
グ回路−の出力はｒＨＪに保持され、該ｒＨＪ信号はナ
ントゲートαυの片方の入力になっている。次に入力側
タイミングパルスｔ１ｎが発生すると、ナントゲート０
１）の出力はｒＬＪとなってカウンタ＠に）のロード端
子に入力される。ナントゲート０１）の出力がｒＬＪに
なったことによりフリップフロッグ回路■はリセットさ
れ、ナントゲートθｐの出力はｒＬＪ状態が保持され、
該「Ｌ」信号は入力側タイミングパルスｔｉｎの状態に
かかわりなく、ｒＬＪを保持する。

ナントゲート０υの出力「Ｌ」はカウンタ＠翰のロード
入力端子に入力され、該カウンタに）はプリセットデー
タＤ入ＤＢ、　ＤＯ，ＤＤが「０」であるので、「０」
にセットされ、カウンタ（２）はプリセットデータＤＡ
、　ＤＢ％Ｄｏ％ＤＤが「１」であるので「１」にセッ
トされる。このうちカウンタ（財）は人、力側タイミン
グパルスｔｉｎをカウントし、計数値−を２．０％−１
，２，−→０１１、−２．、．７＋、、−：、：：止朦
、返す。力ヴンタ（転）は出力側タイミングパルスｔｏ
ｕｔをカウントし、計数値を１．２．０、→１．２．０
．・・・として繰返す。

カウンタ（ホ）（財）の出力はデコーダｃＬ！Ｊ：Ｉ（
イ）に入り、デコーダ（７）に）入力ｒＣ！ＪｒＤＪは
ｒＬＪが入力されていて、デコーダに）に）の出力はカ
ウンタ出カイ直０．１．２によ＃）ｒＬＪを出力し、メ
モリユニット■〜（ハ）を選択し、デコーダに）に選択
されたメモリユニットは書き込み動作を行い、デコーダ
に）に選択されたメモリユニットは読み出し動作を行う
。

シンセサイザ（２）、カウンタ翰■、ＲＡＭ０Ｉ）（２
）、ＰＬＬ０３はこの発明の説明のだめの実施例である
。

シンセサイザに）は、ロータリエンコーダＯυの出力で
ある８回パルス（Ｎｉｍ　）をて六偕し、倍率データＭ
Ｄに比例したクロック（ｆｗ）を出力する。

゛クロック（′ｆｗ）ＨＡＤＯ＊１）ｃ７）？７７”’
ｊ／ｆタイミングを決定すると共に、カウンタ翰にも入
力して入力画像の位置をカウンタ（イ）の出力値に表わ
す。

入力、出力画像位置は入力出力位置が予め決められるよ
うＲＡＭａｌ）（２）に各々のデータを予め公知技−術
−によシ書き込んでお崖〜、入力画像位置上して入−力
するカウンタ（４）の出力値からＲＡＭ（３υはデータ
を出力する。このデータは、出力画像位置としての書き
込みアドレス（ＷＲ，ＡＤＤ　）としてメモリユニット
へ入力される。

ＲＡＭｃｌυは入力シリンダ上に原稿が巻着されていて
、原稿２点以上の画像信号を記憶装置に臀き込みたい場
合で、かつ倍率が大きい場合にはカウンタ翰の出力値が
メモリユニットの１走査線容量以上の値になっていると
きでも、几ＡＭｏ］）にメモリユニットの１走査線容量
以内のアドレスを書き込み、原稿２点以上を１走査線に
出力露光できるようにするためである。

ＲＡＭに）は、同一原稿（信号）を１走査線上に２回以
上出力するために必要である。

又カウンタに）に）をプリセット可能カウンタとするこ
とによシ、入力位置、出力位置に応じて適宜プリセット
値をカウンタ（ホ）（至）にプリセットすればこの実施
例のような容量の大きなＲＡＭ０υに）を用いなくても
よい。

Ｐ−Ｉ！ｍし１ｗＪ４Ｌ１ノ、コー＝、ＪＣ鵡国ｌ比カ
ーであ−る８回パルス（Ｎｏｕｔ　）を逓倍し、クロッ
ク（ｆＲ）を出力する。クロック（ｆＲ）　、（ｆ′Ｗ
）と倍率データＭＪ）とはｙｒＤ−４；５の関係にある
。クロック（ｆＲ）はカウソータ（１）に入力し、カウ
ンタ（７）の出力値は読み出しアドレス（几ＥＡＤ　Ａ
ＤＤ　）とし”（（ＲＡ　？Ｑ］）（ｚ介して）メモリ
ユニットｃ１４１（２）（７）に入力される。

第７図について説明する。第７図はメモリユニット■（
至）（ト）のブロック図である。デコーダに）によりい
ずれかのメモリユニットが選択されると、ライトエネー
ブル信号（ＷＥ）はｒＬＪとな楓画像データはバッファ
争の６してメモリ岐のＩ１０端子に入る。沓き込みアド
レス（ＷＲＡＤＤ）はナツト回路に）出力がｒＨＪとな
ってアンドゲートＱオアゲート６のを介してメモリーに
入力され該アドレスを付して画像データがメモリ岐に書
き込まれる。

・次に、デコーダに）によシいずれかのメモリユニット
が選択されると、リードエネーブル信号（πＥ）はｒＬ
Ｊとなり、ナツト回路（財）出方がｒＵＪとなってアン
ドゲート（至）、オアゲート６７）を介して読み一妊Ｈ
ン４−トレース−（弱にひ弄り川→・・カミ−４モリ−
（至）に州カとれ、該アドレスの画像データがＩ１０端
子より出力されバッファに）を介して出力される。ライ
トエネーブル（ＷＥ）とリードエネーブル（ＲＥ）が共
に「Ｌ」にならないことは前述の通シであり共にｒＨＪ
のときは、バッファβη磐はフローティング状態にあり
、メモリｍは外部回路とは隔離される。

第８図は第２図における記憶容量が４走査線分の記憶装
置同円の実施例を示すブロック図である。

第８図において第６図と同様の働きをするブロックは同
じ番号を付す。追加するブロック又は回路について説明
する。Ｏηはカウンタ、６→はＮ／Ｚを出力する一致回
路Ｎは１周分のパルス数でＮ／Ｚは半円分のパルス数ｆ
６る。

第８図において、４走査線分の記憶容量であるのでメモ
リユニットは（ロ）（イ）（至）（ロ）である。カウン
タ＠（財）は１６進カウンタであるので４進毎に魅、Ｑ
Ｂの出力が繰返すのでアンドゲート（ハ）曽は不要とな
っている。カウンタ（財）は「０」にまたカウンタ（財
）は「２」にプリセットできる様にしておく。デコーダ
（４）（社）の入力端子０．Ｄ入力は「Ｌ」にする。

デコーダ出力は０〜３を繰返すことになる。

同期回転開始パルスＳＰにより、ナントゲートＱ２（転
）はフリップフロッグ回路−を形成しているのでナント
ゲート（６）の出力はｒＨＪとなる。ナントゲート（６
）の出力がｒＨＪとなることによりカウンタ蛭ηがＮ／
２を計数して一致回路一の出力がｒＨＪになるとナント
ゲートαυの出力がｒＬＪとなり、カウンタ（ハ）翰に
各々「０」と「２」をプリセットする。ナントゲート０
１の出力がｒＬＪとなったことによりフリップフロップ
■がリセットされ、ナントゲートＱｌ）の出力が「Ｌ」
となり、ナンドゲーＨ１）の出力は一致回路ｔ、２の出
力にかかわらずｒＨＪを保持する。

これによりカウンタ＠の出力ＱＡ　ＱＢのみがデコーダ
（ト）に入っているのでデコーダ（イ）の出力「Ｌ」は
ｏ、　ｉ、２．３、→０．１．２．３、→・・・を繰返
し、カウンタ（ロ）の出力ＱＡ　ＱＢのみがデコーダ（
ロ）に入っているのでデコーダ（イ）の出力ｒＬＪは２
．３．０．１、→２．３．０．１、→・・・を繰返すこ
とになる。

以上説明したように、この発明は入力シリンダ、出力シ
リンダが独立に回転し、同一電源により同期回転してい
るとき、複雑な駆動モータ同期回転制御を必要とせず、
記憶装置の記憶容量を３走査線分以上にすることにより
、従来発生したー走査記録中に隣の走査線情報を記録す
ること（走査線ズレ）を防止したものである。

このことは、原稿を１点づつ記録露光し再度次の原稿を
同一記録フィルムに記録する簡易コンポージングスキャ
ナを低コストで実用ならしめるものである。

【図面の簡単な説明】

第１図は画像信号の書き込みと読み出しのタイミングを
説明する図、第２図は装置の概略を示す実施例図、第３
図はタイミングパルスの１８０°のずれを示す図、第４
図は３走査線分の記憶容量をもつときのタイミングの説
明図、第５図は４走査線分の記憶容量をもつときのタイ
ミングの説明図、第６図は記憶装置の実施例を示す図、
第７図はメモリユニットの実絢例を示す図、第８図は記
憶装置の実施例を示す図である。 （１）・・・入力シリンダ、（２）・・・出力シリンダ
、（３）〜（６）・・・タイミングベルト用プーリ、（
７）（８）・・・タイミングベルト、（９）ＱＯ・・・
駆動同期モータ、　（１）・・・記憶装置、＠（イ）・
・・プリセット可能カウンタ、（ト）（イ）・・・デコ
ーダ、　（ト）（至）・・・カウンタ、（ロ）（至）（
７）（ロ）・・・メモリユニット。 出願人　大日本スクリーン製造株式会社代理人　弁理士
　幅　井　豊　明 第１図 第３図 第２図 ｔＴＪ　ｎ　ｎ　２　：　召：　ｗ　：　Ｚ□−ｍ−−
１−一一一一一一一」 第７図 ５４５６ 手続補正書（白宸） 昭和５８年　特許　順相１５（３９１９号事件との関係
　出願人 ６　補正により増加する発明の数　なし７、補正の対象 補正の内容 ■、明細店３ページ３行目にｒ−１走査線の記１、・、
ユ容量」とあるのを「１つの記憶ユニット」とする。 ２、明細書１ページ３行目〜４行目に「列４兄して」と
あるのを「同時に」とする。 ３、明細書１ページ１０行目に「出力画像信号ｂ」とあ
るのを「出力画像信号ｂ′」とする。 ４、明細書９ペ一ジ１０行目に「・・　は必す第１図」
とあるのを「・・・・は第１図」とする。 ５　明ａｉ督１０ページ、２０行日に１−　・・・のタ
イミングゝ゛′ｒ″・　・・」とあるのを「の法定はタ
イミングゝゝＴ″・・・・」とする。 ６　明ギｊ＋Ｉｉ’）１２ページ、６行目〜７行（」に
１−・・・・・・の中央でタイミングＴの決定を行う。 」とあるのを、「・・・・・の中央のタイミンク１゛で
、メモリ使用の決定を行う。」とする。 ７、　明細溜１３ページ、９行目に「（ａ）又は［１０
１Ｌ））割卵を必要とする。」とあるのを「（９ン又目
、　ｔｌＵｌのｌｉＱ御を必要とし、」とする。 ８　明細書１５ページ、１０行目に２１占’、！　！１
７ｉ　［Ｌ　Ｊとあるのを［Ｈｊとず；′）１． ９゜明ｊｊ！ｉ　’；−：ｌ　５ベ一ン１２行目にｒＬ
Ｊとあるのを「ＨＩとする。 １０１す１４１．、ｊ１９ページ、Ｊ２イｊ目と１３行
１」に「Ｎ／−１，」とあるのを１’　”／２　Ｊとす
る。 １１．１庄＼”　、−・、＋’　２０４−ノ、２行［」
にｒＬＪとあるのをｌ−Ｈｌと１−る。

Claims (1)

1. 【特許請求の範囲】 入力シリンダと出力シリングを独立に等速回転させる形
   式の光電走査式画像複製装置において、１回転分の画像
   信号を記憶できる記憶容量をもつ記憶ユニットに、１回
   転分の画像信号を書き込みしかるのちにこの記憶ユニッ
   トから画像信号を読み出し、とれらを順次に行わせて複
   製画像を得るに際して、この記憶ユニットを入力シリン
   ダのスタート位置と出力シリンダのスタート位置の相互
   の位置いかんにかかわ９なく書き込みと読み出しを順次
   に行わせ、同一記憶ユニットが同時に書き込みと読み出
   しが行わされることがないよう少くとも３の記憶ユニッ
   トをもち両シリンダが等速電源同期回転したのち、書き
   込みを行わせる記憶コ。 ニットを指定し、同時に読み出しを行わさせる記憶ユニ
   ットを指定して書き込みと読み出しを順次に行わせ複製
   画像を得ることを特徴とする入力出力分離スキャナの走
   査線ズレを生じさせない方法。