JPS6047672B2 - 半導体記憶器 - Google Patents
半導体記憶器Info
- Publication number
- JPS6047672B2 JPS6047672B2 JP53073466A JP7346678A JPS6047672B2 JP S6047672 B2 JPS6047672 B2 JP S6047672B2 JP 53073466 A JP53073466 A JP 53073466A JP 7346678 A JP7346678 A JP 7346678A JP S6047672 B2 JPS6047672 B2 JP S6047672B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- heating element
- amorphous semiconductor
- amorphous
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
本発明はアモルファス半導体を用いた記憶装置の構成方
法に関するものである。
法に関するものである。
本発明の主たる目的は、高速の半導体記憶装置を提供す
る事にある。
る事にある。
電気的に書き込み、書き替えの可能な半導体記憶装置と
して現在までに商品化されているものに、ＦＡＭＯＳ、
ＭＮＯＳ３及びＥＣＤ社のアモルファスメモリーがある
。
して現在までに商品化されているものに、ＦＡＭＯＳ、
ＭＮＯＳ３及びＥＣＤ社のアモルファスメモリーがある
。
これらの記憶装置はそれぞれ独自の方法により２進情報
の書き込み、消去、書き替えを行っており、使用される
分野もその特性に応じ独自の分野を広めつつある。ＦＡ
ＭＯＳ及びｙ東ゝはともにトランジスター構造に類似し
た構成になっており、従って製造工程が複雑であって、
メモリアレーを構成する場合、アモルファスメモリーに
比して低容量である。
の書き込み、消去、書き替えを行っており、使用される
分野もその特性に応じ独自の分野を広めつつある。ＦＡ
ＭＯＳ及びｙ東ゝはともにトランジスター構造に類似し
た構成になっており、従って製造工程が複雑であって、
メモリアレーを構成する場合、アモルファスメモリーに
比して低容量である。
個々にみた場合ＦＡＭＯＳメモリーは書き込みか比較的
容易に行えて、さらに記憶の不揮発性という点で非常に
優れた特性を持つている。しかしながら、情報の消去又
は書き替えは電気的にには非常に困難であり、ほとんど
のＦＡＭＯＳでは紫外線による消去が主な方法である。
この様にＦＡＭＯＳは不揮発的な記憶保持特性は非常に
良いが、消去、書き替えが難しいということにより、使
用分野はほとんど書き替えを必要としない。いわゆるＲ
ＯＭとして用いられる場合に限られる。次にＭ東万につ
いては、情報の書き込み及び書き替えともに行えるもの
であるが、極めて薄い絶縁膜等、製造はＦＡＭＯＳ以上
に難しく、さらに記憶保持特性は不揮発的とは程遠く、
従つて応用される分野は書き替え頻度は高いが、記憶保
持は高々１年程度あれば十分である。停電時の１時記憶
用に限られている。次のアモルファスメモリーは書き込
み、書き替えとも容易に行えるうえ、記憶の保持も全く
不揮発的てあつていわゆる不揮発なりードライトメモリ
ーに最も近に特性を示すものであ一る。このアモルファ
ス半導体を用いメモリーアレーを構成した装置の一例を
示したものが第１図である。この図はメモリーセルの断
面を表わしたものである。Ｎ導電型基板１の一部に基板
と反対導電型のＰタイプ拡散層２を形成する。３は基板
保フ護用の絶縁膜であつて、その上にアモルファス半導
体との一方のコンタクト用としてのモリブデン電極４を
介してメモリー素子となるアモルファス半導体 を形成
し、さらにアモルファス半導体と他方のコンタクトとし
てもモリブデン電極６を５５の上に形成する。
容易に行えて、さらに記憶の不揮発性という点で非常に
優れた特性を持つている。しかしながら、情報の消去又
は書き替えは電気的にには非常に困難であり、ほとんど
のＦＡＭＯＳでは紫外線による消去が主な方法である。
この様にＦＡＭＯＳは不揮発的な記憶保持特性は非常に
良いが、消去、書き替えが難しいということにより、使
用分野はほとんど書き替えを必要としない。いわゆるＲ
ＯＭとして用いられる場合に限られる。次にＭ東万につ
いては、情報の書き込み及び書き替えともに行えるもの
であるが、極めて薄い絶縁膜等、製造はＦＡＭＯＳ以上
に難しく、さらに記憶保持特性は不揮発的とは程遠く、
従つて応用される分野は書き替え頻度は高いが、記憶保
持は高々１年程度あれば十分である。停電時の１時記憶
用に限られている。次のアモルファスメモリーは書き込
み、書き替えとも容易に行えるうえ、記憶の保持も全く
不揮発的てあつていわゆる不揮発なりードライトメモリ
ーに最も近に特性を示すものであ一る。このアモルファ
ス半導体を用いメモリーアレーを構成した装置の一例を
示したものが第１図である。この図はメモリーセルの断
面を表わしたものである。Ｎ導電型基板１の一部に基板
と反対導電型のＰタイプ拡散層２を形成する。３は基板
保フ護用の絶縁膜であつて、その上にアモルファス半導
体との一方のコンタクト用としてのモリブデン電極４を
介してメモリー素子となるアモルファス半導体 を形成
し、さらにアモルファス半導体と他方のコンタクトとし
てもモリブデン電極６を５５の上に形成する。
そしてダイオードとアモルファス半導体の接続用及びセ
ル外部への引き出し配線用にＡｌ配線７を形成する、さ
らには必要に応じて素子保護用のパシベーシヨン膜をこ
の上に形成しても良い。この図からもわかる様にアモル
フアス半導体メモリーはその構造が非常に簡単であり、
拡散層も直列ダイオード用の１ケ所しか無い。以上のよ
うにアモルファス半導体メモリーは、書き込み、書き替
えが自由に出来て、不揮発的記憶保持特性も非常に良く
、さらには構造の簡単さから大容量化も容易であるが、
唯一書き込み速度が非常に遅いという欠点を有している
。
ル外部への引き出し配線用にＡｌ配線７を形成する、さ
らには必要に応じて素子保護用のパシベーシヨン膜をこ
の上に形成しても良い。この図からもわかる様にアモル
フアス半導体メモリーはその構造が非常に簡単であり、
拡散層も直列ダイオード用の１ケ所しか無い。以上のよ
うにアモルファス半導体メモリーは、書き込み、書き替
えが自由に出来て、不揮発的記憶保持特性も非常に良く
、さらには構造の簡単さから大容量化も容易であるが、
唯一書き込み速度が非常に遅いという欠点を有している
。
アモルファス半導体のメモリー作用について言及すると
、アモルファス半導体は初期では１Ｃｆ〜１０７Ωの高
い抵抗値を有し、ほとんど絶縁性であるがこれを高温で
溶かしながら徐々に冷却して固化すると結晶状態となり
、抵抗か３桁以上下つて１０３Ω以下となる。再びこれ
を高温で溶かして急冷すれば、初期と同じアモルファス
状態となり抵抗値も１０３〜１０７Ωとなる。この溶融
を電流によるジュール熱で行うものが電気メモリーであ
る。低抵抗の結晶状態を高抵抗のアモルファス状態に変
える消去は電流を約数マイクロ秒程度流して行う。これ
に反して高抵抗のアモルファス状態を低抵抗の結晶状態
に変える書き込みは通常時間を数ミリ秒と非常に長くと
り、メモリー素子部の周囲も十分暖まる様にしてから徐
々に冷却する。つさりメモリーの消去はマイクロ秒オー
ダーの非常に速い速度で行えるのに対し、書き込みは消
去より３桁長い時間一が必要であり、これがアモルファ
ス半導体メモリーを完全な不揮発性リードライトメモリ
ーとして使用する、大きな障害となつている。本発明は
かかる欠点を除去し、書き込み、書き替えとも高速に行
えるようにし、完全な不揮発性！リードライトメモリー
を提供するものである。
、アモルファス半導体は初期では１Ｃｆ〜１０７Ωの高
い抵抗値を有し、ほとんど絶縁性であるがこれを高温で
溶かしながら徐々に冷却して固化すると結晶状態となり
、抵抗か３桁以上下つて１０３Ω以下となる。再びこれ
を高温で溶かして急冷すれば、初期と同じアモルファス
状態となり抵抗値も１０３〜１０７Ωとなる。この溶融
を電流によるジュール熱で行うものが電気メモリーであ
る。低抵抗の結晶状態を高抵抗のアモルファス状態に変
える消去は電流を約数マイクロ秒程度流して行う。これ
に反して高抵抗のアモルファス状態を低抵抗の結晶状態
に変える書き込みは通常時間を数ミリ秒と非常に長くと
り、メモリー素子部の周囲も十分暖まる様にしてから徐
々に冷却する。つさりメモリーの消去はマイクロ秒オー
ダーの非常に速い速度で行えるのに対し、書き込みは消
去より３桁長い時間一が必要であり、これがアモルファ
ス半導体メモリーを完全な不揮発性リードライトメモリ
ーとして使用する、大きな障害となつている。本発明は
かかる欠点を除去し、書き込み、書き替えとも高速に行
えるようにし、完全な不揮発性！リードライトメモリー
を提供するものである。
以下本発明を図面に従つて詳細に説明する。第２図は本
発明を実施したメモリーセルの１例を示す断面図である
。図中の各部材を示す番号は第１図と部材は同じ番号を
用いてある。（以下同５様）８は発熱体であり、電極９
、［相］より通電する事により発熱体８及びメモリー素
子周辺を高温にする事を目的として形成されている。こ
の発熱体８の材質は不純物を適当量拡散した多結晶シリ
コン等比較的抵抗値の高いものが最も良く、アルミ４ニ
ユーム，モリブデン等でも通電電流を多くする事により
発熱体となり得る。この発熱体８の使用方法は、メモリ
ーに書き込みを行う時にアモルファス半導体５に通電す
ると同時に発熱体８にも通電し、メモリー素子５とその
周辺を同時に高温とし、メモリー素子５の冷却速度を遅
くする。従来においてはメモリー素子５の周辺を高温と
するために、メモリー素子５にのみ通電し、しかも周辺
部まで十分に高温にするために非常に長い間通電する必
要があつたが、本発明によるメモリーセルの構成をすれ
ば、、メモリー素子５はそれ自体の発熱により、又メモ
リー素子５の周辺は発熱体８によつて高温にするから、
書き込みに必要〕な電流の通電時間は大幅に減少され、
消去の場合の通電時間である数マイクロ秒と非常に高速
書き込みが可能となる。一方消去の場合は発熱体８には
全く通電せず、従来の方法と全く同じ様にメモリー素子
５のみに通電することにより消去され・る。この場合発
熱体の存在は消去の動作に全く影響を与えないので、従
来と同じ消去の高速性は変らない。むしろこの発熱体８
を熱伝導率の良いもので構成すれば、消去過程でのメモ
リー素子４の冷却速度が大きくなつて消去を確実に行え
るよう゛になる。第３図は本発明による他の実施例を示
した断面図である。
発明を実施したメモリーセルの１例を示す断面図である
。図中の各部材を示す番号は第１図と部材は同じ番号を
用いてある。（以下同５様）８は発熱体であり、電極９
、［相］より通電する事により発熱体８及びメモリー素
子周辺を高温にする事を目的として形成されている。こ
の発熱体８の材質は不純物を適当量拡散した多結晶シリ
コン等比較的抵抗値の高いものが最も良く、アルミ４ニ
ユーム，モリブデン等でも通電電流を多くする事により
発熱体となり得る。この発熱体８の使用方法は、メモリ
ーに書き込みを行う時にアモルファス半導体５に通電す
ると同時に発熱体８にも通電し、メモリー素子５とその
周辺を同時に高温とし、メモリー素子５の冷却速度を遅
くする。従来においてはメモリー素子５の周辺を高温と
するために、メモリー素子５にのみ通電し、しかも周辺
部まで十分に高温にするために非常に長い間通電する必
要があつたが、本発明によるメモリーセルの構成をすれ
ば、、メモリー素子５はそれ自体の発熱により、又メモ
リー素子５の周辺は発熱体８によつて高温にするから、
書き込みに必要〕な電流の通電時間は大幅に減少され、
消去の場合の通電時間である数マイクロ秒と非常に高速
書き込みが可能となる。一方消去の場合は発熱体８には
全く通電せず、従来の方法と全く同じ様にメモリー素子
５のみに通電することにより消去され・る。この場合発
熱体の存在は消去の動作に全く影響を与えないので、従
来と同じ消去の高速性は変らない。むしろこの発熱体８
を熱伝導率の良いもので構成すれば、消去過程でのメモ
リー素子４の冷却速度が大きくなつて消去を確実に行え
るよう゛になる。第３図は本発明による他の実施例を示
した断面図である。
この実施例においては発熱体８に接続する２つの電極の
内の一方をメモリー素子の一方の電極と共通にしたもの
である。この様に構成する事によりメモリーアレー内の
配線の数を減少する事が可能となり、発熱体８に接続す
る他方の電極に電圧を印加するかしないかにより書き込
みモードと、消去モードを区別する事が可能である。以
上本発明を代表的な実施例によつて詳細に述べたが、本
発明の主旨はメモリー素子の周辺に発熱体を設ける事に
より、メモリー書き込み時にこの発熱体によりメモリー
素子周囲もメモリー素子と同時に短時間で高温とし、メ
モリー書き込み速度を速める事である。これにより書き
込み速度、書き替え速度とともに非常に高速な不揮発性
りードライトメモリーができ、これはほとんど理想のメ
モリーといえるものである。
内の一方をメモリー素子の一方の電極と共通にしたもの
である。この様に構成する事によりメモリーアレー内の
配線の数を減少する事が可能となり、発熱体８に接続す
る他方の電極に電圧を印加するかしないかにより書き込
みモードと、消去モードを区別する事が可能である。以
上本発明を代表的な実施例によつて詳細に述べたが、本
発明の主旨はメモリー素子の周辺に発熱体を設ける事に
より、メモリー書き込み時にこの発熱体によりメモリー
素子周囲もメモリー素子と同時に短時間で高温とし、メ
モリー書き込み速度を速める事である。これにより書き
込み速度、書き替え速度とともに非常に高速な不揮発性
りードライトメモリーができ、これはほとんど理想のメ
モリーといえるものである。
第１図は従来におけるアモルファス半導体を用いたメモ
リーセルの１例を示す断面図である。 第２図は本発明により実施したアモルファス半導体を用
いたメモリーセルの１例を示す断面図であり、第３図は
本発明により実施したアモルファス半導体を用いたメモ
リーセルの他の例を示した断面図である。１・・・・・
・基板、２・・・・・・拡散層、３・・・・・・絶縁膜
、４，６・・・・・・アモルファス半導体接続用電極、
５・・・・・・アモルファス半導体、７・・・・・・配
線部材、８・・・・・発熱体、９，０・・・・・・発熱
体接続電極。
リーセルの１例を示す断面図である。 第２図は本発明により実施したアモルファス半導体を用
いたメモリーセルの１例を示す断面図であり、第３図は
本発明により実施したアモルファス半導体を用いたメモ
リーセルの他の例を示した断面図である。１・・・・・
・基板、２・・・・・・拡散層、３・・・・・・絶縁膜
、４，６・・・・・・アモルファス半導体接続用電極、
５・・・・・・アモルファス半導体、７・・・・・・配
線部材、８・・・・・発熱体、９，０・・・・・・発熱
体接続電極。
Claims (1)
- １ 半導体基板上に、第１の絶縁膜を介して抵抗体より
なるヒーターを形成し、前記ヒーターの上に第２の絶縁
膜を介して、２つの電極間にスイッチング特性を有する
アモルファス半導体を、はさむことにより形成した半導
体記憶セルを設けることを特徴とする半導体記憶器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53073466A JPS6047672B2 (ja) | 1978-06-16 | 1978-06-16 | 半導体記憶器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53073466A JPS6047672B2 (ja) | 1978-06-16 | 1978-06-16 | 半導体記憶器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS551616A JPS551616A (en) | 1980-01-08 |
| JPS6047672B2 true JPS6047672B2 (ja) | 1985-10-23 |
Family
ID=13519060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53073466A Expired JPS6047672B2 (ja) | 1978-06-16 | 1978-06-16 | 半導体記憶器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047672B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57189393A (en) * | 1981-05-18 | 1982-11-20 | Seiko Epson Corp | Semiconductor storage device |
| US4569120A (en) * | 1983-03-07 | 1986-02-11 | Signetics Corporation | Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation |
-
1978
- 1978-06-16 JP JP53073466A patent/JPS6047672B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS551616A (en) | 1980-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4567963B2 (ja) | 半導体集積回路装置 | |
| KR100800739B1 (ko) | 저항성 메모리 소자 | |
| EP2162887B1 (en) | Electric device comprising phase change material and heating element | |
| KR101017489B1 (ko) | 시크-스캔 프로브(ｓｓｐ) 메모리 저장 장치용 비트 소거 아키텍처 | |
| Neale et al. | The application of amorphous materials to computer memories | |
| TWI275096B (en) | One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells | |
| KR100448908B1 (ko) | 상전이 기억 소자 구조 및 그 제조 방법 | |
| CN101868855B (zh) | 存储器单元 | |
| JP4535439B2 (ja) | 半導体集積回路装置 | |
| US20060279978A1 (en) | Method and structure for high performance phase change memory | |
| TWI250642B (en) | Non-volatile memory cells | |
| JP2006127583A (ja) | 不揮発性半導体記憶装置及び相変化メモリ | |
| US9990995B2 (en) | Systems having a resistive memory device | |
| WO2007046128A1 (ja) | 半導体装置およびその製造方法 | |
| JPWO2007088626A1 (ja) | 半導体装置 | |
| KR100571844B1 (ko) | 상전이 메모리 소자 및 그 동작 방법 | |
| JPS63283000A (ja) | メモリ素子入換制御回路 | |
| US20050259498A1 (en) | Asymmetrical programming mechanism for non-volatile memory | |
| JPS6047672B2 (ja) | 半導体記憶器 | |
| JP2004193312A (ja) | 抵抗変化素子を用いたメモリセルとその制御方法 | |
| JP3763131B2 (ja) | 相変化型情報記録媒体 | |
| JP2012244109A (ja) | 不揮発性記憶装置 | |
| KR100560657B1 (ko) | 상변환 기억소자의 셀 어레이 및 그 동작 방법 | |
| US5469426A (en) | High write speed erasable optical recording disk using active semiconductor devices at each pixel | |
| JPS63178563A (ja) | 不揮発性半導体記憶装置及びそのプログラム方法 |