KR100560657B1 - 상변환 기억소자의 셀 어레이 및 그 동작 방법 - Google Patents

상변환 기억소자의 셀 어레이 및 그 동작 방법 Download PDF

Info

Publication number
KR100560657B1
KR100560657B1 KR1020030008797A KR20030008797A KR100560657B1 KR 100560657 B1 KR100560657 B1 KR 100560657B1 KR 1020030008797 A KR1020030008797 A KR 1020030008797A KR 20030008797 A KR20030008797 A KR 20030008797A KR 100560657 B1 KR100560657 B1 KR 100560657B1
Authority
KR
South Korea
Prior art keywords
voltage
access transistor
transistor
phase change
access
Prior art date
Application number
KR1020030008797A
Other languages
English (en)
Other versions
KR20040072347A (ko
Inventor
백승재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030008797A priority Critical patent/KR100560657B1/ko
Publication of KR20040072347A publication Critical patent/KR20040072347A/ko
Application granted granted Critical
Publication of KR100560657B1 publication Critical patent/KR100560657B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변환 기억소자의 셀 어레이 및 그 동작 방법을 제공한다. 이 기억소자의 어레이는, 반도체 기판에 매트릭스상으로 배열된 복수개의 기억소자들로 구성된다. 각 기억소자는 각각 억세스 트랜지스터 및 가변저항체로 구성된다. 각 행의 일 단에 선택 트랜지스터가 배치된다. 각 행의 억세스 트랜지스터들의 게이트 전극들 및 선택 트랜지스터의 게이트 전극은 워드라인에 병렬로 접속된다. 각 열의 가변저항체는 비트라인에 병렬로 접속된다. 각 행의 억세스 트랜지스터들의 소오스 영역들은 동일행의 선택 트랜지스터의 드레인에 병렬로 접속된다.

Description

상변환 기억소자의 셀 어레이 및 그 동작 방법{CELL ARRAY OF PHASE CHANGEABLE MEMORY DEVICE AND METHOD OF OPERATING THE SAME}
도 1은 상기 상변환 기억소자들의 단위 셀의 등가회로도를 보여준다.
도 2는 종래의 상변환 기억소자의 셀 어레이의 일부분을 나타낸 등가회로도이다.
도 3은 상기 상변환 기억 셀을 프로그램 및 소거시키는 방법을 설명하기 위한 그래프이다.
도 4는 억세스 트랜지스터의 드레인 전압-드레인 전류를 나타낸 그래프이다.
도 5는 본 발명의 바람직한 실시예에 따른 상변환 기억 소자의 셀 어레이를 나타낸 등가회로도이다.
본 발명은 비휘발성 기억소자 및 그 제조방법에 관한 것으로, 특히 상변환 기억셀들 및 그 제조방법에 관한 것이다.
비휘발성 메모리 소자들은 그들의 전원이 차단될지라도 그들 내에 저장된 데이타들이 소멸되지 않는 특징을 갖는다. 이러한 비휘발성 메모리소자들은 적층 게 이트 구조(stacked gate structure)를 갖는 플래쉬 기억 셀들을 주로 채택하고 있다. 상기 적층 게이트 구조는 채널 상에 차례로 적층된 터널산화막, 부유게이트, 게이트 층간 유전체막(inter-gate dielectric layer) 및 제어게이트 전극을 포함한다. 따라서, 상기 플래쉬 기억 셀들의 신뢰성 및 프로그램 효율을 향상시키기 위해서는 상기 터널산화막의 막질이 개선되어야 하고 셀의 커플링 비율이 증가되어야 한다.
상기 플래쉬 메모리소자들 대신에 새로운 비휘발성 기억소자들, 예컨대 상변환 기억소자들이 최근에 제안된 바 있다.
도 1은 상기 상변환 기억소자들의 단위 셀의 등가회로도를 보여준다.
도 1을 참조하면, 상기 상변환 기억 셀은 하나의 억세스 트랜지스터(TA) 및 하나의 가변저항체(C)로 구성된다. 상기 가변저항체(C)의 데이타 전극은 비트라인(BL) 및 억세스 트랜지스터(Ta)의 드레인 영역에 직렬로 접속된다. 상기 억세스 트랜지스터(Ta)의 상기 게이트 전극은 워드라인(WL)에 접속된다. 결과적으로, 상기 상변환 기억 셀의 등가회로는 디램셀의 등가회로도와 유사하다. 그러나, 상기 가변저항체는 상변환 물질막을 포함하는데, 상기 상변환 물질막의 성질은 상기 디램 셀에 채택되는 유전체막의 성질과 전혀 다르다. 즉, 상기 상변환 물질막은 온도에 따라 2개의 안정된 상태(two stable states)를 갖는다.
도 2는 종래의 상변환 기억소자의 셀 어레이의 일부분을 나타낸 등가회로도이다.
도 2를 참조하면, 종래의 상변환 기억소자의 셀 어레이는 가변저항체 및 억세스 트랜지스터로 구성된 기억소자가 행 및 열을 포함하는 매트릭스상으로 배치되고, 각 행의 억세스 트랜지스터들의 게이트 전극들은 워드라인(WL)에 병렬로 접속되고, 소오스 영역들은 접지된다. 또한, 각 열의 가변저항체들은 비트라인(BL)에 병렬로 접속된다.
상변환 기억소자의 가변저항체의 상변환 물질막은 용융점 이상의 온도로 가열된 후 냉각되면 비정질 상태로 변하고, 용융점보다 낮지만 결정화 온도보다 높은 온도로 가열 후 냉각하면 결정질 상태로 변한다. 선택된 워드라인(WL)에 턴-온 전압을 인가하고, 선택된 비트라인(BL)에 비트라인 전압을 인가함으로써, 선택된 기억소자의 상변환 물질막을 가열할 수 있다. 결정화된 상변환 물질을 비정질화 시키기 위해서는 단시간에 용융점 이상의 온도를 상변환 물질에 전달하여야 한다. 따라서, 상변환 기억소자의 억세스 트랜지스터의 드레인 전류량이 높은 것이 요구된다. 트랜지스터의 채널 폭을 증가시키거나, 게이트 전극 및 비트라인에 고전압을 인가함으로써 드레인 전류량을 높일 수 있다. 그러나, 상술한 방법은 소비전력을 높이고, 셀 어레이의 집적도가 낮은 문제를 가지지만, 종래의 셀 어레이 구조에서는 이들 문제점을 해결할 수 없다.
본 발명이 이루고자 하는 기술적 과제는, 가변저항에 높은 전류를 공급할 수 있는 상변환 기억 소자의 셀 어레이 및 그 동작방법을 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제는 소비전력이 낮고, 집적도를 향상시 킬 수 있는 상변환 기억 소자의 셀 어레이 및 그 동작방법을 제공하는데 있다.
상술한 기술적 과제들을 달성하기 위하여 본 발명은, 행 선택 트랜지스터를 갖는 상변환 기억 소자의 셀 어레이를 제공한다. 이 어레이는, 반도체 기판에 배치된 복수개의 기억소자들을 포함한다. 이 기억소자들은 행 및 열로 구성된 매트릭스상으로 배열되고, 각각 억세스 트랜지스터 및 가변저항체로 구성된다. 상기 각 행의 일 단에 선택 트랜지스터가 배치된다. 상기 각 행의 억세스 트랜지스터들의 게이트 전극들 및 선택 트랜지스터의 게이트 전극은 워드라인에 병렬로 접속된다. 상기 각 열의 가변저항체는 비트라인에 병렬로 접속된다. 상기 각 행의 억세스 트랜지스터들의 소오스 영역들은 동일행의 선택 트랜지스터의 드레인에 병렬로 접속된다.
상기 가변저항체는 상기 비트라인과 상기 억세스 트랜지스터의 드레인 사이에 배치되어 상기 비트라인 및 상기 억세스 트랜지스터에 직렬로 접속된다. 또한, 본 발명에서 상기 선택 트랜지스터는 상기 억세스 트랜지스터보다 높은 펀치쓰루 내압을 가지는 것이 바람직하다. 이는 선택 트랜지스터의 채널영역 하부의 불순물 농도를 높이거나, 채널 길이를 길게 형성함으로써 이룰 수 있다.
상술한 기술적 과제들을 달성하기 위하여 본 발명은, 행 선택 트랜지스터를 갖는 상변환 기억 소자의 동작 방법을 제공한다. 본 발명의 일 특징은 상변환 기억 소자의 소거동작에 있다. 이 소자의 소거동작은 상기 억세스 트랜지스터의 소오스 영역은 접지하고, 상기 억세스 트랜지스터의 게이트 전극에 턴온 전압을 인가하고, 상기 데이타 전극에 소거전압을 인가하여 상기 가변저항체를 비정질화한다. 상기 소거전압은 상기 억세스 트랜지스터의 드레인 영역에 상기 펀치쓰루 전압보다 높은 전압이 유기되도록 하는 전압인 것이 바람직하다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 3은 상기 상변환 기억 셀을 프로그램 및 소거시키는 방법을 설명하기 위한 그래프이다. 여기서, 가로축은 시간(T)을 나타내고, 세로축은 상기 상변환 물질막에 가해지는 온도(TMP)를 나타낸다.
도 3을 참조하면, 상기 상변환 물질막을 용융온도(melting temperature; Tm)보다 높은 온도에서 제1 기간(first duration; T1)동안 가열한 후에 냉각시키면, 상기 상변환 물질막은 비정질 상태(amorphous state)로 변환한다(2). 이에 반하여, 상기 상변환 물질막을 상기 용융온도(Tm)보다 낮고 결정화온도(crystallization temperature; Tc)보다 높은 온도에서 상기 제1 기간(T1)보다 긴 제2 기간(second duration; T2)동안 가열한 후에 냉각시키면, 상기 상변환 물질막은 결정상태(crystalline state)로 변한다(4). 여기서, 비정질 상태를 갖는 상변환 물질막의 비저항은 결정질 상태를 갖는 상변환 물질막의 비저항보다 높다. 따라서, 읽기 모드에서 상기 상변환 물질막을 통하여 흐르는 전류를 감지(detection)함으로써, 상기 상변환 기억 셀에 저장된 정보가 논리 "1"인지 또는 논리"0"인지를 판별(discriminate)할 수 있다. 상기 상변환 물질막으로는 게르마늄(Ge), 텔루리움(tellurium;Te) 및 스티비움(stibium;Sb)을 함유하는 화합물막(compound material layer; 이하 'GTS막'이라 함)이 널리 사용된다.
도 4는 억세스 트랜지스터의 드레인 전압-드레인 전류를 나타낸 그래프이다.
도 4에 도시된 것과 같이, 게이트 전극에 턴-온 전압, 즉 문턱 전압 이상의 전압을 인가할 때, 드레인 전압을 증가하면 드레인 전류가 포화전류(satulation current;Is)로 일정하게 흐르다가 드레인 전압이 펀치쓰루 전압(Vp)이상으로 증가하면 드레인 전류가 급격하게 증가한다. 본 발명은 펀치쓰루 전압(Vp) 이상의 드레인 전압에서 흐르는 전류를 사용하여 가변저항체를 상변환시킨다. 그러나, 도 2에 도시된 것과 같은 종래의 셀 어레이에서는 비트라인에 병렬로 연결된 비선택 억세스 트랜지스터들에서도 펀치쓰루 현상이 발생하기 때문에 이를 막을 수 있는 셀 어레이 구조가 요구된다.
도 5는 본 발명의 바람직한 실시예에 따른 상변환 기억 소자의 셀 어레이를 나타낸 등가회로도이다.
도 5를 참조하면, 본 발명의 셀 어레이는 종래의 셀 어레이와 일응 유사한 부분이 있다. 그러나, 그 특징적인 면에 있어서는 명확하게 차이를 갖는다.
종래의 셀 어레이와 유사하게 복수개의 기억 소자들이 행 및 열로 구성된 매트릭스상으로 배열된다. 각 행의 기억소자들은 워드라인(WL)에 병렬로 접속되고, 각 열의 기억 소자들은 비트라인(BL)에 병렬로 접속된다. 각 행의 일 단에는 선택 트랜지스터(Ts)가 배치된다. 워드라인은 억세스 트랜지스터 및 선택 트랜지스터의 게이트 전극에 접속되고, 비트라인은 가변저항체의 데이타 전극에 접속된다.
본 발명의 셀 어레이에서, 각 행의 억세스 트랜지스터들의 소오스 영역들은 동일행의 선택 트랜지스터(Ts)의 드레인 영역에 병렬로 접속되고, 선택 트랜지스터(Ts)의 소오스 영역은 접지된다. 상기 선택 트랜지스터들(Ts)은 억세스 트랜지스터들 보다 높은 펀치쓰루 내압을 갖는 트랜지스터인 것이 바람직하다. 따라서, 상기 선택 트랜지스터들(Ts)의 채널 길이는 상기 억세스 트랜지스터의 채널 길이보다 길거나, 채널영역 하부에 도우핑된 불순물 농도가 높은 것이 바람직하다.
본 발명의 상변환 기억소자의 동작방법은 기입, 소거 및 읽기 동작으로 구분할 수 있다. 기입 및 소거는 가변저항체의 상변환막을 결정화하느냐 비정질화하느냐에 따라 선택할 수 있다. 본 발명의 실시예에서는 상변환막을 결정화하는 기입동작 및 상변환막을 비정질화하는 소거동작을 예로 든다. 그러나, 기입동작 및 소거동작을 그 역으로 생각할 수도 있다.
도 5에 도시된 것과 같이, 선택된 기억셀(Cn)의 상변환막을 결정화하기 위해서는 선택된 워드라인(WLn)에 억세스 트랜지스터가 턴-온되는 전압 이상의 턴-온 전압을 인가하고, 선택된 비트라인(BLn)에 기입전압을 인가한다. 상기 기입전압은 상기 가변저항체를 통해서 전류가 흐를 수 있는 전압인 저항체 문턱 전압보다는 높고, 상기 억세스 트랜지스터에서 펀치쓰루현상이 발생하는 펀치쓰루 전압보다는 낮은 전압이다.
선택된 기억 셀(Cn)의 상변환막을 비정질화시키기 위해서는 선택된 워드라인(WLn)에 억세스 트랜지스터가 턴-온되는 전압 이상의 턴-온 전압을 인가하고, 선택된 비트라인(BLn)에 소거전압을 인가한다. 상기 소거전압은 상기 억세스 트랜지스터에서 펀치쓰루 현상이 일어날 수 있도록, 상기 억세스 트랜지스터의 드레인 영역에 펀치쓰루 전압보다 높은 전압을 유기할 수 있는 전압이다. 예컨대, 가변저항체의 저항과 억세스 트랜지스터의 저항이 같다고 가정하면, 상기 소거전압은 상기 펀치쓰루 전압의 2배에 해당하는 전압을 인가하여야 한다.
이 소자의 읽기 동작은 선택 비트라인에 가변 저항체 문턱 전압보다 낮은 전압을 인가하고, 선택된 워드라인에 턴-온전압을 인가함으로써 데이타를 읽을 수 있다.
기입 및 읽기 동작에서는 문제가 되지 않으나, 소거동작에서는 선택된 비트라인(BLn)에 인가되는 전압에 의해 억세스 트랜지스터에서 펀치쓰루 현상이 발생하기 때문에 종래의 셀 어레이 구조에서는 선택된 비트라인(BLn)에 접속된 모든 가변저항체가 비정질화될 수 있다. 그러나, 본 발명의 셀 어레이는 억세스 트랜지스터의 소오스 영역에 접속된 선택 트랜지스터(Ts)가 배치되기 때문에, 선택된 워드라인(WLn)에 접속된 선택 트랜지스터(Tsn)만이 턴-온되고, 나머지 선택 트랜지스터들은 턴-온되지 않는다. 따라서, 선택된 기억셀에서만 펀치쓰루 현상이 발생한다.
상술한 것과 같이 본 발명에 따르면, 매트릭스상으로 배열된 셀 어레이의 각 행에 억세스 트랜지스터보다 높은 펀치쓰루 내압을 갖는 선택 트랜지스터를 배치함으로써, 억세스 트랜지스터의 펀치쓰루 전류를 이용하여 상변환 기억소자를 동작할 수 있다. 따라서, 가변저항체에 공급되는 전류량을 증가하기 위해 억세스 트랜지스터의 채널폭을 증가시킬 필요가 없기때문에 집적도를 향상시킬 수 있고, 워드라인에 고전압을 인가할 필요가 없기 때문에 전력소모를 줄일 수 있다.
또한, 선택 트랜지스터를 사용함으로써 비선택 기억셀에서 비트라인 전압에 의한 전력소모를 줄일 수 있다.

Claims (8)

  1. 반도체 기판에 행 및 열로 구성된 매트릭스상으로 배열되되, 각각 억세스 트랜지스터 및 가변저항체로 구성된 복수개의 기억소자들;
    상기 각 행의 일단에 연결되되, 상기 각 행의 억세스 트랜지스터의 소오스 영역에 드레인 영역이 연결되고 소오스 영역은 접지된 선택 트랜지스터들;
    상기 각 행의 억세스 트랜지스터들의 게이트 전극들 및 선택 트랜지스터의 게이트 전극이 병렬로 접속된 복수개의 워드라인들; 그리고
    상기 각 열의 가변저항체들이 병렬로 접속된 복수개의 비트라인을 포함하는 것을 특징으로 하는 상변환 기억 소자의 셀 어레이.
  2. 제1 항에 있어서,
    상기 각 기억소자에서,
    상기 가변저항체는 상기 억세스 트랜지스터의 드레인 및 상기 비트라인에 직렬로 접속된 것을 특징으로 하는 상변환 기억 소자의 셀 어레이.
  3. 제1 항에 있어서,
    상기 선택 트랜지스터는 상기 억세스 트랜지스터에 비해 높은 펀치쓰루 내압을 갖는 것을 특징으로 하는 상변환 기억 소자의 셀 어레이.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 선택 트랜지스터의 채널 길이는 상기 억세스 트랜지스터의 채널 길이보다 긴 것을 특징으로 하는 상변환 기억 소자의 셀 어레이.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 선택 트랜지스터의 채널하부 불순물 농도는 상기 억세스 트랜지스터의 채널 하부 불순물 농도보다 높은 것을 특징으로 하는 상변환 기억 소자의 셀 어레이.
  6. 제 1 항 내지 제 3 항 중 어느 한 항의 상변환 기억 소자의 셀 어레이에 대한 소거 동작 방법에 있어서:
    선택된 워드라인에 억세스 트랜지스터 및 선택 트랜지스터가 턴-온되는 전압 이상의 턴-온 전압을 인가하고; 그리고,
    선택된 비트라인에 상기 억세스 트랜지스터의 드레인 영역에 상기 억세스 트랜지스터에서 펀치쓰루현상이 발생하는 펀치쓰루 전압보다 높은 전압을 유기하는 소거 전압을 인가하는 것을 포함하는 상변환 기억 소자의 소거 동작 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항의 상변환 기억 소자의 셀 어레이에 대한 기입 동작 방법에 있어서:
    선택된 워드라인에 억세스 트랜지스터 및 선택 트랜지스터가 턴-온되는 전압 이상의 턴-온 전압을 인가하고; 그리고,
    선택된 비트라인에 상기 가변 저항체를 통해서 전류가 흐를 수 있는 전압인 가변 저항체의 문턱 전압보다 높고 상기 억세스 트랜지스터에서 펀치쓰루현상이 발생하는 펀치쓰루 전압보다 낮은 기입 전압을 인가하는 것을 포함하는 상변환 기억 소자의 기입 동작 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항의 상변환 기억 소자의 셀 어레이에 대한 읽기 동작 방법에 있어서:
    선택된 워드라인에 억세스 트랜지스터 및 선택 트랜지스터가 턴-온되는 전압 이상의 턴-온 전압을 인가하고; 그리고,
    선택된 비트라인에 상기 가변 저항체를 통해서 전류가 흐를 수 있는 전압인 가변 저항체의 문턱 전압보다 낮은 읽기 전압을 인가하는 것을 포함하는 상변환 기억 소자의 읽기 동작 방법.
KR1020030008797A 2003-02-12 2003-02-12 상변환 기억소자의 셀 어레이 및 그 동작 방법 KR100560657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030008797A KR100560657B1 (ko) 2003-02-12 2003-02-12 상변환 기억소자의 셀 어레이 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030008797A KR100560657B1 (ko) 2003-02-12 2003-02-12 상변환 기억소자의 셀 어레이 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20040072347A KR20040072347A (ko) 2004-08-18
KR100560657B1 true KR100560657B1 (ko) 2006-03-16

Family

ID=37359910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030008797A KR100560657B1 (ko) 2003-02-12 2003-02-12 상변환 기억소자의 셀 어레이 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR100560657B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681812B1 (ko) * 2004-07-03 2007-02-12 비손반도체 주식회사 고속 저전력 상변화 메모리 장치

Also Published As

Publication number Publication date
KR20040072347A (ko) 2004-08-18

Similar Documents

Publication Publication Date Title
US7719870B2 (en) Storage device
JP5662237B2 (ja) 半導体記憶装置
KR100827706B1 (ko) 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법
KR101109883B1 (ko) 반도체 장치
JP4129274B2 (ja) 半導体記憶装置
US7345907B2 (en) Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
US7215592B2 (en) Memory device with reduced word line resistance
JP5462490B2 (ja) 半導体記憶装置
US7903448B2 (en) Resistance random access memory having common source line
US20060050548A1 (en) Semiconductor memory device capable of compensating for leakage current
US7474555B2 (en) Integrated circuit including resistivity changing material element
US20070008785A1 (en) Apparatus and method for programming an array of nonvolatile memory cells including switchable resistor memory elements
WO2012032730A1 (ja) 半導体記憶装置
JP2006318635A (ja) 相変化メモリ装置の駆動方法及び相変化メモリ装置
KR100929628B1 (ko) 상변환 기억 소자
KR100560657B1 (ko) 상변환 기억소자의 셀 어레이 및 그 동작 방법
US11257536B2 (en) Semiconductor storage device and control method thereof
KR20050046041A (ko) 상변화 메모리 소자에서의 라이트 드라이버 회로 및 그에따른 상변화 방법.
KR101051166B1 (ko) 상 변화 메모리 장치
JP2012244109A (ja) 不揮発性記憶装置
KR100934852B1 (ko) 상 변화 메모리 장치
KR100681812B1 (ko) 고속 저전력 상변화 메모리 장치
KR100681810B1 (ko) 고집적 및 높은 전류 구동력을 갖는 상변화 메모리 셀어레이 및 이를 포함하는 고속 저전력 상변화 메모리반도체 장치
KR100919583B1 (ko) 상 변화 메모리 장치
CN116761504A (zh) 电阻变化型非易失性存储器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee