JPS6040696B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6040696B2
JPS6040696B2 JP11632976A JP11632976A JPS6040696B2 JP S6040696 B2 JPS6040696 B2 JP S6040696B2 JP 11632976 A JP11632976 A JP 11632976A JP 11632976 A JP11632976 A JP 11632976A JP S6040696 B2 JPS6040696 B2 JP S6040696B2
Authority
JP
Japan
Prior art keywords
insulating film
layer
emitter
semiconductor layer
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11632976A
Other languages
English (en)
Other versions
JPS5341186A (en
Inventor
総一郎 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP11632976A priority Critical patent/JPS6040696B2/ja
Publication of JPS5341186A publication Critical patent/JPS5341186A/ja
Publication of JPS6040696B2 publication Critical patent/JPS6040696B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法、特に微細構造をもつバ
ィポーラ素子の製造方法に関するものである。
微細構造をもつバイポーラ素子の代表例として高周波ト
ランジスタ素子が挙げられるが、良好な高周波特性を実
現するためには、浅い接合の形成すなわちできるだけ浅
いベース・ェミッタ領域を形成してベース幅を薄くしか
つコレクタ・ベース間容量を減じると共にベース抵抗を
低くする事が重要である、この為、素子パターンの構造
は微細化される。
例えば第1図A,Bの如く、コレクタとなる基板1にベ
ース層2とェミッタ層3を形成した後表面に絶縁被膜4
を施し電極引出用のコンタクト窓5b,5eを形成しし
かる後電極配線6b,6cを形成する櫛型構造を例に探
れば、ェミッタ層3からこのコンタクト窓5cがはずれ
るとェミツタ・ベース間短絡が生じるため、このような
位置合せ不整合は許されず、このためェミツタ層3をあ
る一定以上の微細にはできない欠点がある。かかる欠点
を克服して良好な高周波特性を得る為に第2図に示した
如きウオッシュトェミッタ機造のトランジスタも提案さ
れている。
すなわちコレクタとなる基板21にベース層22を形成
後絶縁被膜4に拡散窓をあげ拡散によりェミッタ層23
を形成した後この拡散窓をそのまま電極用コレクタ窓2
5eとして用い電極配線26eを形成している。ベース
鰭極用コンタクト窓25bは通常ェミッタ拡散後に形成
されて電極配線26eと同時に電極配線26bも形成さ
れる。しかしながらゥオッシュトェミッタ構造を必要と
する程度に微細化が要求される高周波トランジスタ素子
では、ェミッタ層23は極めて浅く0.1〜0・2ム程
度以下に形成する必要がある。
このように浅い拡散層では、函極引出のためにコンタク
ト孔内に金属配線の非整流性接触を形成する場合には、
ウオッシュトヱミツタ構造に於いてもェミッタベース間
短絡を生ずる確率が高くなる。勿論この確率は非整流性
接触形成時の前処理等と密接に関係する。例えば絶縁膜
として二酸化シリコン(SiQ)を用いる場合、稀釈弗
酸(HF)等で素子の表面処理をすることにより良好な
非整流性接触を得ることが知られているが、このような
表面処理によって上記ェミッタベース間の電気短絡確率
は更に高くなり素子の歩留の低下をきたしている。また
非整流性接触を形成する場合、通常、熱処理によって半
導体と金属の合金(例えばA〆/Si)又は半導体金属
間化合物(例えば白金シリサィド(PtSi))を形成
して、この上に電極引出用の電極金属を付着する方法が
採られている。前述のェミッタ・ベース間の電気的短絡
は、前述のようにェミッタコンタクト部にベース層が露
出する場合の外、半導体と金属の合金又は半導体金属間
化合物がェミツタ・ベース接合部にかかって発生するこ
とがある。このように白金シリサイイド等の非整流性接
触層がェミッタ・ベース接合にあまりに近い場合には、
前述同様ベース・ヱミツタ間の電気的短絡が生じやすい
。本発明は上記に鑑みなされたもので、良好な高周波特
性を保持し、ェミツタ’ベース間電気短絡確率を格段に
小さくして素子歩留を大幅に改善し、かつ高信頼度を有
する高周波バイポーラトランジスタの新規なる製造方法
を提供せんとするものである。
本発明によれば、半導体層表面に拡散孔を有する第1の
絶縁膜を形成し、該第1の絶縁膜上に第2の絶縁膜を前
記拡散孔の周辺部に庇部を形成するように彼着し、前記
拡散孔から前記半導体層に不純物を拡散し、次いで全表
面に第3の絶縁膜を形成し、この時前記庇部と半導体層
表面との間にも前記第3の絶縁物が存在するように形成
され、しかる後プロトン又はイオンを照射して前記庇部
の下部を除く部分の第3の絶縁物を第4の絶縁物に変質
せしめ、該第4の絶縁物を除去し、しかる後前記半導体
層の拡散部に電極を形成する半導体装鷹の製造方法を得
る。
以下図面を用いて本発明を詳細に説明する。
第3図A〜Dは本発明による各工程の半導体装置の断面
図であり、半導体基板の一表面に微細な拡散層を形成せ
んとするものである。半導体基板31の表面に互いに異
質な第1および第2の絶縁膜33及び32を覆い第1の
絶縁膜33の所要の一部を写真蝕刻技術等で除去し溝孔
部34を形成する(同図A)。次に同図Bに示す様に第
1の絶縁膜33をマスクとして、第2の絶縁膜32を化
学蝕刻して溝孔部34′を形成する。この際絶縁膜32
のエッチングは基板31の表面が露出した後、ミらに所
定時間よけいにエッチングし、絶縁膜33の溝孔部34
より大きい薄孔34′を形成せしへる、しかる後に該溝
孔34′を通して半導体基板31とは反対の電導型を与
える不純物を拡散せしめ、拡散層35を形成する。次に
同図Cに示す如く、全表面に絶縁膜36を冠する。
特に溝34′の周囲では絶縁膜32に接触するように形
成する。次いで該絶縁膜36に表面と垂直方向からプロ
トン又はイオン等を照射注入し絶縁膜36の加歪変質を
なさしめる。この際溝孔部34′の絶縁膜33直下にあ
たる絶縁膜36の一部は変質せず残存することになる。
而してイC学蝕刻により絶縁膜36の変質部をエッチン
グ除去すれば同図Dに示す如き、半導体表面が露呈しか
つPN接合部が絶縁膜36によって保護された構造が得
られる。このような構成によれば、微細でかつェミッタ
・ベース間短絡のない信頼度の高いバィポーラトランジ
ス夕が実現できる。
即ち第3図Bに於ける庇付溝孔34′は、絶縁膜32の
サイドエッチングの量則ち溝34と同等の大きさの溝が
絶縁膜32に開いた後さらによけし、にエッチングする
量を制御する事により得られるが例えば通常微細パター
ンとしては数ミクロン程度以下の幅をもつパターンが考
えられるが、0.1〜0.2〆程度の溝を精度良く形成
する事は極く容易である。
従って実質的微細度は殆んど低下しないため高周波トラ
ンジスタに適用した場合高周波特性を損う事等はない。
一方第3図Cの如く、第三の絶縁膜36を、例えば気相
成長等によって形成すれば絶縁膜33によって形成され
て庇下面にも生成し、微細PN接合境界近傍を保護する
事ができる、一方二酸化シリコンやシリコン窒化物等に
プロトンやイオンを照射注入すると注入部分の組成、膜
貿構造等が変化し非注入の膜とは異つた物理的化学的性
質を呈し、従って然るべき化学鱗刻液を用いれば蝕刻速
度も注入部分と非注入部分とで異って来る事が知られて
いる。この原理を用いて絶縁膜36中に第3図Cに矢印
で示す如く絶縁膜36の表面と垂直方向からプロトンや
イオン等を、上記効果が絶縁膜36の膜厚程度に及ぶ様
に加速電圧等を制御して注入すれば、絶縁膜33によっ
て形成された庇の下に位置する絶縁膜36はプロトンや
イオンを注入されないで残存する、従ってプロトン又は
イオンを注入された絶縁膜36の化学蝕刻速度が非注入
の場合より速い化学触刻液を用いて所定時間エッチング
すれば、ほぼ第3図Dの如き微細拡散層35が露呈し、
かつ、微細PN接合境界近傍に絶縁膜36を残存せしめ
る事ができる。また、半導体素子の電気的性能を損う事
なく電極を外部に取り出すためには、前記の如く良好な
非整流性接触を形成する必要があり、例えば半導体基板
としてシリコンを用いる場合には稀弗酸浸溝処理等によ
り非整流性接触形成面上の微少酸化層等を取り除く等の
如く一般的に然るべき表面処理を施さねばならない、従
って上記の如く第3図Dの構造を有せしめれば、かかる
表面処理等に於いて微細PN接合境界が露呈せず、非整
流性接触形成部分とPN接合境界との距離を0.1仏程
度に維持できる、一方0.1〜0.2ム程度の浅い接合
に対する非整流性接触形成のための合金層又は金属間化
合物層は高々0.05仏程度あれば十分であり、従って
PN接合境界での電気短絡は殆んど回避できると同時に
製品信頼度を高水準に維持できる。
又第3図において絶縁膜36は、絶縁膜32又は絶縁膜
33と同じものでも良い。例えば絶縁膜36と絶縁膜3
3とが同じものである場合、絶縁膜32を第1のフオト
マスクを使用して通常の写真蝕亥』技術等により溝孔3
4′を開孔して、不純物を拡散し拡散層35を形成した
後絶縁膜33を全表面に付着せしめ、第2のフオトマス
クを用いて拡散層35と位置合せした上で写真蝕刻して
溝孔34を形成する如き従来の方法による場合と構造的
にはほぼ同じ構造となる。しかし、従来の方法い於いて
第3図Dの如き構造を形成する事は原理的には可能であ
っても第1、第2のフオトマスクの大きさの差異が0.
5〜1仏以下の場合には、極めて難しく、実用的にはほ
ぼ不可能である。一方本発明を行使すればフオトマスク
は第3図Aに於いて溝孔34を形成する場合に使用すれ
ば良く、半導体基板表面のほぼ全面に極めて容易かつ一
様に、第3図Dの如く、微細PN接合境界から0.1仏
程度内側に電極取り出し孔を関孔する事が可能である。
本発明の特徴は二層の絶縁膜を脇付簿孔状に選択蝕刻す
る事、及び更に第三の絶縁膜を冠した後半導体基板の素
子形成表面とほぼ垂直方向からプロトンやイオン等を照
射注入して第三の絶縁膜を選択的に加速蝕刻させる事を
細合せた点にあり、保護され安定化された超微細PN鼓
々を含む素子を平易に形成でき、従って高性能かつ高信
頼度の半導体装置を高歩留にて製造できる絶大なる効果
を生ずるものである。
次に本発明の一実施例として第4図に示す如き櫛型構造
の高周波バィポーラトランジスタ素子についてその具体
的製造方法について説明する。
例えばN型のエビタキシャルシリコン基板41の表面に
通常の方法でボロン等を拡散又はイオン注入等して深さ
0.1〜0.2〆程度のベース層42を選択形成する。
しかる後に、該表面を0.4ム程度二酸化シリコン膜4
42で覆い、続いてその上に窒化シリコン膜443を0
.2ム程度成長する。次に写真蝕刻技術等にて窒化シリ
コン膜443のェミッタ層形成箇所に1・5〃程度の溝
孔45eを形成する。続いてHF/N比OH(弗化水素
酸ノ弗化アンモン)系エッチング液を用いて、二酸化シ
リコン膜442をエッチングするがこの際、上記窒化シ
リコン膜443の溝孔45el.5〃と同幅をエッチン
グし終った後更に0.1一程度よけし、にエッチングご
せて、ベース層42を露呈せしめる、これを稀釈弗酸等
で表面処理をした後遺常の方法でP(燐)を拡散又はイ
オン注入して0.07〜0.1仏程度の深さのェミッタ
層43を形成する、しかる後に再度0.1ム程度窒化シ
リコン膜を表面に全面成長して、隣イオン(31P+)
を注入して150℃程度に加溢したリン酸塩液に浸債す
れば1.7仏程度の幅をもつェミッタ層43のベースと
のPN接合境界周辺内側に0.1r程度室化シリコン膜
446で保護された状態でェミッタコンタクト窓45e
が開□される。次に再び写真蝕刻技術を用いてベースコ
ンタクト位置の窒化シリコン膜443、二酸化シリコン
膜442の順に選択エッチングさせベースコンタクト窓
45bを形成する。この際二酸化シリコン膜のエッチン
グには上記、HF/N比OH系エッチング液を用いても
ヱミツタコンタクト窓45e周囲は窒化シリコン膜44
6で覆われているので損傷を受けない、この様にしてベ
ースコンタクト窓45b、ェミッタコンタクト窓45e
が形成されたら通常の浅層接合用の非整流性接触を形成
し、引出し電極用の金属を付着せしめ鰭極パターン46
b,46eを形成すれば、高性能高信頼度の高周波バイ
ポーラトランジスタが得られる。
【図面の簡単な説明】
第1図A及びBは従来の製造方法による櫛型構造のトラ
ンジスタ活性部の平面図及びその×−X′部における断
面図、第2図AおよびBは従来の製造方法によるゥオッ
シュトェミッタ櫛型構造のトランジスタ活性部の平面図
及びそのY−Y′部における断面図である。 第3図は本発明にかかる半導体装置の製造方法を工程順
に示した断面図、第4図A及びBは本発明によって得ら
れるトランジスタの平面図及びそのZ−Z′部における
断面図である。1,21,41・・・・・・半導体基板
、31・・…・半導体層、2,22,42……ベース層
、3,23,43……ェミッタ層、4,24・・・…絶
縁膜、5b,5e,25b,26e……コンタクト用闇
孔、6e,6b,26e,26b・・・・・・電極配線
層、35・・・・・・不純物拡散層、32,33,36
,442,443,446・・・・・・絶縁膜、34,
34′…・・・関孔、45e,45b,45e′……コ
ンタクト用開孔、46e,46b…・・・電極配線層。 多/囚多ど濁 第4図 第3図

Claims (1)

    【特許請求の範囲】
  1. 1 半導体層上に第1および第2の絶縁膜を形成し、該
    第1および第2の絶縁膜の所要部に庇(ひさし)を有す
    る如き構造に溝孔を形成して、上記半導体層表面を露呈
    せしめ、該溝孔を通して不純物を拡散し、第三の絶縁膜
    を表面に被服し、半導体層表面とは略垂直方向からプロ
    トン又はイオン等を照射又は注入して前記第三の絶縁膜
    を変質し、該第三の絶縁膜の変質部を腐蝕除去して上記
    庇状構造下面の変質していない第三の絶縁膜を残存せし
    め、非整流性上記不純物拡散層を露呈すべく溝孔を開け
    た後、電気接続部を前記半導体層の不純物拡散部に設け
    る事を特徴とする半導体装置の製造方法。
JP11632976A 1976-09-28 1976-09-28 半導体装置の製造方法 Expired JPS6040696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11632976A JPS6040696B2 (ja) 1976-09-28 1976-09-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11632976A JPS6040696B2 (ja) 1976-09-28 1976-09-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5341186A JPS5341186A (en) 1978-04-14
JPS6040696B2 true JPS6040696B2 (ja) 1985-09-12

Family

ID=14684270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11632976A Expired JPS6040696B2 (ja) 1976-09-28 1976-09-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6040696B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57172762A (en) * 1981-04-16 1982-10-23 Matsushita Electronics Corp Semiconductor device and manufacture thereof

Also Published As

Publication number Publication date
JPS5341186A (en) 1978-04-14

Similar Documents

Publication Publication Date Title
US4125426A (en) Method of manufacturing semiconductor device
EP0002364B1 (en) Integrated semiconductor device and process for producing it
US4413401A (en) Method for making a semiconductor capacitor
US4290186A (en) Method of making integrated semiconductor structure having an MOS and a capacitor device
EP0030147A1 (en) Method for manufacturing a semiconductor integrated circuit
US4691436A (en) Method for fabricating a bipolar semiconductor device by undercutting and local oxidation
JPH0241170B2 (ja)
US4883772A (en) Process for making a self-aligned silicide shunt
US4464825A (en) Process for fabrication of high-speed radiation hard bipolar semiconductor devices
US4882297A (en) Method of making a self-aligned silicide contact using polysilicon electrode as an etch mask
JPS6040696B2 (ja) 半導体装置の製造方法
JPH0415619B2 (ja)
US4609414A (en) Emitter finger structure in a switching transistor
JPS645463B2 (ja)
JPS59161060A (ja) 半導体デバイスの製造方法
JPH0243336B2 (ja)
JPH0135505B2 (ja)
JPS6113656A (ja) 半導体装置の製造方法
JPS6220711B2 (ja)
EP0264309B1 (en) Self-aligned base shunt for transistor
JPS6013313B2 (ja) 半導体装置の製造方法
JPH0247853B2 (ja)
JPH0136710B2 (ja)
JPS6161268B2 (ja)
JP2745946B2 (ja) 半導体集積回路の製造方法