JPS6039239A - 直並列変換回路 - Google Patents
直並列変換回路Info
- Publication number
- JPS6039239A JPS6039239A JP58145690A JP14569083A JPS6039239A JP S6039239 A JPS6039239 A JP S6039239A JP 58145690 A JP58145690 A JP 58145690A JP 14569083 A JP14569083 A JP 14569083A JP S6039239 A JPS6039239 A JP S6039239A
- Authority
- JP
- Japan
- Prior art keywords
- digit
- value
- data
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は上位桁から直列に送られてくる符号イ」桁表現
された桁直列数値データを符号絶対値表現又は２の補数
表現された桁並列数値データに変換する為の直並列変換
回路に関する。
された桁直列数値データを符号絶対値表現又は２の補数
表現された桁並列数値データに変換する為の直並列変換
回路に関する。
符号付桁表現とは基数なＲとしρをｒ（Ｒ−１）／２］
＜ρくＲ−１なるあらかじめ定められた整数とするとき
Ｉｒ１ｌ＜ρなる整数の桁数値ｒｉを用いて数値を表現
するものである。例えば１区１１は１０進法Ｒ−１０の
場合の符号絶対値表現が７７４４（ｌし。
＜ρくＲ−１なるあらかじめ定められた整数とするとき
Ｉｒ１ｌ＜ρなる整数の桁数値ｒｉを用いて数値を表現
するものである。例えば１区１１は１０進法Ｒ−１０の
場合の符号絶対値表現が７７４４（ｌし。
ρ二９）の符号付桁表現の例は８３５６．７８５６ 。
７７５６である。ここで桁数値の上の横棒はその桁数値
が負の符号を持つことを示している。この例によって分
がる通り一般にある符号絶対値表現に対応する符号付桁
数値は複数個存在する。
が負の符号を持つことを示している。この例によって分
がる通り一般にある符号絶対値表現に対応する符号付桁
数値は複数個存在する。
基数几≧３．（Ｒ＋１）／２≦ρ≦Ｒ・−１なる符号付
桁表現による２つの数に対して上位桁から下位桁へ向か
って加算する方法が従来がら知られていた。
桁表現による２つの数に対して上位桁から下位桁へ向か
って加算する方法が従来がら知られていた。
これは符号付桁表現の冗長性によって下位桁から上位桁
へ向うキャリー伝播をある程度叩収できることによる。
へ向うキャリー伝播をある程度叩収できることによる。
このような上位桁から計算する方法は加減算だけでなく
乗算や除算においても可能であることが知られており、
高速桁直列演算において非常に有用である。何故なら桁
直列に送られてくる入力データの全体が演算器に入力さ
れるのを待たずに、最上位桁或は上位数桁が入力された
段目で演ｙ）、結果の最上位桁な出方し、以稜入カレー
トと同じ割合で演算結果な出力するというようなことが
可能になるからである。
乗算や除算においても可能であることが知られており、
高速桁直列演算において非常に有用である。何故なら桁
直列に送られてくる入力データの全体が演算器に入力さ
れるのを待たずに、最上位桁或は上位数桁が入力された
段目で演ｙ）、結果の最上位桁な出方し、以稜入カレー
トと同じ割合で演算結果な出力するというようなことが
可能になるからである。
このような符号付桁数値による桁直列演算器と現在汎用
引算機として広く使われている桁並列演算器とのインタ
ーフェイスの為には上位桁から的列に送られてくる符号
付桁表現された直列数値データを桁並列データに変換す
る直並列変換回路が必要である。
引算機として広く使われている桁並列演算器とのインタ
ーフェイスの為には上位桁から的列に送られてくる符号
付桁表現された直列数値データを桁並列データに変換す
る直並列変換回路が必要である。
従来、このような直並列変換回路は第１図に示すように
符号付桁数値データを２の袖数表功、にょる並列データ
に変換するものである。図において１は入力データ線で
あり、ここから桁直列な杓号伺桁表現された数値が上位
桁がら順に入力される。
符号付桁数値データを２の袖数表功、にょる並列データ
に変換するものである。図において１は入力データ線で
あり、ここから桁直列な杓号伺桁表現された数値が上位
桁がら順に入力される。
２は符号拡張及び加算位置調整を行う前処理回路である
。４は数値データの語長と等しい語長を持つ並列型キャ
リー伝播加算器であり、５は数値データと同じ語長を持
つレジスタである。以１従来例の動作を具体例によって
説明する。ここでは基１ｉＢ＝４及びρ＝３とし、符号
付桁数値を３ビツトの２の補数表現によって表わすこと
（ニする。また数値データの桁数は簡単の為４桁とする
。従って並列変換された数値は符号ピットを含めて９ビ
ツトとなる。
。４は数値データの語長と等しい語長を持つ並列型キャ
リー伝播加算器であり、５は数値データと同じ語長を持
つレジスタである。以１従来例の動作を具体例によって
説明する。ここでは基１ｉＢ＝４及びρ＝３とし、符号
付桁数値を３ビツトの２の補数表現によって表わすこと
（ニする。また数値データの桁数は簡単の為４桁とする
。従って並列変換された数値は符号ピットを含めて９ビ
ツトとなる。
第２図の（ａ）に示すような符号付桁表現された数値を
考える。これは（ｂ）にあるよう゛に第１桁。
考える。これは（ｂ）にあるよう゛に第１桁。
第２桁、ムＳ３桁、第４桁と順福に桁直列で送られてく
る。打上拡張及び加算位置調整を行う前処理回路２ ）
Ｊ第２区・（ｂ）の各符号付桁数値に対して第２図（ｃ
）のＢ２ 、Ｂ４ 、Ｂ６ 、Ｂ８のようなビット列を
発生する。初期状態においてレジスタ５はクリアされる
。これはｇｚｔ ２ 区＋ （ｃ）の８１に対応する。
る。打上拡張及び加算位置調整を行う前処理回路２ ）
Ｊ第２区・（ｂ）の各符号付桁数値に対して第２図（ｃ
）のＢ２ 、Ｂ４ 、Ｂ６ 、Ｂ８のようなビット列を
発生する。初期状態においてレジスタ５はクリアされる
。これはｇｚｔ ２ 区＋ （ｃ）の８１に対応する。
直並列剥換は第２図（ｃ）に示すようにレジスタ５の内
容と最上位桁数値が加算され、その結果が第２桁数値に
訓話され、以下最終桁まで同様に加算される。忙後にレ
ジスタ５に残された数値がめる２の補数表現の並列数値
データである。
容と最上位桁数値が加算され、その結果が第２桁数値に
訓話され、以下最終桁まで同様に加算される。忙後にレ
ジスタ５に残された数値がめる２の補数表現の並列数値
データである。
さて、上に示した従来の「並列変換回路の欠点は変換し
ようとする数値データの語長に等しいだけの語長な持つ
キャリー伝播加算回路が必要であり従って１桁の加ｆ、
Ｃに要する時間が変換しようとする数イ１＾、データの
語長に比列して増加することである。このことは直並列
変換回路の受け入れることのできる桁面列データの入力
レートを低下させ。
ようとする数値データの語長に等しいだけの語長な持つ
キャリー伝播加算回路が必要であり従って１桁の加ｆ、
Ｃに要する時間が変換しようとする数イ１＾、データの
語長に比列して増加することである。このことは直並列
変換回路の受け入れることのできる桁面列データの入力
レートを低下させ。
ひいては桁直列演算回路全体の演算速度をも低下させる
ものである。
ものである。
本発明は上述した従来方法の欠点を改良するもので、上
位桁から１桁づつ桁直列に送られてくる符号付桁表現又
は２の補数表現された桁偵列データを、その語長に無関
係な変換速度でもって符号絶対値表現又は２の補数表現
された桁並列データに変換する為の高速直並列変換回路
を提供することを目的としている。
位桁から１桁づつ桁直列に送られてくる符号付桁表現又
は２の補数表現された桁偵列データを、その語長に無関
係な変換速度でもって符号絶対値表現又は２の補数表現
された桁並列データに変換する為の高速直並列変換回路
を提供することを目的としている。
まず本発明の原理を具体例によって説明する。
前述した従来例の説明と同様ｉ二、基数几＝４及びρ＝
３による４桁の符号付桁表現された数値を考える。まず
最初に符号付桁表現を符号絶対値表現に変換することを
考える。
３による４桁の符号付桁表現された数値を考える。まず
最初に符号付桁表現を符号絶対値表現に変換することを
考える。
第３図は符号付桁表現された数値０フ０１の変換の例で
ある。第４図は符号Ｓ二〇、Ｓ二１のそれぞれについて
、与えられた符号付桁数値から対応する符号絶対値表現
の桁数値となる可能性のある２つの数値を決定する為の
変換テーブルである。
ある。第４図は符号Ｓ二〇、Ｓ二１のそれぞれについて
、与えられた符号付桁数値から対応する符号絶対値表現
の桁数値となる可能性のある２つの数値を決定する為の
変換テーブルである。
第３図において符号付桁数値を上位桁から順にサーチす
る。初期状１１コにおいて符号Ｓは未確定である。まず
第１桁は０故、対応する符号絶対値表現の桁数値０が決
定する。第２桁ｌは０ではなく負数なのでここで初めて
符号Ｓ＝ｌが決定する。この第２桁から第４図の変換テ
ーブルによって２つの数値２及び１が得られる。次に第
３桁は０、そして変換テーブルからは２つの数値Ｏ及び
３が得られる。第４桁１は０ではなく、その符号が以前
に決定した符号８＝１とは異なるので、まだ出力桁数値
の決定してない第２桁と第３桁において右側の数値を選
択する。（第３図で丸で囲んだ方）。
る。初期状１１コにおいて符号Ｓは未確定である。まず
第１桁は０故、対応する符号絶対値表現の桁数値０が決
定する。第２桁ｌは０ではなく負数なのでここで初めて
符号Ｓ＝ｌが決定する。この第２桁から第４図の変換テ
ーブルによって２つの数値２及び１が得られる。次に第
３桁は０、そして変換テーブルからは２つの数値Ｏ及び
３が得られる。第４桁１は０ではなく、その符号が以前
に決定した符号８＝１とは異なるので、まだ出力桁数値
の決定してない第２桁と第３桁において右側の数値を選
択する。（第３図で丸で囲んだ方）。
（もし同打号ならば左側を選択することになる。）第４
桁からは変換テーブル（−よって２つの数値３及び２が
得られる。ところが第４桁は最終桁なので無条件に左側
の数値を選択する。以上の結果、得られた数は符号Ｓ−
１故負数であってその絶対値部分は０１３３である。上
に述べた説明から任意の符号行桁表現を符号絶対値表現
に変換する手順を類推するのは容易であろう。
桁からは変換テーブル（−よって２つの数値３及び２が
得られる。ところが第４桁は最終桁なので無条件に左側
の数値を選択する。以上の結果、得られた数は符号Ｓ−
１故負数であってその絶対値部分は０１３３である。上
に述べた説明から任意の符号行桁表現を符号絶対値表現
に変換する手順を類推するのは容易であろう。
第５図は符号行桁表現０２’０１を２の補数表現に変度
する例である。第６図は符号付桁数値から対応する２の
補数表現の桁数値となる可能性のある２つの桁数値を決
定する為の変換テーブルである。
する例である。第６図は符号付桁数値から対応する２の
補数表現の桁数値となる可能性のある２つの桁数値を決
定する為の変換テーブルである。
第５図において符号行桁表現を再び上位桁からＩＩにサ
ーチする。初期状態において符号Ｓけ未確定である。第
１桁のＯから図７の変換テーフ諏しＣ二よって２つの数
値Ｏ及び３を得る。次に第２桁ンは０ではなく負数なの
で、ここで初めて符号Ｓ＝１が決定し、そして出力桁数
値の決定してない第１桁において右側の数値を選択する
。（もし桁数値の符号が正ならば左側である）。次に第
３桁は０゜そして変換テーブルからは２つの数値Ｏ及び
３を得る。第４桁１は正数故、まだ出力桁数値の決定し
てない第２桁と第３桁において左側の数値を選択する。
ーチする。初期状態において符号Ｓけ未確定である。第
１桁のＯから図７の変換テーフ諏しＣ二よって２つの数
値Ｏ及び３を得る。次に第２桁ンは０ではなく負数なの
で、ここで初めて符号Ｓ＝１が決定し、そして出力桁数
値の決定してない第１桁において右側の数値を選択する
。（もし桁数値の符号が正ならば左側である）。次に第
３桁は０゜そして変換テーブルからは２つの数値Ｏ及び
３を得る。第４桁１は正数故、まだ出力桁数値の決定し
てない第２桁と第３桁において左側の数値を選択する。
そして第４桁から変換テーブルによって２つの数値１及
び０を得る。ところが第４桁は最終桁なので無条件に左
側を選択する。以上のイ、１．果、得られた数は符号Ｓ
二１故負数であり、その数値は３２０１である。これを
そのまま２進ピット列で表わしたもの（ＢＩＯ）が最終
結果である２の補数表現である。乙の数値の２の補数を
取るとＢｌｌで示すビット列が得られ、これから絶対値
が０１３３となり、第３図でめた結果とたしかに一致す
る。
び０を得る。ところが第４桁は最終桁なので無条件に左
側を選択する。以上のイ、１．果、得られた数は符号Ｓ
二１故負数であり、その数値は３２０１である。これを
そのまま２進ピット列で表わしたもの（ＢＩＯ）が最終
結果である２の補数表現である。乙の数値の２の補数を
取るとＢｌｌで示すビット列が得られ、これから絶対値
が０１３３となり、第３図でめた結果とたしかに一致す
る。
本発明は上に述べた考えを具体化して、上位桁から１桁
づつ桁直列に送られてくる符号行桁表現された数値デー
タを符号絶対値表現又は２の補数表現された桁並列デー
タに変換する為の直並列変換回路を構成したものであり
。
づつ桁直列に送られてくる符号行桁表現された数値デー
タを符号絶対値表現又は２の補数表現された桁並列デー
タに変換する為の直並列変換回路を構成したものであり
。
１桁づつＵ列に送られてくる前記桁σ列データの第１番
目の桁から１９番にその桁数値がＯであるかどうかを判
定し、初めてＯでない桁数値に出会ったときの桁数値の
符号を直並列変換された符号絶対値表現又は２の補数表
現の桁並列データの符号とすること、及び １桁づつ伯列に送られてくる前記桁直列データの各桁数
値のそれぞれについて、対応する直並列変換された符号
絶対値表現又は２の補数表現の桁並列データの桁数値と
なる可能性のある２つの数値を生成し、前記桁直列デー
タの入力桁数値力ｔ。
目の桁から１９番にその桁数値がＯであるかどうかを判
定し、初めてＯでない桁数値に出会ったときの桁数値の
符号を直並列変換された符号絶対値表現又は２の補数表
現の桁並列データの符号とすること、及び １桁づつ伯列に送られてくる前記桁直列データの各桁数
値のそれぞれについて、対応する直並列変換された符号
絶対値表現又は２の補数表現の桁並列データの桁数値と
なる可能性のある２つの数値を生成し、前記桁直列デー
タの入力桁数値力ｔ。
でないとき、この桁数値の符号（二よってこの桁数値よ
りも以前に入力された桁のうちまだ出力桁数値の決定し
てないすべての入力桁数値シ二ついて。
りも以前に入力された桁のうちまだ出力桁数値の決定し
てないすべての入力桁数値シ二ついて。
これから生成されている前記２つの数値のうちの一方を
選択して出力桁数値を決定し、入力桁直列データに対応
する符号絶対値表現又は２の補数表現の桁並列データの
桁数値とすること。
選択して出力桁数値を決定し、入力桁直列データに対応
する符号絶対値表現又は２の補数表現の桁並列データの
桁数値とすること。
によって実現されるものである。
本発明によれば変換しようとする狩号付桁表現された桁
直列データの語長じ無関係な変換速度でもって符号絶対
値表現又は２の補数表現された桁並列データに変換する
為の高速な直並列変換回路を構成することができる。
直列データの語長じ無関係な変換速度でもって符号絶対
値表現又は２の補数表現された桁並列データに変換する
為の高速な直並列変換回路を構成することができる。
第７図は本発明の実施例であり、符号付桁数値データを
２の補数表現の桁並列データに変換する為の直並列変換
回路を実現したものである。
２の補数表現の桁並列データに変換する為の直並列変換
回路を実現したものである。
図において１０は符号付桁数値データの入力デ−タ線、
１１は出力桁数値生成回路であり入力桁数値に刻して出
力桁数値となる可能性のある２つの桁数値を出力するデ
ータ線１２．１３及び入力桁数値が０でないことを示す
信号ｉｌ １．４ 、及び入力桁数値の符号を出力する
信号線１５が接続されている。更に１１は桁直列入力デ
ータを入力の順に検査して数値全体の符号を決定して外
部へ出力する為の信号線１６が接続されている。１７．
１８．１９，２０．２１，２２は出力桁数値生成回路１
１が出力する前記２つの桁数値を各桁ごとに記憶する為
のレジスタである。２３゜２４、、２５は出力桁数値選
択の為のデータセレクタであり、出力桁数値選択回路２
Ｇ、 ２７．２８の出力する出力桁数値選択信号３４
＋ ３５ 、３６によって制御される。３２．３３は双
方向の制御信号線で、出力桁数値選択回路２９．３０
、３１はこの信号線から信号を入力したり、オープンコ
レクタ型のゲートを介して出力したりする。第８区１は
前記出力桁数値選択回路の実現例である。
１１は出力桁数値生成回路であり入力桁数値に刻して出
力桁数値となる可能性のある２つの桁数値を出力するデ
ータ線１２．１３及び入力桁数値が０でないことを示す
信号ｉｌ １．４ 、及び入力桁数値の符号を出力する
信号線１５が接続されている。更に１１は桁直列入力デ
ータを入力の順に検査して数値全体の符号を決定して外
部へ出力する為の信号線１６が接続されている。１７．
１８．１９，２０．２１，２２は出力桁数値生成回路１
１が出力する前記２つの桁数値を各桁ごとに記憶する為
のレジスタである。２３゜２４、、２５は出力桁数値選
択の為のデータセレクタであり、出力桁数値選択回路２
Ｇ、 ２７．２８の出力する出力桁数値選択信号３４
＋ ３５ 、３６によって制御される。３２．３３は双
方向の制御信号線で、出力桁数値選択回路２９．３０
、３１はこの信号線から信号を入力したり、オープンコ
レクタ型のゲートを介して出力したりする。第８区１は
前記出力桁数値選択回路の実現例である。
第７図においてレジスタ】７及び１８に接糸ンされてい
る信号線２９は前記レジスタにデータをセットする為の
タイミング信号である。前記信号線２９は第７図１ある
いは第８図における出力桁数値選択回路の入力信号とも
なっている。第７図における残りの信号線３０．３１に
ついても同様である。
る信号線２９は前記レジスタにデータをセットする為の
タイミング信号である。前記信号線２９は第７図１ある
いは第８図における出力桁数値選択回路の入力信号とも
なっている。第７図における残りの信号線３０．３１に
ついても同様である。
以下本実施例の動作を第９図のタイミング図を用いなが
ら説明する。符号付桁直列テータ５１は十位桁から順に
クロック５０に同期しながら第７１１．’？Ｉにおける
出力桁数生成回路１１に入力する。出力桁数値生成回路
１１は第６図に示すテーブルを用いて入力桁数値から出
力桁数値となり得る２つのｉ（ｉ’ｊをめてデータ線１
２．１３に出力する。更シー出力桁数値生成回路１１は
入力桁数の符号及び入力桁数値が０でないことを示す信
号をそれ千′れ信号線１５．１４に出力する。そして更
に出力桁数生成回路’？ｉ １１は入力桁数値を順に検
査して初めて０でない桁数値に出会ったときの桁数値の
符号を記憶して信号線１６に出力する。データ線１２．
１３．信号線１４．１５番１人力桁数値の入力から変換
の為のわずかな；ｒｉ延時間の後に値が確定する。これ
をまとめて第９トζ１における５２によって示す。シル
９図における４Ｍ ＠５３゜５４ 、５５．５６はクロ
ック５０から生成するものでそれぞれ第１桁、第２桁、
第３桁、第４桁の入力のときアクティブになる。これら
信号は第７図において２９ ＋ ３０ 、・・・と順番
（二人力される。
ら説明する。符号付桁直列テータ５１は十位桁から順に
クロック５０に同期しながら第７１１．’？Ｉにおける
出力桁数生成回路１１に入力する。出力桁数値生成回路
１１は第６図に示すテーブルを用いて入力桁数値から出
力桁数値となり得る２つのｉ（ｉ’ｊをめてデータ線１
２．１３に出力する。更シー出力桁数値生成回路１１は
入力桁数の符号及び入力桁数値が０でないことを示す信
号をそれ千′れ信号線１５．１４に出力する。そして更
に出力桁数生成回路’？ｉ １１は入力桁数値を順に検
査して初めて０でない桁数値に出会ったときの桁数値の
符号を記憶して信号線１６に出力する。データ線１２．
１３．信号線１４．１５番１人力桁数値の入力から変換
の為のわずかな；ｒｉ延時間の後に値が確定する。これ
をまとめて第９トζ１における５２によって示す。シル
９図における４Ｍ ＠５３゜５４ 、５５．５６はクロ
ック５０から生成するものでそれぞれ第１桁、第２桁、
第３桁、第４桁の入力のときアクティブになる。これら
信号は第７図において２９ ＋ ３０ 、・・・と順番
（二人力される。
今、ある符号付桁数値が入力されて、出力桁生成回路１
１は出力桁数値となる可能性のある２つの数値をそれぞ
れデータ線１２．１３に出力し、及び入力桁数値の符号
とそれが０でないことを示す信号のそれぞれを信号線１
５．１４に出力し、そして前記データ線１２，１３の内
容を信号線３１が示すタイミングによってそれぞれレジ
スタ２１．２２にラッチされたとする。このとき同時に
信号線３１（二よって出力桁ム値選択回路３１内の２つ
のフリップフロップ（′！３８図における４０−４１に
和尚するもの）がクリアされ、信号線１４．．１５が示
す状態がＯでない負。
１は出力桁数値となる可能性のある２つの数値をそれぞ
れデータ線１２．１３に出力し、及び入力桁数値の符号
とそれが０でないことを示す信号のそれぞれを信号線１
５．１４に出力し、そして前記データ線１２，１３の内
容を信号線３１が示すタイミングによってそれぞれレジ
スタ２１．２２にラッチされたとする。このとき同時に
信号線３１（二よって出力桁ム値選択回路３１内の２つ
のフリップフロップ（′！３８図における４０−４１に
和尚するもの）がクリアされ、信号線１４．．１５が示
す状態がＯでない負。
０でない正であるときそれぞれオーブンコレクタタイプ
のゲートを介して信号ｍ ３２−３３パルスが出力され
る。前記信号線３２ 、３３上のパルスは出力桁数値選
択回路３１以外の、２つのフリップフロップがクリアさ
れているすべての出力桁１９．４ｍ選択回路内の前記２
つのフリップフロップを適当にセットし、これら出力桁
数値選択回路に対応する出力４’（ｊ数値を確定させる
。２つのフリップフロップの内の一方がセットした出力
桁数値選択回路は以後信号線３２．３３に影響されない
。
のゲートを介して信号ｍ ３２−３３パルスが出力され
る。前記信号線３２ 、３３上のパルスは出力桁数値選
択回路３１以外の、２つのフリップフロップがクリアさ
れているすべての出力桁１９．４ｍ選択回路内の前記２
つのフリップフロップを適当にセットし、これら出力桁
数値選択回路に対応する出力４’（ｊ数値を確定させる
。２つのフリップフロップの内の一方がセットした出力
桁数値選択回路は以後信号線３２．３３に影響されない
。
以上によって本実施例の」１１作の説明を終える。
本実施例によって分か乞とおり桁直列データσ）語長に
無関係な変換速度でもって上位桁から入力される符号付
桁数値データを２の補数表現の桁並列データに変換する
為の高速な直並列変換回路が実現できる。本実施例にお
いて符号行桁Ｗｓ列データの入力レートを制限するもの
は出力桁数値生成回路１１の内部の図７に示す変換テー
ブルの速度及びこれ以外にわずかなゲートのディレィだ
けである。本実施例では桁の数だけの出力桁選択回路が
必要であるが、これらがすべて同一の回路の反徨である
為、ＬＳＩ化にも適している。また本実施例の動作をわ
ずかに修正ずれは符号付桁数値テークを符号絶対値表現
の桁並列データに変換する助並列敦換回路を構成できる
。
無関係な変換速度でもって上位桁から入力される符号付
桁数値データを２の補数表現の桁並列データに変換する
為の高速な直並列変換回路が実現できる。本実施例にお
いて符号行桁Ｗｓ列データの入力レートを制限するもの
は出力桁数値生成回路１１の内部の図７に示す変換テー
ブルの速度及びこれ以外にわずかなゲートのディレィだ
けである。本実施例では桁の数だけの出力桁選択回路が
必要であるが、これらがすべて同一の回路の反徨である
為、ＬＳＩ化にも適している。また本実施例の動作をわ
ずかに修正ずれは符号付桁数値テークを符号絶対値表現
の桁並列データに変換する助並列敦換回路を構成できる
。
第１図は従来の藤並列変換回路を示す図、第２図は従来
の直並列変換回路を説明する図、第３図は本発明におけ
る符号刊桁直列データから符号絶対値表現への変換例を
示すし１．第４図は杓号行桁直列データから符号絶対値
表現への変換の為の変（藁テーブルを示す図、第５図は
本発明における符号行桁直列データから２の補数表現へ
の変換例を示ず図、第６図は符号行桁直列データから２
の補数表現への駁換の為の変換テーブルを示す図、グ５
７図は本発明の実施例である符号行桁部列データから２
の補数表現の桁並列データへの直並列変換回路を示す図
、第８図は本発明の実施例の構成要素である出力桁数値
選択回路の詳細図、？８９図１は本発明の実施例の動作
タイミングを示す図である。 １１・ 出力桁数値生成回路、 １７．１．８−１９．２０−２１．２２・・・桁数値を
保持する為のレジスタ、２３．２４．２５ ・出力桁数
値選択の為のデータセレクタ、２９．３０，３］ 、、
出力桁数値選択回路。 第１図 第２図 （α）７之θｊ 才輯 Ｉｆｆ （ｃａｌ ＋／／３Ｂ ０ン ρＯ■Ｆ ぐ 一３？ １ １０１（ 第９図
の直並列変換回路を説明する図、第３図は本発明におけ
る符号刊桁直列データから符号絶対値表現への変換例を
示すし１．第４図は杓号行桁直列データから符号絶対値
表現への変換の為の変（藁テーブルを示す図、第５図は
本発明における符号行桁直列データから２の補数表現へ
の変換例を示ず図、第６図は符号行桁直列データから２
の補数表現への駁換の為の変換テーブルを示す図、グ５
７図は本発明の実施例である符号行桁部列データから２
の補数表現の桁並列データへの直並列変換回路を示す図
、第８図は本発明の実施例の構成要素である出力桁数値
選択回路の詳細図、？８９図１は本発明の実施例の動作
タイミングを示す図である。 １１・ 出力桁数値生成回路、 １７．１．８−１９．２０−２１．２２・・・桁数値を
保持する為のレジスタ、２３．２４．２５ ・出力桁数
値選択の為のデータセレクタ、２９．３０，３］ 、、
出力桁数値選択回路。 第１図 第２図 （α）７之θｊ 才輯 Ｉｆｆ （ｃａｌ ＋／／３Ｂ ０ン ρＯ■Ｆ ぐ 一３？ １ １０１（ 第９図
Claims (1)
- 【特許請求の範囲】 上位桁から１桁づつ直列に送られてくる符号付桁表現さ
れた桁直列数値データを符号絶対値表現又は２の補数表
現された桁並列数値データに変換する回路であって。 １桁づつ曲列に送られてくる前記桁藺列データの第１届
目の桁からｊし番にその桁数値が０であるかどうかを判
断し、初めて０でない桁数値に出会ったときの桁数値の
符号な入力桁直列数値データ（二対応する符号絶対値表
現又は２の補数表現された桁並列数値データの符号とし
て外部へ出力する手段と、 １桁づつ直列に送られてくる前記桁直列データの各桁数
値のそれぞれについて、対応する符号絶対値表現又は２
の補数表現された桁並列データの桁Ｖ値となる可ｎ；コ
性のある２コの数値を生成する手段と。 前記桁直列データの入力桁数値が０でないときこの桁数
値の符号を用いて、この桁数値よりも以前に入力された
桁数値のうちまだ出力桁数値の決定してないすべての入
力桁数値について、それから生成されている前記２つの
数値のうちの一方を選択して出力桁数値を決定し、入力
桁直列データに対応する前記桁並列データの桁数値とし
て外部へ出力する手段とを備えたことを特徴とする直並
列変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58145690A JPS6039239A (ja) | 1983-08-11 | 1983-08-11 | 直並列変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58145690A JPS6039239A (ja) | 1983-08-11 | 1983-08-11 | 直並列変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6039239A true JPS6039239A (ja) | 1985-03-01 |
Family
ID=15390837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58145690A Pending JPS6039239A (ja) | 1983-08-11 | 1983-08-11 | 直並列変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039239A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03276297A (ja) * | 1990-03-26 | 1991-12-06 | Tokyo Electric Co Ltd | 商品販売データ処理装置 |
-
1983
- 1983-08-11 JP JP58145690A patent/JPS6039239A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03276297A (ja) * | 1990-03-26 | 1991-12-06 | Tokyo Electric Co Ltd | 商品販売データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5103451A (en) | Parallel cyclic redundancy check circuit | |
| ES2097742T3 (es) | Generador de serie de claves. | |
| JPS592054B2 (ja) | 高速２進乗算の方法及び装置 | |
| JPS588009B2 (ja) | デイジタル乗算器 | |
| JPS62226379A (ja) | イメージサイズ変換回路 | |
| JPH01144122A (ja) | 除算回路 | |
| JPS5948421B2 (ja) | パリティ予測回路 | |
| JPS6039239A (ja) | 直並列変換回路 | |
| US3564225A (en) | Serial binary coded decimal converter | |
| US20040117416A1 (en) | Integrated circuit and process for identifying minimum or maximum input value among plural inputs | |
| US4041296A (en) | High-speed digital multiply-by-device | |
| JPH0661871A (ja) | パラレル・シリアル・データ変換回路 | |
| RU2785770C1 (ru) | Устройство для объединения групп данных | |
| US3705299A (en) | Circuit arrangement for converting a decimal number coded in the bcd code into a pure binary number | |
| JPH0964754A (ja) | 誤り検出符号生成回路 | |
| SU1667059A2 (ru) | Устройство дл умножени двух чисел | |
| SU1654814A2 (ru) | Устройство дл умножени | |
| JPH03119835A (ja) | 誤り訂正回路 | |
| RU2021633C1 (ru) | Устройство для умножения чисел | |
| JPH0421026A (ja) | 高桁乗算装置 | |
| SU926650A1 (ru) | Устройство дл одновременного вычислени двух многочленов | |
| US3486015A (en) | High speed digital arithmetic unit with radix correction | |
| SU922726A1 (ru) | Конвейерное устройство дл одновременного выполнени арифметических операций над множеством чисел | |
| JPS5840769B2 (ja) | 乱数発生装置 | |
| JPS6086671A (ja) | 除算回路 |