JPS6038730B2 - マルチフアンクシヨン回路 - Google Patents
マルチフアンクシヨン回路Info
- Publication number
- JPS6038730B2 JPS6038730B2 JP51125973A JP12597376A JPS6038730B2 JP S6038730 B2 JPS6038730 B2 JP S6038730B2 JP 51125973 A JP51125973 A JP 51125973A JP 12597376 A JP12597376 A JP 12597376A JP S6038730 B2 JPS6038730 B2 JP S6038730B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- function
- circuit
- keyboard
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Cash Registers Or Receiving Machines (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は単一キーで複数の機能を実行する事ができるマ
ルチファンクション回路に関する。
ルチファンクション回路に関する。
従来、電子式卓上計算機等に於いてキー数を減少させる
ためにダブルファンクションキーを用いており、単一キ
ーでも２種類の機能、つまりダブルファンクションを実
行する事ができるが、２種類の機能を区別するためのキ
ーが必要であり、ファンクションを任意に設定又は解除
する事はできないものである。本発明は上言己の点に鑑
みて単一キーで複数のファンクションを実行できるよう
に構成し、しかも任意にファンクションの設定又は解除
を実行する事ができるマルチファンクション回路を提供
するもので、以下図面を用いて説明する。
ためにダブルファンクションキーを用いており、単一キ
ーでも２種類の機能、つまりダブルファンクションを実
行する事ができるが、２種類の機能を区別するためのキ
ーが必要であり、ファンクションを任意に設定又は解除
する事はできないものである。本発明は上言己の点に鑑
みて単一キーで複数のファンクションを実行できるよう
に構成し、しかも任意にファンクションの設定又は解除
を実行する事ができるマルチファンクション回路を提供
するもので、以下図面を用いて説明する。
図は本発明を電子式キャッシュレジスタに用いた回路図
で、Ｋはキーボードで、０〜９の数字キーＮと、８部門
の部門別キーＤと、その他のファンクションキーＦと、
登録Ｒ点検Ｘ精算ＺプリセットＰを選択するモードキー
Ｍと電源スイッチＳＷとを有している。
で、Ｋはキーボードで、０〜９の数字キーＮと、８部門
の部門別キーＤと、その他のファンクションキーＦと、
登録Ｒ点検Ｘ精算ＺプリセットＰを選択するモードキー
Ｍと電源スイッチＳＷとを有している。
ファンクションキーＦの中にはサブトータルキーＳＴ、
釣銭キーＣＨＧ、トータルキーＴ、支払いキーＲＡ・・
・・・・加算キー（十）、イクオールキー（＝）の他に
マルチファンクションキー（一／Ｖ）がある。各キー信
号はほとんど制御回路Ｃに導びかれ暦数や部門別登録、
点検、精算または加減算処理を行っている。
釣銭キーＣＨＧ、トータルキーＴ、支払いキーＲＡ・・
・・・・加算キー（十）、イクオールキー（＝）の他に
マルチファンクションキー（一／Ｖ）がある。各キー信
号はほとんど制御回路Ｃに導びかれ暦数や部門別登録、
点検、精算または加減算処理を行っている。
マルチファンクションキー（一／Ｖ）は線夕，を介して
アンドゲートＡＩ〜Ａ６に導びかれ、アンドゲートＡＩ
〜Ａ６の出力は記憶回路であるフリツプフロツプＦＩ〜
Ｆ２，Ｆ３のセット、リセット端子に接続されており、
他のアンドゲート入力との関係でセット、リセット動作
が行なわれる。他のアンドゲートＡ７〜ＡＩＯはフリッ
プフロップＦ１，Ｆ２，Ｆ３の内容を読み出すためのゲ
ートで、その出力を制御回路Ｃへ供給して、各種のフア
．ンクション動作を行なわせている。またモードキーＭ
のプリセットＰの信号も線そ２を介してアンドゲートＡ
Ｉ〜Ａ６に導びかれて、プリセットＰ状態でないとアン
ドゲートＡＩ〜Ａ６が動作しないように構成されている
。
アンドゲートＡＩ〜Ａ６に導びかれ、アンドゲートＡＩ
〜Ａ６の出力は記憶回路であるフリツプフロツプＦＩ〜
Ｆ２，Ｆ３のセット、リセット端子に接続されており、
他のアンドゲート入力との関係でセット、リセット動作
が行なわれる。他のアンドゲートＡ７〜ＡＩＯはフリッ
プフロップＦ１，Ｆ２，Ｆ３の内容を読み出すためのゲ
ートで、その出力を制御回路Ｃへ供給して、各種のフア
．ンクション動作を行なわせている。またモードキーＭ
のプリセットＰの信号も線そ２を介してアンドゲートＡ
Ｉ〜Ａ６に導びかれて、プリセットＰ状態でないとアン
ドゲートＡＩ〜Ａ６が動作しないように構成されている
。
ＲＥは表示レジスタで、制御回路Ｃを介して移送される
数値を記憶し、表示回路（図示せず）で表示し、さらに
デコーダＤＥに最下位桁の内容を送り出している。デコ
ーダＯＥは数値内容を０〜９の数字を変更してその出力
を０〜９の出力端に導出している。以上の構成に於いて
まずマルチファンクションキー（一／Ｖ）の機能につい
て述べる。該キー（一／Ｖ）はマイナスキー、訂正キー
及びプリセット補助キーとしての働きが可能で、各機能
はフリツプフロップＦ１，Ｆ２，Ｆ３がセットの時に動
作可能となる。次にフリップフロツプＦ１，Ｆ２，Ｆ３
のセット、リセット方法について述べると、初めにモ−
ドキーＭを責任者のみが所有している鍵によってプリセ
ットＰ状態にし、その後１〜６までのいずれかの数字を
数字キーＮによって暦数する。
数値を記憶し、表示回路（図示せず）で表示し、さらに
デコーダＤＥに最下位桁の内容を送り出している。デコ
ーダＯＥは数値内容を０〜９の数字を変更してその出力
を０〜９の出力端に導出している。以上の構成に於いて
まずマルチファンクションキー（一／Ｖ）の機能につい
て述べる。該キー（一／Ｖ）はマイナスキー、訂正キー
及びプリセット補助キーとしての働きが可能で、各機能
はフリツプフロップＦ１，Ｆ２，Ｆ３がセットの時に動
作可能となる。次にフリップフロツプＦ１，Ｆ２，Ｆ３
のセット、リセット方法について述べると、初めにモ−
ドキーＭを責任者のみが所有している鍵によってプリセ
ットＰ状態にし、その後１〜６までのいずれかの数字を
数字キーＮによって暦数する。
層数が行なわれると、表示レジスタＲＥの最下位桁に数
値が記憶されデコーダＤＥにてデコーダされてアンドゲ
ートＡＩ〜Ａ６のいずれかに信号が伝達される。その後
マルチファンクションキー（一／Ｖ）を押圧すると糠ク
ーに信号が発生し、アンドゲートＡＩ〜Ａ６のいずれか
か選択されてフリツプフロップＦ１，Ｆ２，Ｆ３のセッ
ト又はリセット動作が行なわれる。フリップフロップＦ
１，Ｆ２，Ｆ３のいずれかをセット又はリセットするか
は暦数内容によって異なるもので、１の場合はフリップ
フロップＦＩのセット動作となる。以上の操作にもとず
し、てフリツプフロツプＦＩがセット状態の時にはアン
ドゲートＡ７の一方の入力に信号が送られ、部門別キー
の１つ、例えば第１部門キーが押圧された時の信号が線
夕３に発生する場合に、アンドゲートＡ７が選択されて
割引命令信号として制御回路Ｃへ供Ｖ給される。
値が記憶されデコーダＤＥにてデコーダされてアンドゲ
ートＡＩ〜Ａ６のいずれかに信号が伝達される。その後
マルチファンクションキー（一／Ｖ）を押圧すると糠ク
ーに信号が発生し、アンドゲートＡＩ〜Ａ６のいずれか
か選択されてフリツプフロップＦ１，Ｆ２，Ｆ３のセッ
ト又はリセット動作が行なわれる。フリップフロップＦ
１，Ｆ２，Ｆ３のいずれかをセット又はリセットするか
は暦数内容によって異なるもので、１の場合はフリップ
フロップＦＩのセット動作となる。以上の操作にもとず
し、てフリツプフロツプＦＩがセット状態の時にはアン
ドゲートＡ７の一方の入力に信号が送られ、部門別キー
の１つ、例えば第１部門キーが押圧された時の信号が線
夕３に発生する場合に、アンドゲートＡ７が選択されて
割引命令信号として制御回路Ｃへ供Ｖ給される。
フリップフロップＦＩがリセット状態の際にはアンドゲ
ートＡ８が選択されて通常の部門別キー信号として働く
もので、フリップフロップＦＩのセット、リセットでま
ったく異なったキー動作を行なわせる事ができる。フリ
ップフツプＦ２がセットしている場合はアンドゲートＡ
９にセット信号が送られているが、アンドゲートＡ９は
制御回路Ｃの出力○が発生している時にマルチファンク
ションキー（ーノＶ）が押圧されると出力が発生するも
ので、その出力は訂正命令として制御回路Ｃへ送られる
。
ートＡ８が選択されて通常の部門別キー信号として働く
もので、フリップフロップＦＩのセット、リセットでま
ったく異なったキー動作を行なわせる事ができる。フリ
ップフツプＦ２がセットしている場合はアンドゲートＡ
９にセット信号が送られているが、アンドゲートＡ９は
制御回路Ｃの出力○が発生している時にマルチファンク
ションキー（ーノＶ）が押圧されると出力が発生するも
ので、その出力は訂正命令として制御回路Ｃへ送られる
。
フリップフロッフ。Ｆ３がセットされている時は上記と
は逆に制御回路Ｃの出力○がない状態でマルチファンク
ションキー（一／Ｖ）が押圧されるとアンドゲートＡＩ
Ｏの出力がマイナス命令として制御回路Ｃへ供給される
。上記制御回路Ｃの出力０は部門別キー○が押圧され、
次のキー信号が導入されるまで発生して、部門別キーＤ
の押圧を示す信号である。つまり部門別キーＤ後のマル
チファンクションキー（一／Ｖ）は訂正キーとして、そ
れ以外はマイナスキーとなるもので、フリップフロツプ
Ｆ２，Ｆ３は訂正又はマイナス機能を設定又は解除する
ものである。以上の如く、フリッブフロップＦＩは部門
別キーを割引キーとして動作させるためのフリツプフロ
ップ記憶回路として用いられ、フリップフロップＦ２，
Ｆ３は各々訂正及びマイナス動作用の記憶回路として働
く。
は逆に制御回路Ｃの出力○がない状態でマルチファンク
ションキー（一／Ｖ）が押圧されるとアンドゲートＡＩ
Ｏの出力がマイナス命令として制御回路Ｃへ供給される
。上記制御回路Ｃの出力０は部門別キー○が押圧され、
次のキー信号が導入されるまで発生して、部門別キーＤ
の押圧を示す信号である。つまり部門別キーＤ後のマル
チファンクションキー（一／Ｖ）は訂正キーとして、そ
れ以外はマイナスキーとなるもので、フリップフロツプ
Ｆ２，Ｆ３は訂正又はマイナス機能を設定又は解除する
ものである。以上の如く、フリッブフロップＦＩは部門
別キーを割引キーとして動作させるためのフリツプフロ
ップ記憶回路として用いられ、フリップフロップＦ２，
Ｆ３は各々訂正及びマイナス動作用の記憶回路として働
く。
上記例のマルチファンクションキー（一／Ｖ）は３通り
のファンクションであったが、使用条件を考慮する事に
よって、より多くのファンクション動作を実行する事が
できるし、他のキーも同様に動作させる事ができる。
のファンクションであったが、使用条件を考慮する事に
よって、より多くのファンクション動作を実行する事が
できるし、他のキーも同様に動作させる事ができる。
以上の如く、本発明は数字キ−とファンクションキーか
らなるキーボードを有し、上記ファンクションの中にマ
ルチファンクションキーを含み、該マルチファンクショ
ンキーのファンクションの設定または解除を記憶する回
路を持ち、制御回路によって暦数または各種の演算動作
を行い、上記マルチファンクションキーによって任意に
ファンクションの選択実行を行うもので、キー数が少く
て多くの動作を行う事ができるだけでなく、設定解除の
操作も容易である。
らなるキーボードを有し、上記ファンクションの中にマ
ルチファンクションキーを含み、該マルチファンクショ
ンキーのファンクションの設定または解除を記憶する回
路を持ち、制御回路によって暦数または各種の演算動作
を行い、上記マルチファンクションキーによって任意に
ファンクションの選択実行を行うもので、キー数が少く
て多くの動作を行う事ができるだけでなく、設定解除の
操作も容易である。
図は本発明の一実施例を示す回路図である。
Claims (1)
- １ 数字キーとマルチフアンクシヨンキーを含んだフア
ンクシヨンキーよりなるキーボードと、該キーボードよ
りのキー信号に応じ置数又は各種の演算動作を行なう制
御回路と、前記キーボードのマルチフアンクシヨンキー
と特定数字キーの組合せ操作で、マルチフアンクシヨン
キーのフアンクシヨンの設定又は解除を記憶する回路と
、該回路の出力とマルチフアンクシヨンキー信号の一致
検出で制御回路にフアンクシヨン信号を供給するゲート
手段によりなり、フアンクシヨンキーによつて任意にフ
アンクシヨンの選択実行を行なうマルチフアンクシヨン
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51125973A JPS6038730B2 (ja) | 1976-10-18 | 1976-10-18 | マルチフアンクシヨン回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51125973A JPS6038730B2 (ja) | 1976-10-18 | 1976-10-18 | マルチフアンクシヨン回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5349915A JPS5349915A (en) | 1978-05-06 |
| JPS6038730B2 true JPS6038730B2 (ja) | 1985-09-03 |
Family
ID=14923566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51125973A Expired JPS6038730B2 (ja) | 1976-10-18 | 1976-10-18 | マルチフアンクシヨン回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6038730B2 (ja) |
-
1976
- 1976-10-18 JP JP51125973A patent/JPS6038730B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5349915A (en) | 1978-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS592060B2 (ja) | カルキユレ−タ | |
| US4509608A (en) | Method of selecting electronic scale operating mode, and electronic scale using said method | |
| US4189774A (en) | Change calculating apparatus | |
| US4237541A (en) | Electronic apparatus for indicating that a printer has been disabled | |
| JPS6038730B2 (ja) | マルチフアンクシヨン回路 | |
| JPS58114158A (ja) | 時間帯別集計機能を有する電子レジスタ | |
| US4766578A (en) | Method of setting time in digital clock and system therefor | |
| JPH0254398A (ja) | 電子式キャッシュレジスタ | |
| JPS58144966A (ja) | 電子式キヤツシユレジスタ | |
| JPS5997012A (ja) | 個数計数はかり | |
| JPS6311962A (ja) | 記録装置 | |
| JPS6239453B2 (ja) | ||
| JPS5920995B2 (ja) | ケイサンキツキトケイ | |
| JPS6111832Y2 (ja) | ||
| JPS6115464B2 (ja) | ||
| JPS5844270B2 (ja) | 電子式キヤッシュレジスタの登録装置 | |
| JPS605007B2 (ja) | キ−入力方式 | |
| JPS5834523Y2 (ja) | 電子レジスタ | |
| JPH021627Y2 (ja) | ||
| JPH0142364B2 (ja) | ||
| JPS61211724A (ja) | 電子機器 | |
| JPH01118996A (ja) | 電子レジスタ | |
| JPS6337433B2 (ja) | ||
| JPH0248939B2 (ja) | ||
| JPH02176849A (ja) | 電子式卓上計算機 |