JPS6038291Y2 - Printed wiring board for chip mounting - Google Patents

Printed wiring board for chip mounting

Info

Publication number
JPS6038291Y2
JPS6038291Y2 JP1976129170U JP12917076U JPS6038291Y2 JP S6038291 Y2 JPS6038291 Y2 JP S6038291Y2 JP 1976129170 U JP1976129170 U JP 1976129170U JP 12917076 U JP12917076 U JP 12917076U JP S6038291 Y2 JPS6038291 Y2 JP S6038291Y2
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
chip
electrolytic plating
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1976129170U
Other languages
Japanese (ja)
Other versions
JPS5346554U (en
Inventor
博 越智
治 藤川
Original Assignee
イビデン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イビデン株式会社 filed Critical イビデン株式会社
Priority to JP1976129170U priority Critical patent/JPS6038291Y2/en
Publication of JPS5346554U publication Critical patent/JPS5346554U/ja
Application granted granted Critical
Publication of JPS6038291Y2 publication Critical patent/JPS6038291Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は半導体および集積回路チップ(以下、単に1チ
ツプヨと略称する)を直接搭載するために、チップ搭載
箇所をザグリ切削加工してチップを適正に挿入できる凹
部を形成したチップ搭載用のプリント配線板に関する。
[Detailed description of the invention] [Industrial application field] This invention is a method for directly mounting semiconductor and integrated circuit chips (hereinafter simply referred to as 1 chip) by counterbore cutting the chip mounting area. The present invention relates to a printed wiring board for mounting a chip, which has a recess that allows proper insertion.

〔従来の技術〕[Conventional technology]

従来、チップはセラミック基板もしくは金属板リードフ
レーム上に突出した状態で搭載されパッケージされてプ
リント配線板に実装されていた。
Conventionally, chips have been mounted on a ceramic substrate or a metal plate lead frame in a protruding state, packaged, and mounted on a printed wiring board.

一方、最近グイボンディングおよびワイヤボンディング
等の技術進歩により、プラスチック基板のプリント配線
板上にも直接チップを搭載する方法が開発され実施が可
能となってきた。
On the other hand, recent technological advances in wire bonding and wire bonding have made it possible to develop and implement a method for directly mounting a chip on a printed wiring board made of a plastic substrate.

そして、従来のプリント配線板においては、プリント配
線基板表面のすべてが同一レベルの平滑なプリント配線
板表面上にチップを搭載してボンディングされてしたの
で、このような従来の方法には次に示すような欠点があ
った。
In conventional printed wiring boards, chips are mounted and bonded on the same smooth surface of the printed wiring board, so the conventional method is as follows: There were some drawbacks.

すなわち、従来のプリント配線板の製造の一つの方法と
して、あらかじめプリント配線板上に導体回路を形成し
た後、電解ニッケルメッキ、電解金メッキ、電解銀メッ
キ等の電解メッキが施されることがある。
That is, as one method for manufacturing a conventional printed wiring board, a conductive circuit is formed on the printed wiring board in advance, and then electrolytic plating such as electrolytic nickel plating, electrolytic gold plating, electrolytic silver plating, etc. is applied.

この方法によれば比較的高い精度と信頼性のある電子回
路製品が得られるので、特にチップを直接搭載するプリ
ント配線板には良く応用される方法である。
According to this method, electronic circuit products with relatively high precision and reliability can be obtained, so it is a method that is often applied particularly to printed wiring boards on which chips are directly mounted.

この際、プリント配線板上に導体回路を形成した後、電
解メッキを施すために全ての導体回路をあらかじめ導通
線で導通した後、該導通線を外部リード線につないで電
解メッキを施し、更に、電解メッキの終了後にあっては
不要となる導通線のうち実際に使用される時に導体回路
として必要な部分以外の不要な回路部分を何らかの方法
で除去する必要がある。
At this time, after forming conductor circuits on the printed wiring board, all the conductor circuits are connected in advance with conductive wires in order to perform electrolytic plating, and then the conductive wires are connected to external lead wires and electrolytic plating is applied. After the completion of electrolytic plating, it is necessary to remove unnecessary circuit parts other than those necessary as conductor circuits when actually used among the conductive wires that are unnecessary.

この場合、通常は導通線をプリント配線板の外形線の外
に導き出して電解メッキ終了後は、プレスなどによる打
抜き加工によって除去することが一般的に行われている
In this case, it is common practice to lead the conductive wire outside the outline of the printed wiring board and remove it by punching using a press or the like after electrolytic plating is completed.

しかしながら導体回路が複雑になると導通線の全てを外
形線の外側に設定することはできず、またこのような場
合には、外形線の内側に孤立した導体回路が残り、この
部分には電解メッキが施されない欠点がある。
However, when the conductor circuit becomes complex, it is not possible to set all the conductive lines outside the outline line, and in such cases, an isolated conductor circuit remains inside the outline line, and this part is electrolytically plated. There is a drawback that this is not done.

したがって、上記従来方法では高い精度と信頼性のある
プリント配線板を製造することはできなかった。
Therefore, it has not been possible to manufacture a printed wiring board with high precision and reliability using the above conventional method.

また、従来のプリント配線板のように基板表面のすべて
が同一レベルの平面であるプリント配線板表面上にチッ
プを搭載してボンディングした後に樹脂封止するとチッ
プの周辺に樹脂が流れ出てこの樹脂外周線が不揃となり
易く、また他の電子部品をプリント配線板に実装するこ
とが困難となるなどの欠点がある。
In addition, when a chip is mounted and bonded on the surface of a printed wiring board, where all the surfaces of the board are flat at the same level, as in conventional printed wiring boards, and then sealed with resin, resin flows around the chip and this resin outer periphery. There are disadvantages such as the wires tend to be uneven and it is difficult to mount other electronic components on the printed wiring board.

〔考案が解決しようとする問題点1 本考案はこのような従来技術の欠点を除去し改善するこ
とを目的とし、電解メッキにより導体回路が形成された
チップ搭載用のプリント配線板において、打抜き外形線
の内側と外側に電解メッキのリード線として使用された
後は不要となる電解メッキ用導体回路のうち、特に打抜
き外形線の内側にのみ集中的に配置された電解メッキ用
導体回路部分をザグリ切削加工により除去してチップ搭
載用の凹部を形成できるようにしたチップ搭載用のプリ
ント配線板を提供するものである。
[Problem to be solved by the invention 1 The purpose of the present invention is to eliminate and improve the shortcomings of the conventional technology. Among the conductor circuits for electrolytic plating that are no longer needed after being used as lead wires for electrolytic plating on the inside and outside of the wire, counterboring the conductor circuits for electrolytic plating that are concentrated only on the inside of the punched outline wire. The present invention provides a printed wiring board for mounting a chip, which can be removed by cutting to form a recess for mounting the chip.

〔問題点を解決するための手段〕[Means for solving problems]

以上のような問題点を除去・改善するために本考案は、
電解メッキにより導体回路が形成されたチップ搭載用の
プリント配線板であって、打抜き外形線の内側と外側に
電解メッキのリード線として使用された後は不要となる
電解メッキ用導体回路が形成され、前記打抜き外形線の
内側の電解メッキ用導体回路は集中配置されており、該
集中配置された電解メッキ用導体回路部分をザグリ切削
加工により除去することによりチップ搭載用の凹部が形
成されてなるチップ搭載用のプリント配線板を提供する
手段を採った。
In order to eliminate and improve the above problems, this invention
A printed wiring board for mounting a chip on which a conductor circuit is formed by electrolytic plating, and the conductor circuit for electrolytic plating is formed on the inside and outside of the punched outline line, which becomes unnecessary after being used as a lead wire for electrolytic plating. The electrolytic plating conductor circuits inside the punched outline are arranged in a concentrated manner, and a recess for chip mounting is formed by removing the concentrated electrolytic plating conductor circuits by counterbore cutting. The company adopted a method of providing printed wiring boards for mounting chips.

なお、本考案のチップ搭載用のプリント配線板は、片面
、両面および多層プリント配線板の何れにも適用できる
Note that the printed wiring board for chip mounting according to the present invention can be applied to any one of single-sided, double-sided, and multilayer printed wiring boards.

また形成されるチップ搭載用の凹部の形状および寸法は
任意に設定することができる。
Further, the shape and dimensions of the chip mounting recess formed can be arbitrarily set.

通常、搭載するチップより若干大きい形状および寸法に
ザグリ切削加工されることが好ましい。
Usually, it is preferable to perform counterbore cutting to a shape and size slightly larger than the chip to be mounted.

そして前記凹部の深さも任意に設定することができる。The depth of the recess can also be set arbitrarily.

また凹部の数はプリント配線板の1つのパターン内に1
個或いは複数個形成される。
Also, the number of recesses is 1 in one pattern of the printed wiring board.
One or more pieces may be formed.

つまり、本考案は従来技術の欠点を解決すべくプリント
配線板の打抜き外形線の内外部に集中的に配置された電
解メッキのリード線の一部を除去すると共にザグリ切削
加工によりチップ搭載用の凹部を形成することを特徴と
するものである。
In other words, in order to solve the drawbacks of the conventional technology, the present invention removes a part of the electrolytic plated lead wires that are centrally arranged inside and outside the punched outline of the printed wiring board, and also uses counterbore cutting to create a chip mounting area. It is characterized by forming a recessed portion.

なお、本考案でいうザグリ切削加工とは、エンドミルや
ルータ−による座ぐり凹部形成のための切削を主目的と
する加工のことである。
Note that the counterbore cutting process as used in the present invention is a process whose main purpose is cutting to form a counterbore recess using an end mill or router.

そして、凹部にチップを搭載させて、グイボンディング
により凹部の底部にチップを固定し、ワイヤボンディン
グその他の方法で、チップ回路とプリント配線板とを電
気的接続する。
Then, the chip is mounted in the recess, the chip is fixed to the bottom of the recess by wire bonding, and the chip circuit and the printed wiring board are electrically connected by wire bonding or other methods.

しかしながら、チップの搭載方法およびボンディング方
法については特に限定するものではない。
However, the chip mounting method and bonding method are not particularly limited.

次に、本考案によるプリント配線板を具体的に図面によ
って説明する。
Next, the printed wiring board according to the present invention will be specifically explained with reference to the drawings.

第1図はザグリによる切削加工およびプレスによる外形
線打抜き前のプリント配線板の斜視図である。
FIG. 1 is a perspective view of the printed wiring board before cutting with a counterbore and punching out the outline with a press.

ここに示したプリント配線板は両面プリント配線板の場
合であって導体回路が複雑であるため、ザグリ切削加工
の境界内にも電解メッキのリード線として導通線を設置
した例である。
The printed wiring board shown here is a double-sided printed wiring board and has a complicated conductor circuit, so this is an example in which a conductive wire is installed as a lead wire for electrolytic plating even within the boundary of the counterbore cutting process.

この図面において、1はプリント配線基板、2はプレス
による打抜き外形線、3はザグリ切削加工境界線、4は
ザグリ切削加工境界内の導通線、4′はザグリ切削加工
境界外の導通線、5は導体回路、6はスルホール孔、7
は電解メッキ用の端子である。
In this drawing, 1 is a printed wiring board, 2 is an outline line punched by a press, 3 is a counterbore cutting boundary line, 4 is a conductive line within the counterbore cutting boundary, 4' is a conductive line outside the counterbore cutting boundary, and 5 is a conductive line outside the counterbore cutting boundary. is a conductor circuit, 6 is a through hole hole, 7 is a conductor circuit
is a terminal for electrolytic plating.

そして、本考案の特徴である電解メッキのリード線とし
て使用された後は不要となる電解メッキ用のリード線の
一部を除去しつつ、チップ搭載箇所をザグリ切削加工し
てチップ搭載用の凹部を形成する。
Then, while removing a part of the lead wire for electrolytic plating that becomes unnecessary after being used as a lead wire for electrolytic plating, which is a feature of this invention, the chip mounting area is counterbore cut to create a recess for chip mounting. form.

その結果を図面で示すと第2図の斜視図のようになる。The result is shown in a drawing as shown in the perspective view of FIG.

前記第2図はプリント配線板をザグリ切削加工した後に
プレスにより打抜いたプリント配線板である。
The above-mentioned FIG. 2 shows a printed wiring board that is punched out using a press after counterbore cutting the printed wiring board.

ここで8がザグリ切削加工により形成されたチップ搭載
用の凹部である。
Here, 8 is a recess for mounting a chip formed by counterbore cutting.

そして、第3図は1つのパターン内に2つのザグリ切削
加工をしてチップが適正に挿入できる凹部を形成した両
面プリント配線板の例を示す斜視図である。
FIG. 3 is a perspective view showing an example of a double-sided printed wiring board in which two counterbores are cut in one pattern to form a recess into which a chip can be properly inserted.

以上のように、本考案のチップ搭載用のプリント配線板
では、導体回路のうち、電解メッキのリード線としての
導通線をザグリ切削加工すべき境界内に集中的に配置し
ておき、電解メッキを施した後には不要となる前記電解
メッキ用のリード線の導体回路部分をザグリ切削加工に
よって除去すると共に、チップ搭載用の凹部を形成する
As described above, in the printed wiring board for chip mounting of the present invention, the conductive wires as lead wires for electrolytic plating of the conductor circuits are arranged intensively within the boundary where counterbore cutting is to be performed, and the electrolytic plating After performing this, the conductor circuit portion of the lead wire for electrolytic plating, which becomes unnecessary, is removed by counterbore cutting, and a recessed portion for mounting the chip is formed.

このとき、外形線外での導通線を併用する態様もあり得
る。
At this time, there may be an embodiment in which a conductive line outside the outline is also used.

そのため、高度で複雑な導体回路を有するプリント配線
板、たとえば金メッキを施すようなプリント配線板の場
合には導体回路をあらかじめ形成した後に電解メッキを
施すのであるが打抜き外形線の内外部に電解メッキのリ
ード線を集中的に配置しておき、これをチップ搭載用の
凹部を形成するザグリ切削加工により同時に除去できる
Therefore, in the case of printed wiring boards that have advanced and complicated conductor circuits, such as gold-plated printed wiring boards, electrolytic plating is applied after forming the conductor circuits in advance. The lead wires can be arranged in a concentrated manner and removed at the same time by counterbore cutting to form a recess for mounting the chip.

このようにすれば、チップを凹部に搭載しチップを突出
させることなく水平面レベルでボンディングすることが
でき、樹脂封止をする際に、樹脂の流れを凹部の外周線
の範囲内に止めることができる。
In this way, the chip can be mounted in the recess and bonded at a horizontal plane level without the chip protruding, and when sealing with resin, the flow of resin can be stopped within the range of the outer periphery of the recess. can.

〔作用および効果〕[Action and effect]

以上のように本考案によれば、他の電子部品の搭載や実
装を全く妨害することなく、きわめて好都合にプリント
配線板の表面にチップを搭載することができる。
As described above, according to the present invention, a chip can be mounted on the surface of a printed wiring board very conveniently without interfering with the mounting or packaging of other electronic components.

しかも、プリント配線板の表面の水平面と凹部にチップ
を搭載したときの同チップ表面の水平面とをほぼプリン
ト配線基板表面と同一レベルにすることにより、グイボ
ンディングまたはワイヤーボンディングをする場合、そ
の性質上チップの回路と導体回路の切断部分とを高い精
度でかつ信頼性のある電気的接続をすることができるの
で同一の水平面で電気的接続しない従来の方法によりボ
ンディングした場合に比べかなり精度がよくかつ信頼性
の高い電子回路製品が得られるなどの優れた効果をも奏
するものである。
Furthermore, due to the nature of the wire bonding, when performing wire bonding or wire bonding, the horizontal plane of the surface of the printed wiring board and the horizontal plane of the chip surface when the chip is mounted in the recess are almost at the same level as the surface of the printed wiring board. Since it is possible to make a highly accurate and reliable electrical connection between the circuit of the chip and the cut part of the conductor circuit, it is much more precise and reliable than when bonding is done using the conventional method, which does not make electrical connections on the same horizontal plane. It also has excellent effects such as providing highly reliable electronic circuit products.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本考案のザグリ切削加工およびプレスによる
外形線打抜き前のプリント配線板の斜視図である、第2
図及び第3図は、本考案によるチップを搭載する箇所に
ザグリ切削加工して凹部を形成したチップ搭載用のプリ
ント配線板の斜視図である。 上記図面において、1はプリント配線基板、2は打抜き
外形線、3はザグリ切削加工境界線、4はザグリ切削加
工境界内の導通線、4′はザグリ切削加工境界外の導通
線、5は導体回路、6はスルホール孔、7は電解メッキ
用の端子、8はザグリ切削加工によって形成されたチッ
プ搭載用の凹部である。
FIG. 1 is a perspective view of the printed wiring board before counterbore cutting and punching out the outline using a press according to the present invention;
3 and 3 are perspective views of a printed wiring board for mounting a chip according to the present invention, in which a recess is formed by counterbore cutting at a location where a chip is to be mounted. In the above drawings, 1 is a printed wiring board, 2 is a punched outline, 3 is a counterbore cutting boundary line, 4 is a conduction line within the counterbore cutting boundary, 4' is a conduction line outside the counterbore cutting boundary, and 5 is a conductor. 6 is a through hole, 7 is a terminal for electrolytic plating, and 8 is a recess for mounting a chip formed by counterbore cutting.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 電解メッキにより導体回路が形成されたチップ搭載用の
プリント配線板であって、打抜き外形線の内側と外側に
電解メッキのリード線として使用された後は不要となる
電解メッキ用導体回路が形成され、前記打抜き外形線の
内側の電解メッキ用導体回路は集中配置されており、該
集中配置された電解メッキ用導体回路部分をザグリ切削
加工により除去することによりチップ搭載用の凹部を形
成できるようにしたことを特徴とするチップ搭載用のプ
リント配線板。
A printed wiring board for mounting a chip on which a conductor circuit is formed by electrolytic plating, and the conductor circuit for electrolytic plating is formed on the inside and outside of the punched outline line, which becomes unnecessary after being used as a lead wire for electrolytic plating. The electrolytic plating conductor circuits inside the punched outline are arranged in a concentrated manner, and by removing the concentrated electrolytic plating conductor circuits by counterbore cutting, a recess for chip mounting can be formed. A printed wiring board for mounting chips, which is characterized by:
JP1976129170U 1976-09-27 1976-09-27 Printed wiring board for chip mounting Expired JPS6038291Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1976129170U JPS6038291Y2 (en) 1976-09-27 1976-09-27 Printed wiring board for chip mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1976129170U JPS6038291Y2 (en) 1976-09-27 1976-09-27 Printed wiring board for chip mounting

Publications (2)

Publication Number Publication Date
JPS5346554U JPS5346554U (en) 1978-04-20
JPS6038291Y2 true JPS6038291Y2 (en) 1985-11-15

Family

ID=28738385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1976129170U Expired JPS6038291Y2 (en) 1976-09-27 1976-09-27 Printed wiring board for chip mounting

Country Status (1)

Country Link
JP (1) JPS6038291Y2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4843160A (en) * 1971-10-05 1973-06-22
JPS4983164A (en) * 1972-12-19 1974-08-09
JPS4989573A (en) * 1972-12-26 1974-08-27
JPS50119969A (en) * 1974-03-08 1975-09-19

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4843160A (en) * 1971-10-05 1973-06-22
JPS4983164A (en) * 1972-12-19 1974-08-09
JPS4989573A (en) * 1972-12-26 1974-08-27
JPS50119969A (en) * 1974-03-08 1975-09-19

Also Published As

Publication number Publication date
JPS5346554U (en) 1978-04-20

Similar Documents

Publication Publication Date Title
JP3664045B2 (en) Manufacturing method of semiconductor device
JPH0399456A (en) Semiconductor device and method of manufacturing the same
JP2840317B2 (en) Semiconductor device and manufacturing method thereof
JP2002026044A (en) Semiconductor device, its manufacturing method, circuit substrate and electronic apparatus
JPS6038291Y2 (en) Printed wiring board for chip mounting
JPH11340609A (en) Manufacture of printed wiring board and manufacture of unit wiring board
JP2001358257A (en) Method for manufacturing substrate for semiconductor device
JP2798108B2 (en) Hybrid integrated circuit device
JPH0492496A (en) Manufacture of printed board and mounting method for electronic component
JP2925609B2 (en) Method for manufacturing semiconductor device
JPH01117087A (en) Hybrid integrated circuit device
JPH05259372A (en) Hibrid ic
JP2741787B2 (en) Lead frame cutting method
JPH1051094A (en) Printed wiring board, and its manufacture
JP2753713B2 (en) Lead frame assembly sheet
JPH01138791A (en) Hybrid integrated circuit device
JPS63283051A (en) Substrate for hybrid integrated circuit device
JPS63240093A (en) Manufacture of printed wiring board
JP2784209B2 (en) Semiconductor device
JP2739123B2 (en) Manufacturing method of electronic component mounting board
JPH0945808A (en) Electronic part
JPS61139052A (en) Semiconductor integrated circuit part
JP3151266B2 (en) Manufacturing method of plastic leadless chip carrier
JPH03114248A (en) Manufacture of printed wiring board for mounting semiconductor
JPS62114249A (en) Manufacture of printed circuit board