JPS6034300B2 - デイジタル・コ−ド・ワ−ド検出方法およびその装置 - Google Patents

Description

【発明の詳細な説明】 本発明は所定のビット数のシーケンスを有しかつあるビ
ットの流れに数回順次に連続して含まれるディジタル・
コード・ワードの形態でメッセージを検出するディジタ
ル・コード・ワード検出方法およびこの方法を実施する
ための装置に関する。

このタイプの検出方法はフランス国特許第２３０９１０
１号明細書の記載からも知られており、この既知の方法
を使用してＰＣＭ電話方式で信号化を行なう目的で送信
されるディジタル・コ−ド・ワードの検出を行なってい
る。

このコード・ワードは２つのビット君羊から成り、第１
群（ビット１から４まで）は全てのコード・ワード‘こ
対して同一であってブレフィックス（ｐｒｅｆｉｘ）と
称せられるものであり、第２群（ビット５から１０まで
）は全てのコード・ワードに対して異なったものである
。このプレフイツクスによってコード・ワードの識別部
分がどこからスタートするかを検出している。加入者の
要求に応じてシグナリング （ｓｉ劉ａｌｉｎｇ）が行なわれる電話方式においては
、制御信号（めｒｗａｒｄｓｉ凱ａｌ）は表示信号を受
信するまでは終了しないがこの表示信号（ｂａｃｋｗａ
ｒｄｓｉ如ａｌ）は制御信号の発生を検出すると終了す
る。

このため、繰返し受信されるコード・ワードが所望のコ
ード・ワードと全く同一となる機会が著しく多い。音声
コーディング方法としてデルタ変調方式を使用するディ
ジタル電話方式があるが、この方式を使用するのは、ビ
ット速度が比較的遅い（１６なし・し３２ｋビット／秒
）場合にはＰＣＭ方式よりも良い性能が得られ、さらに
はこの方法でェンコーディングされた音声はビット譲り
が高くてもそれに著しく耐え得るという理由からである
。こらに個々のチャネルでワード同期をとる必要もない
こともその理由の１つでもある。これら方式ではシグナ
リングをコード・ワードの形態で行なうが、このように
ビット誤り率が高い方式においてコード・ワードを検出
する際に必要とされる典型的な条件は次の通りである。
すなわちセツテイング・アップ・フェーズのシグナリン
グに対しては、ービットの流れを０％のビット誤り率（
ＢＥＲ）で与える場合には多くて１の固の（同一の）コ
−ド・ワードの受信機には１個のコード・ワードを検出
する必要があること−ビットの流れを１０％のＢＥＲで
与える場合には、多くて６４個のコード・ワードの受信
後には９９．９９％正しいコード・ワードであるという
確率でコード・ワードを検出する必要があることである
。

トラヒック・フェーズでのシグナリングに対しては、シ
グナリング情報を音声またはデータ情報の中にまぜて送
信するので、条件がさらに厳しくなる。

その場合、その情報がコード・ワードのように振舞う場
合があるので、検出器の入力端子に現われたランダム・
ビット・パターンが検出器を７．７×１び。ビットに一
回以上スプリアス応答せしめないようにすることが必要
となる。トラヒツク・フヱーズでは、さらに０％のＢＥ
Ｒの場合には最大でも４川固のコード・ワードの後には
また１０％のＢＥＲの場合には最大でも２５針固のコー
ド・ワードの後には９９．９９％正しいコード・ワード
であるという確率でコード・ワードを検出する必要があ
るという条件が加わる。本発明の目的はあるビットの流
れに高いビット誤り率で発生するコード・ワードを、ワ
ード同期を行なわずして、簡単に確実に検出できるよう
にしたコード検出方法を提供するにある。

本発明は、所定のビット数のシーケンスを有しかつある
ビットの流れに数回順次に連続して含まれるディジタル
・コード・ワードの形態でメッセージを検出するに当り
、前記ビットの流れを、各々コード・ワードのビット数
と等しいビット数を有するデータ・ブロックに、ランダ
ムに分割し、データ・ブロックの各ビット位置に対し、
ディジタル・ビット状態を検出して記録し、各ビット位
置に対し記録されたデータを複数個の連続するデータ・
ブロックに亘つて累算して累算値を得、データ・ブロッ
クの中の各ビット位置に対する累算値を限界値と比較し
、コ−ド・ワードのビットを巡回置換したものにこのコ
ード・ワード自体と同じメッセージを与えた当該コード
・ワードを、累算値が少くとも限界値に達している場合
にデータ・ブロック中の各ビット位置に割当てられてい
るディジタル・ビット状態から検出することを特徴とす
る。

原理的には、２Ｎ個のメッセージをＮビット・コード・
ワードでコーディングすることができる。

ワード同期を行なうことなく検出できるようなコード・
ワード群を得るために、ある１つのコード・ワードと、
ビットの巡回置換によってこのコード・ワードから導出
した全てのコード・ワ−ドとに対して同一メッセージを
割当てる。Ｎ＝８とすると、すなわちワード数を２５６
とすると、これらのワードの大部分が８通りの巡回置換
の形態で発生し得るも、これらワードから３鏡蚤類のメ
ッセージが得られ、大多数の電話方式用のキラクタをシ
グナリングしたりスイッチングしたりするための要求を
十分に満たすことが可能となる。本発明による方法にお
いては、さらに市販の、関連するストアや周辺装置を有
しているマイクロプロセッサのような多用の順次プログ
ラマプル論理回路で簡単に実施できるという別の利点が
ある。本発明の他の目的はかかる方法を実行するための
コード検出装置を提供することにあり、本発明によるか
かるコード検出装置によれば、コード・ワードのビット
数Ｎと等しい個数の段部を有しこれら各段部が出力部を
有しているシフト・レジスタを具えており、さらに前記
シフト・レジスタの入力部に供９篭されるＮビットのデ
ータ・ブロックにビットの流れをランダムに分割するた
めの手段を具えており、前記各段部において複数個のデ
ータ・ブロックでビットの同一ディジタル状態が発生し
た回教を検出するために、前記各段部の出力部をこれに
関連した計数手段で結合させてあり、さらに限界値受信
用の第１入力部と、これと関連する計数手段に接続され
た第２入力部と、出力部とを有する限界値装置を具えて
おり、これら限界値装置の出力部は、各限界値装置の限
界値を越えたとき、コード・ワードを表わしている信号
値を供給するように構成したことを特徴とする。

以下図面につき本発明の実施例を説明する。尚各図にお
いて対応する構成成分を同一符号を附して示す。通信分
野では、情報自体のみばかりではなく特定のキャラクタ
またはメッセージをも送信する必要があり、これらメッ
セージを情報の前に、情報に続いて或いは情報間にまぜ
て生じさせてもよい。

例えば電話方式の場合には、情報交換に先立つてダイヤ
ル・ナンバー、ビジー・キヤラクタ、チェック・キャラ
クタ、その他伝送路やそのスイッチング状態を表わすキ
ヤラクタを伝送する。例えば、レジスタ・コールバック
信号を情報間にまぜて送信する。第１図にはディジタル
通信方式で使用され得るようなディジタル・ビットの流
れを示し、送信しようとする情報をＳＰとし以下コード
・ワ−ドと称するディジタル・コード・ワードの形態の
特定のキヤラクタまたはメッセージをＣＷとして夫々示
しあり、これらコード・ワードＣＷを繰返し送信して、
故障によりコード・ワードが損なわれた場合に多数決判
定に基づいて正しいコード・ワードを決定するようにな
している。加入者の要求に従って作動する電話方式では
、受信機があるコード‘ワードを検出したと認識応答す
るまで、そのコード・ワードを送信し、連続した確認応
答信号を受信するまでは次のコード・ワードまたは情報
の送信を行なわない。一般には、ビット誤り率が大きく
なるに従ってあるコード・ワードを認識するために時間
が掛るが、このことはある確率で正しいコード・ワード
を決定するために必要とされるコード・ワードの最大繰
返し数に課せられる条件からも明らかである。表 １ 表１は実際に電話方式の場合に課すことのできる条件の
一例を示し、セツテイング・アップ・フェーズではビッ
ト誤り率が０％の場合にはコード・ワードを最大１の司
繰返した後はそのコード・ワードを確実に検出し、ビッ
ト誤り率が１０％の場合にはコード・ワードを最大６４
回繰返した後のコード・ワードを９９．９９％の確率で
検出する。

トラヒック・フェーズでは、情報の伝送期間に、これら
ビット・ワードの最大繰返し数は夫々４０および２５６
である。さらに他の条件は、ランダム分布した雑音のた
めに生じるスプリアス・コード・ワード。ビット・パタ
ーンによる応答を７．７×１びｏビットに１回以下とす
るということである。音声コーディング方法としてデル
タ変調を使用するディジタル電話方式の場合には、個々
のチャネルは音声伝送に関しての（ワード）同期を必要
としないが、コード・ワードの場合には状況が変わり、
受信機と送信機とを同期させない場合には、ある１つの
良質のコード・ワードを繰返し送信するので譲ったコー
ド・ワードを受信するおそれがある。

コード・ワード‘こ対しワード同期を必要としないよう
にするために、巡回置換によって互い導出できるコード
・ワードに意味の同じメッセージを与える。原理的には
Ｎビットのコード・ワードで２Ｎ個のメッセージをコー
ディングすることができ、巡回置換して他のコード・ワ
ードから導出できるコード・ワード‘こ同一のメッセー
ジを与えるので、その結果コード・ワードに対するコー
ド同期は不必要である。Ｎ＝８すなわちぞ＝２５６のコ
ード・ワードとすると、巡回置換によって互いに全く同
一とし得ない３針固の異なるコード・ワードを得る。さ
らに伝送路が短絡するとコード・ワード１１１１１１１
１を発生しまた伝送路が開放するとコード・ワード００
００００００を発生するので、これら両コード・ワード
は好ましくはなく、さらに、コード。ワード１００００
０００および０１１１１１１１（およびこれらの７通り
の巡回置換のいずれか）も利用しないので、残りは３２
のユニークなコード・ワードであるが、その数は電話方
式でのキャラクタのシグナリングに必要な量を十分にカ
バーしている。これら３２個のコード・ワードのうち２
乳固は、例えば第２図ａに示すコード・ワードのような
形として、８通りの巡回置換の形で発生する。他の３個
のコード・ワードすなわち１１１０１１１０，１１００
１１００および１０００１０００の各コード・ワードは
４通りの巡回置換の形で発生し、残りの１つのコード・
ワード（１０１０１０１０）は２通りの巡回置換の形で
発生するにすぎない。ワード同期が行なわれているとき
には、第２図ａに示すコード・ワードを送信すると、こ
れと同一のコード・ワードを受信するが、同期が行なわ
れていない場合には、受信機が送信機よりも７ビット位
置おそいと、第２図ｂに示すようなコード・ワードを受
信し、同様に受信機が６ビット位置おそいと、第２図ｃ
に示すようなコード・ワードを受信し、このように受信
機のビット位置のおくれに応じて第２図ｄないしｈに示
すようなコード・ワードを受信する。

これら全てのコード・ワードに同一のメッセージを与え
るのであるから同期は不必要である。次に第３図ないし
第６図を参照してコード・ワードの検出方法につき説明
する。

第３図はディジタル・コード・ワード検出装置すなわち
コード検出器の第１実施例を示し、そのシフト・レジス
タ２はＮ個の段部２−１，２−２，…２−Ｎを具え、こ
のシフト・レジスタ２の入力端子へ２値のビットの流れ
を供給する。

このビットの流れをＮビットのランダム・データ・ブロ
ックに分割する。各データ・ブロックのビット数は、入
力端子１に接続されたビット・カウンタ３例えばモジュ
ローＮカゥンタによって計数する。また、データ・ブロ
ックの個数をモジュローＮカゥンタ３の出力端子に接続
したりセット可能なワード・カウン夕４で計数する。シ
フト・レジスタ２にＮビット・ワードが入った後、既知
の方法によりビット位置が第１ディジタル状態すなわち
第１のタイプの論理値例えば“１”または第２ディジタ
ル状態すなわち第２タイプの論理値例えば“０”を含ん
でいるかどうかにつき各ビット位置ｉ（ｉ＝１，２，・
・・Ｎ）に対し検査する。コード検出器は２群のカウン
タ５−１，５−２，・・・，５−Ｎおよび６−１，６−
２，・・・，６−Ｎを具え、これら各群の各カウンタ５
一１ないし５一Ｎおよび６一１なし、し６−Ｎをシフト
・レジスタ２のこれらに関連した段部２−１なし、し２
−Ｎへ夫々接続させ、シフト・レジス夕２の関連する段
部が論理値“１”を検出すると、カウンタ５一１なし、
し５−Ｎがその計数を１だけ増加し、関連する段部が論
理値“０”を検出するとカウンタ６−１ないし６一Ｎが
その計数を１だけ増加するようになす。その後に次のＮ
ビット・ワードがシフト・レジスタに入ると、ワード・
カウンタ４を１だけ増加させるとともに、再び各段部に
どちらの論理値が記憶されたかを検出してそれに応じて
カウンタ５一１ないし５一Ｎまたは６一１ないし６一Ｎ
を増加させる。さらに、各カウンタ５一１ないし５−Ｎ
の出力部をこれに関連した限界値装置７−１′ないし７
−Ｎに夫々接続し、同様に、カウンタ６−１ないし６−
Ｎの出力部をこれに関連した限界値装置８−１なし、し
８−Ｎに接続し、またこれら限界値装置７および８の各
々の別の入力部をそれぞれ限界値発生器９または１０と
、限界値素子３７の出力部と夫々接続する。それぞれの
限界値発生器９または１０‘こよってそれぞれの限界値
装置７一１ないし７−Ｎおよび８−１ないし８一Ｎに対
して供給される限界値の設定を限界値発生器９および１
０の制御入力部１１および１２に夫々供給された制御信
号によって行ない、その場合、カウンタ５−１なし、し
５一Ｎおよび６−１ないし６一Ｎのうちの１つのカウン
タの計数値が限界値を越えておりかつ限界値素子３７が
論理値“１”の信号すなわちィネープル信号を供給する
と、これに関連した限界値装置７−１ないし７−Ｎおよ
び８−１なし、し８一Ｎの出力部には、例えば論理値“
１”の形態の信号が生ずる。これら限界値装置の出力部
を排他的オアゲート回路すなわち排他的オアゲート３２
−１ないし３２−Ｎに接続するが、この接続は、限界値
装置７−１および７一１の出力部を排他的オアゲート３
２−１の入力部に接続し、限界値装置７−２および８−
２の出力部を排他的オアゲート３２一２の入力部に接続
するように、両限界値装置７および８の出力部を対とな
して排他的オアゲートに順次後続するようになして行な
う。さらに排他的オアゲート３２−１ないし３２−Ｎの
各出力部を、アンドゲート１３の関連した入力部に接続
するが、これらの接続はこのオアゲート３２一１の出力
部をアンドゲートの入力部で１３−１に、オアゲート３
２−２の出力部をアンドゲートの入力部１３一２に以下
このように夫々順次に接続するようにして行なう。もし
Ｎ個または２Ｎ個のカウンタ５−１ないし５−Ｎおよび
６ーｌないし６−Ｎすなわち各対５−１／６−１，５−
２／６−２，…５−Ｎ／６−Ｎの１つが限界値を越える
と、アンドゲートＩ３の出力は状態を変える。さらに、
限界値装置７一１ないし７−Ｎおよび８−１なし、し８
−Ｎの出力部を対となしてアンドゲート１４一１ないし
１４−Ｎに接続する。これらアンドゲート１４−１ない
し１４一Ｎは反転入力部と非反転入力部とを有していて
、限界値装置７−１なし、し７−Ｎをこの非反転入力部
に接続し限界値装置８一１ないし８一Ｎをその反転入力
部に接続し、各アンドゲート１４−１なし、し１４一Ｎ
の出力部をこれに対応する、レジスタ１５の段部に接続
する。限界値装置７一１の限界値を越え、従って限界値
素子８一１の限界値を越えていない場合には、これら限
界値素子の出力部に接続されたアンドゲート１４−１は
その出力の状態を変える。これとは反対に、限界値素子
８‐‐１の限界値を越え（従って限界値素子７ーーの限
界値を越えない）場合には、このァンドゲート１４一１
の出力は状態を変えない。アンドゲート１４一１なし、
し１４−Ｎの出力信号を、アンドゲート１３が状態を変
える瞬時によって定まるある瞬時に、レジスタ１５に記
憶させるが、その目的のため、アンドゲート１３の出力
部をレジスタ１５の制御入力部１６に接続する。この場
合、レジス夕１５はコード・ワードのビット値を有して
いる。このレジスター５の出力部をストア３３に接続し
てコード・ワードーこ対応しかつメッセージの１つを含
んでいる記憶場所をアドレスする。上述の実施例におい
ては、Ｎ＝８としているので、ストイ３３は全体で２５
６のアドレスを含み、８つの異なるアドレス毎に同一メ
ッセージを見し、出すことができるので、３２のメッセ
ージの１つの出力を全体として見し、出すことができる
。ある１つのコード・ワードを検出すると、これに関連
したメッセージをストア３３の出力端子３４で利用でき
るようになし、その検出段にワード・カウンタ４をリセ
ットさせる。この目的のため、アンドゲート１３の出力
部をワード・カウンタ４のリセット入力部に接続すると
ともにカウンタ５一１なし、し５一Ｎおよび６一１なし
、し６一Ｎリセット入力部に接続してコード・ワードの
検出時にこれらカウンタリセットさせる。加えて、ワー
ド・カウンタ４の出力部を限界値素子３５に接続して、
入力部３６に供給された限界値を越えた時、カウンタ５
−１なし、し５−Ｎおよび６一１なし、し６一Ｎの、限
界値素子３５の出力部に接続したリセツト入力部にリセ
ット・パルスを供給する。このワード・カウンタ４の出
力部を限界値素子３７に接続して、入力部３８に供Ｖ給
された限界値を越えた時に論理値“１”の信号すなわち
ィネーブル信号を限界値装置７−１なし、し７−Ｎおよ
び８一１なし、し８−Ｎに供聯合させるようになす。次
に、第３図に示すコード検出器の動作を電話方式を例に
とって説明する。セッティング・アップノシグナリング
・フェーズにおいては、表１に示す条件を使用する場合
には限界値発生器９および１０によって発生させる限界
値を５に調整し、限界値素子３５の限界値を３２に調整
する。入力部１に供ｇ造されたビットの流れをＮビット
の群としてレジスタ２へ供給する。今、Ｎ＝８とし、コ
−ド・ワードを第２図ａに示すコード・ワードとする。
連続して５個のワードがレジスタ２に発生し、これと関
連したカウンタに“１”および“０”の個数が記録され
た後に、ビット誤りが発生しないとすると、例えばカウ
ンタ５一１，６一２，６一３，６一４，５一５，６−６
，６一７および５−８は限界値５に等しい計数位置に達
する。この場合にはアンドゲート１３の８個全ての入力
の状態が変わり、アンドゲート１４によってレジスタ１
５内でコード・ワードを検査する。アンドゲート１４−
１の、限界値素子７一１に接続させた入力部が高い論理
レベルとなり、アンドゲート１４−１の、限界値素子８
−１に接続させた反転入力部が低い論理レベルとなるか
ら、アンドゲート１４−１の出力部には論理値１が得ら
れてこれがレジスタ１５の段部１５一１に入ることにな
る。同機に、アンドゲート１４一２の出力部には論理値
０が得られてこれがレジスタの段部１５一２に入る。他
の残りのレジスタの各段部１５−３ないし１５一Ｎにも
同様にして論理値が入る。このように第２図ａに示す送
信されたコード・ワードは同一メッセージである第２図
ｄに示すコード・ワードとしてデコーデイングされ、ワ
ード・カウンタ４および５一１なし、し５一Ｎおよび６
一１なし、し６−Ｎをリセツトする。この限界値が１０
の最大許容数の半分であるようにこの限界値を選んで１
の固のコード・ワード内でコード・ワードを確実に検出
するようになした。

すなわち、シフト・レジスタ２に入った最初の８ビット
・ワードが部分的に前のコード・ワードおよび部分的に
検出すべき新しいコード・ワードから成る場合には、限
界値を１０とすると、コード・ワードをＩＭ団の所要繰
返し回数内でコード・ワードを検出する可能性はなく、
コード・ワードを２０回線返した後にのみ可能となるで
あろう。これに対し、限界値を５とし、例えば上述した
理由で、コード・ワードを５回線返した後にコード・ワ
ードを検出しなかった場合には、次の５回のコード・ワ
ードのサイクル中に確実にコード・ワードを認識し、９
個のコード・ワードの後にこれを検出した。到来しつつ
あるビットの流れ中のビット誤り率が零でないときには
、ビット誤、りのためにコード・ワードが損なわれるの
で、どのコード・ワードが送信されたかを検出するため
には多くのコード・ワードが必要となる。

表１に示した条件によれば、どのコード・ワ−ドが５回
生じるかを決定するためには３２個の連続したコード・
ワードを検査する。このコード・ワードを検出した場合
には、アンドゲート１３によって供給された信号により
ワード・カウンタ４およびカウン夕５−１ないし５一Ｎ
および６一１なし、し．一Ｎをリセツトさせる。これと
は反対に、３２個のコード・ワードの後にコード・ワー
ドを検出しなかった場合にはコード・カウンタ４は限界
値素子３５の限界値を越え、カウンタ５一１ないし５一
Ｎおよび６一１なし、し６一Ｎがリセットされる。トラ
ヒック・フェーズにおいては、表１の条件に従って、限
界値発生器９および１０から発生させる限界値を２０に
調整し、限界値素子３５を１２８に調整する。

このフェーズでも、セツティング・アップ／シグナリン
グ・フェーズと同様に、コ−ド検出器が正確に作動する
。第４図に示す流れ図はコード・ワード検出方法の第１
実施例を説明するための図である。

以下、同図のブロックのコード・ワードのタイム・シー
ケンシャル検出方法についての状態および機能について
の一例を説明する。

このような、機能およびこれと関連する状態のタイム・
シーケンスは、ストアおよび周辺装置を持った市販のマ
イクロプロセッサ（例えばＲＣＡ社製のタイプＣＤＰ１
８０４）のような多用の順次プログラマフル論理回路で
行なうことができる。記号 説 明 ーーーＳＴＲＴ スタート −２−Ｔ，＝Ｔ２＝…Ｔ２Ｎ＝Ｋ：○ レジスタＴ，，Ｔ２，… ＴＮに値○を与える。

ビット流れがそれへと 分割されるビットを値 ○が与えられるレジス タＫで計数する。

−３一ＣＷ Ｎビット・ワードを書込む。

−４一Ｋ：＝Ｋ＋１ レジスタＫを１単位だけ増加
させる。−５一Ｔｉ：＝Ｔｉ十１ 各ビット位置
ｉ（ｂｉ＝１）（ｉ＝１，・・・Ｎ）毎にＴｉ＋Ｎ：：
Ｔｉ＋Ｎ十Ｉ ＣＷの内容ｂ；を検査。

（ｂｉ＝０） ｂｉが値１のときレジスタＴｉを１単位
だけ 増加させ、ｂｉが値０ のときレジス夕Ｔｉ＋Ｎ を１単位だけ増加させ る。

一７−Ｔｉ／Ｔｉ＋Ｎ多ｎ？ レジスタＴ，〜Ｌ。

を値ｎと比較する。各Ｔｉ／Ｔ洲（ｉ＝１，２ …Ｎ）の１つが値ｎか それ以上であるとき、 ステップ−８−を実行 する。

値ｎに達していないかそれ以下のとき はステップ−２−を実 行する。

−６一Ｋ＝ｍ？ ワードの個数Ｋを所定値ｍ
と比較する。

Ｋ＝ｍであると、ステッ プ−７−で演算が継続 される。

Ｋがｍに等しくない場合にはステッ プ−３一が実行され る。

−８一ＣＷＮ 値ｎを越えているＮ個のレジ
スタからコード・ワードを形成す る。

この場合レジスタＴｉは値１を表わしレ ジス夕Ｔｉ＋Ｎは値０を 表わしている。

一９−ＳＴＰ ストツプ 第５図はコード・ワードの検出用コード検出器の第２実
施例を示すブロック線図である。

入力端子１には２値のビットの流れが供給されるが、こ
の端子をＮ段のシフト・レジスタ２の入力部に接続する
。これらビットの計数を入力端子１に接続した例えばモ
ジュローＮカウンタのようなカウン夕３によって計数す
る。リセッタブル・ワード。力ウンタ４はＮビットの群
がシフト・レジスタ２に入った回数を記録するためのカ
ウン夕であって、これをカウン夕３の出力部に接続する
。さらに、シフト・レジス夕２の出力部には第２シフト
・レジスタ１９を接続し、このシフト・レジスター９お
よびシフト・レジスタ２ともＮ段とする。両シフト・レ
ジスタの同一順位の段部すなわち２一１および１９−１
，２−２および１９一２，・・・，２−Ｎおよび１９−
Ｎを排他的オアゲート２０一１，２０−２，…，２０一
Ｎへと夫々接続する。シフト・レジスタ２および１９に
おける対応する位置にビット値ｉが帯全く同一であると
き、排他的オアゲートの出力が状態を変える。これら排
他的オアゲートの出力部をナンドゲート回路２１の同一
番号の入力部に接続し、ナンドゲート回路２１の出力部
をリセッタブル・カウンタ２２の入力部に接続するとと
もに、反転ゲート回路２３を経て、このカウンタ２２の
リセット入力部にも接続する。排他的オァゲートがビッ
ト一致を検出する毎に、カウンタ２２は１単位だけ増加
し、ビット一致が生じない場合には反転ゲート回路２３
を経てこのカウンタ２２をリセツトさせる。このカゥン
タ２２の出力部を限界値素子２４の第１入力部に接続し
、この素子の第２入力部には限界値を供給する。シフト
・レジスタ２の各段部の別の出力部を対応するカウンタ
２５−１なし、し２５−Ｎに接続する。

これらカウンタ２５一１なし、し２５−Ｎをアップノダ
ウン・カウンタとする。このカウン夕が接続されたビッ
ト段部に“１”が生じたときには計数値が１単位だけ増
加し、“０”が生じたときには計数値が１単位だけ減少
する。各カウンタ２５−１ないし２５一Ｎの出力部にこ
れらに関連した限界値装置２６一１ないし２６−Ｎを夫
々接続し、これら装置の出力は、計数値が限界値発生器
２７から発生してこれら装置の別の入力部に供給される
限界値を越えたときに、状態を変化する。各限界値装置
２６一１なし、し２６一Ｎの出力部をアンド回路２９の
Ｎ個の入力部の１つに夫々接続する。さらに限界値装置
２６−１なし、し２６−Ｎを設計して各カウンタ２５−
１なし、し２５一Ｎの内容の絶対値のみを限界値と比較
するようになす。カウンタ２５一１ないし２５一Ｎの出
力部をさらに符号決定装置３川こ接続し、アンドゲート
２９の出力部をこの符号決定装置３０の制御入力部３１
に接続する。

アンドゲート２９の出力が状態と変えると、符号決定装
置３０が各カウンタ２５一１なし、し２５−Ｎの計数値
の符号を決定し、よってこの装置３０の出力部にコード
。ワードが得られる。同じ目的のために、限界値素子２
４の出力部を符号決定装置３０の入力部３１に接続する
。さらにアンドゲート２９および限界値素子２４の出力
部をカウンタ２２のリセット入力部、ワード・カウンタ
４のリセット入力部およびカウンタ２５ーーないし２５
一Ｎをリセット入力部に夫々接続して、コード・ワード
を検出した後にこれらカウンタ２２，４および５ーーな
いし５一Ｎをリセットするようになす。さらにワード・
カウンタ４の出力部を限界値素子３５に接続して、この
計数値がこの素子３５の別の入力部３６に供給される限
界値を越えたときに、カウンタ２５一１なし、し２一Ｎ
リセット入力部ヘリセット信号を供給するようになす。
次に、例えば、表１に示す条件を有する電話方式に使用
する第５図に示すようなコード検出器の動作につき説明
する。

限界値９（セッティング・アップ・フェーズ）または限
界値３９（トラヒツク・フェーズ）を限界値素子２４に
供給する。また、セッティング・アップ・フェーズでは
限界値３２を限界値素子３５へ供給し、トラヒック・フ
ェーズでは限界値１２８を限界値素子３５へ供聯合する
。また限界値発生器２７はセッティング・アップ・フェ
ーズには限界値６を発生し、トラヒック・フェーズには
限界値６４を発生する。入力端子１へ供給するビットの
流れを８ビットの群に分割する。群の数はカウンタ４で
計数する。今、８ビットの１つの群をシフト・レジスタ
２へ入れ、各段部毎に“１”または“０”が存在するか
どうかを検査し、“１”が存在する場合には、これに関
連したビット・カワンタ２５一１なし、し２５一Ｎを１
単位だけ増加させ、“０”が存在する場合にはこれに関
連したビット・カウンタを１ビットだけ低減させる。そ
の後に次の８ビットの群がシフト・レジスタ２に入り、
順次このような処理が行なわれる。全てのカウンタ２５
−１なし、し２５−Ｎの絶対値が限界値（セッティング
・アップ・フェーズの限界値６およびトラヒック・フェ
−ズの限界値６４）を越えたとき、限界値装置２６に接
続したアンドゲート２９が符号決定装置３０の入力部３
１に信号を供給してこの装置３０を作動させてそれぞれ
のカウンタの計数値の符号を論理値に変換させる。この
装置３０の並列出力部１８の論理値は検出しようとする
コード・ワードを形成する。セッティング・アップ・フ
ェーズの場合には３粥羊の８ビットをまたはトラヒツク
・フェーズの場合には１２８群の８ビットの後に、コー
ド・ワードを検出しない場合には、カウン夕２５−１な
し、し２５一Ｎをリセットして新しいサイクルをスター
トさせる。ビット誤り率が０％の場合にコード・ワード
の最大数以内でコード・ワードを検出するようにするた
めに、第２シフト・レジスタ１９をシフト・レジスタ２
の出力部に接続する。ある８ビットの群がシフト・レジ
スタ２で検査された後に、この群が第２シフト・レジス
夕に入り次の新しい８ビットの群がシフト・レジスタ２
に入る。この場合、各対応する段部においてビット一致
の有無をチェックし、各ビット位置のビットが一致して
いる場合には排他的オアゲート２１の出力が夫々状態を
変えてナンドゲート回路２１の状態を変えるとともにカ
ウン夕２２へパルスを供給せしめる。０％のＢＥＲの場
合にカウンタ２２の計数値が９個のコード・ワード後に
限界値に到達すると、このことはコード・ワードを検出
したことを表わしている。

このコード・ワードを、例えば符号決定装置３０を作動
させるかシフト・レジスター９の出力３２を使用するこ
とによって、読取る。限界値素子２４の限界値に達した
後に、カウンタ２２および４をリセットさせる。第６図
はコード・ワード検出方法の第２実施例を説明するため
の流れ図であり、タイム・シーケンスでコード・ワード
を検出する方法の条件および機能を表わす図示の各誌号
と関連してこれを説暁する。

記号 説 明 −・一ＳＴＲＴ スタート −２一１：＝○ レジスタ１に値０を与える。

レジスタ１を使用して２つの連続した コード・ワードが全く 同一となる回数を記録 する。

−３一Ｔ，＝・・・ＴＮ＝Ｋ：＝０ レジスタＴ，，Ｔ２…， ＴＮに値０を与える。

これにビットの流れが 分割されるワードをレ ジスタＫで計数する。

これには値０を初期値 として与える。

−４−ＣＷ Ｎビット‘ワードを書込む。

−５一Ｋ：＝Ｋ＋１ レジスタＫを１単位だけ増加
させる。−６−ＣＷ＝ＣＷｏつ ワードＣＷを前
のコード・ワードＣＷ。

とビット毎に比較する。

ビット一致がある場合 には次のステップを実 行する。

ビット一致がない場合には次のステ ップとしてステップ− ９一を実行する。

−７−１：＝１十１ レジスタ１を１単位だけ増加
させる。

−８−１＝ＴＨＲつ レジスタ１の内容を限界
値ＴＨＲと比較する。

この内容がこの値に達しない場合には 次のステップとしてス テップ−１３−を実行す る。

−９一１：＝０ レジスタ１に値０を与える
。

−１０一Ｔ，：＝Ｔ，±ｂ． ビット位置ｑ，Ｑ，
…ｂＮが第１の２進値ＴＮ：〒ＴＮ±ｂＮ または第
２の２進値を有するかどうかに依存して、これと関連す
る レジスタ値Ｔ，，Ｌ， ・・・ＴＮを１単位だけ増 加または減少させる。

−１１−Ｔ，，Ｔ２，・・・ＴＮ多ｎ？ レジスタＴ，
，…，ＴＮの内容を限界値ｎと比較する。

全てのレジスタが少なくともｎ に等しい値を有すると きには、次のステップ としてステップ−１３− を実行する。

そうでない場合にはステップ− ３−を実行する。

−１２−Ｋ＝ｍ？ レジスタＫが所定値ｍに
達した場合には、次のステップとして− １２一を実行する。

そうでない場合にはステッ プ−４−を進める。

−１３−ＣＷＮ かくして決定されたコー
ド・ワードを読取る。

−１４−ＳＴＰ ストツフ。

負６図に示す方法の実施例は第４図の方法の実施例に比
べると、前者では８（十２）個のカウンタのみを再調整
すれば良いが後者では１６（十２）個のカゥンタを再調
整する必要があるという利益がある。尚、第６図の方法
ではＮビットから成る２つのデータ・フロックを比較す
る必要があるが、この比較はデータ・ブロックのコード
・ワードの差が０であるか否かをチェックすることによ
って行なってもよいので、この程度のことは大して問題
ではない。

【図面の簡単な説明】

第１図はあるビットの流れにおける一連の順次の連続し
た全く同一のコード・ワードを示す線図、第２図は本発
明により使用するためのコード・ワードおよびその巡回
置換コード・ワードを説明するための説明図、第３図は
本発明方法を実行するための、第２図に示すタイプのコ
ード・ワードの検出用コード検出器の一実施例を示すブ
ロック線図、第４図は本発明方法の一実施例を示す流れ
図、第５図は本発明方法を実行するための、第２図に示
すタイプのコード・ワードの検出用コード検出器の他の
実施例を示すブロック線図、第６図は本発明方法の他の
実施例を示す流れ図である。 １・・・・・・入力端子、２，１９・…・・シフト・レ
ジスタ、２一１〜２一Ｎ……（シフト・レジスタの）毅
部、３・・・・・・ビット・カウンタ、４・・…・ワー
ド・力ウンタ、５−１〜５−Ｎ，６一１〜６一Ｎ，２２
，２５−１〜２５一Ｎ……力ウン夕、７，８，２６・…
・・限界値装置、９，１０，２７・・・・・・限界値発
生器、１３，１４−１〜１４−Ｎ，２９・・・・・・ア
ンドゲート、１５・・・・・・レジスタ、１８…・・・
並列出力部、２０−１〜２０−Ｎ，３２−１〜３２−Ｎ
・・・・・・排他的オアゲート回路、３０・・・・・・
符号決定装置、３３……ストア、３４……出力端子、２
４，３５，３７，７−１〜７−Ｎ，８−１〜８−Ｎ，２
６一１〜２６−Ｎ・・・・・・限界値素子、２１・・・
・・・ナンド・ゲート回路、２３・・・・・・反転ゲー
ト回路。 ＦＩＧ．ＩＦＩＧ．２ ＦＩＧ．３ ＦＩＧ・ム ＦＩＧ．５ ＦＩＧ．６

Claims (1)

1. 【特許請求の範囲】 １ 所定のビツト数のシーケンスを有しかつあるビツト
   の流れに数回順次に連続して含まれるデイジタル・コー
   ド・ワードの形態をメツセージを検出するに当り、−前
   記ビツトの流れを、各々コード・ワードのビツト数と等
   しいビツト数を有するデータ・ブロツクに、ランダムに
   分割し、−データ・ブロツクの各ビツト位置に対し、デ
   イジタル・ビツト状態を検出して記録し、−各ビツト位
   置に対し記録されたデータを複数個の連続するデータ・
   ブロツクに亘つて累積して累算値を得、−データ・ブロ
   ツク中の各ビツト位置に対する累算値を限界値と比較し
   、−コード・ワードのビツトを巡回置換したものにこの
   コード・ワード自体と同じメツセージを与えた当該コー
   ド・ワードを、累算値が小くとも限界値に達している場
   合にデータ・ブロツク中の各ビツト位置に割当てられて
   いるデイジタル・ビツト状態から検出することを特徴と
   するデイジタル・コード・ワード検出方法。 ２ 前記コード・ワードおよび前記ビツトの流れは２進
   データを含むことを特徴とする特許請求の範囲１記載の
   デイジタル・コード・ワード検出方法。 ３ 前記データ・ブロツクの各ビツトの第１デイジタル
   状態が検出された回数を第１累算器によつて累算しかつ
   前記データ・ブロツクの各ビツトの第２デイジタル状態
   が検出された回数を第２累算器によつて累算することを
   特徴とする特許請求の範囲２記載のデイジタル・コード
   ・ワード検出方法。 ４ 前記データ・ブロツクの各ビツトの前記第１デイジ
   タル状態を正の符号で累算しかつ前記データ・ブロツク
   の各ビツトの前記第２デイジタル状態を負の符号で累算
   することを特級とする特許請求の範囲２記載のデイジタ
   ル・コード・ワード検出方法。 ５ −データ・ブロツクの前のデータ・ブロツクと比較
   し、−これらデータ・ブロツク順次に連続して全く同じ
   となる回数を累算し、−各ビツト位置における累算値が
   限界値に達した際に、１データ・ブロツク内に含まれて
   いる１コード・ワード全体を検出するようにしたことを
   特徴とする特許請求の範囲４記載のデイジタル・コード
   ・ワード検出方法。 ６ コード・ワードのビツト数Ｎと等しい個数の段部を
   有しこれら各段部が出力部を有しているシフト・レジス
   タを具えており、さらに前記シフト・レジスタの入力部
   に供給されるＮビツトのデータ・ブロツクにビツトの流
   れをランダムに分割するための手段を具えており、前記
   各段部において複数個のデータ・ブロツクでビツトの同
   一デイジタル状態が発生した回数を検出するために、前
   記各段部の出力部をこれに関連した計数手段に結合させ
   てあり、さらに限界値受信用の第１入力部と、これに関
   連する計数手段に接続された第２入力部と、出力部とを
   有する限界値装置を具えており、これら限界値装置の出
   力部は、各限界値装置の限界値を越えたとき、コード・
   ワードを表わしている信号値を供給するように構成して
   あることを特徴とするデイジタル・コード・ワード検出
   装置。 ７ 前記計数手段は各々がＮ個から成る第１および第２
   群のカウンタを具えており、各群の１つのカウンタを前
   記シフト・レジスタの段部の１つに結合させてあり、さ
   らに前記第１群のカウンタは、前の多数のデータ・ブロ
   ツクにおいて、データ・ブロツクのビツトの第１デイジ
   タル状態を検出した回数を累算するように構成してあり
   、および前記第２群のカウンタは、前記前の多数のデー
   タ・ブロツクにおいて、データ・ブロツクのビツトの第
   ２デイジタル状態を検出した回数を累算するように構成
   してあることを特徴とする特許請求の範囲６記載のデイ
   ジタル・コード・ワード検出装置。 ８ 前記計数手段はＮ個のカウンタから成るカウンタ群
   を具えており、前記シフト・レジスタの各段をこれと関
   連したカウンタに夫々接続されており、前記データ・ブ
   ロツクの第１デイジタル状態を検出したときこれらカウ
   ンタの計数値を１単位だけ増加させるとともに前記デー
   タ・ブロツクの第２デイジタル状態を検出したときこれ
   らカウンタの計数値を１単位だけ減少させるように構成
   したことを特徴とする特許請求の範囲６記載のデイジタ
   ル・コード・ワード検出装置。 ９ さらに各々が出力部を有しているＮ個の段部を有し
   た別のシフト・レジスタを具えており、さらに前記シフ
   ト・レジスタの２つのシフト・レジスタの対応する段部
   におけるビツト一致を検出するために、これら２つのシ
   フト・レジスタの対応する出力部を排他的オアゲート回
   路に接続されてあり、さらにＮ個の前記排他的オアゲー
   ト回路の出力部をナンドゲート回路の入力部に接続させ
   てあり、さらに、該ナンドゲート回路の出力部を順次の
   連続したデータ・ブロツクが全く同じである回数を累算
   するための計数素子に接続させてあることを特徴とする
   特許請求の範囲８記載のデイジタル・コード・ワード検
   出装置。