JPS6034300B2 - デイジタル・コ−ド・ワ−ド検出方法およびその装置 - Google Patents
デイジタル・コ−ド・ワ−ド検出方法およびその装置Info
- Publication number
- JPS6034300B2 JPS6034300B2 JP55107067A JP10706780A JPS6034300B2 JP S6034300 B2 JPS6034300 B2 JP S6034300B2 JP 55107067 A JP55107067 A JP 55107067A JP 10706780 A JP10706780 A JP 10706780A JP S6034300 B2 JPS6034300 B2 JP S6034300B2
- Authority
- JP
- Japan
- Prior art keywords
- code word
- bit
- digital
- limit value
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/12—Arrangements providing for calling or supervisory signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/39—Signalling arrangements; Manipulation of signalling currents using coded pulse groups
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【発明の詳細な説明】
本発明は所定のビット数のシーケンスを有しかつあるビ
ットの流れに数回順次に連続して含まれるディジタル・
コード・ワードの形態でメッセージを検出するディジタ
ル・コード・ワード検出方法およびこの方法を実施する
ための装置に関する。
ットの流れに数回順次に連続して含まれるディジタル・
コード・ワードの形態でメッセージを検出するディジタ
ル・コード・ワード検出方法およびこの方法を実施する
ための装置に関する。
このタイプの検出方法はフランス国特許第230910
1号明細書の記載からも知られており、この既知の方法
を使用してPCM電話方式で信号化を行なう目的で送信
されるディジタル・コ−ド・ワードの検出を行なってい
る。
1号明細書の記載からも知られており、この既知の方法
を使用してPCM電話方式で信号化を行なう目的で送信
されるディジタル・コ−ド・ワードの検出を行なってい
る。
このコード・ワードは2つのビット君羊から成り、第1
群(ビット1から4まで)は全てのコード・ワード‘こ
対して同一であってブレフィックス(prefix)と
称せられるものであり、第2群(ビット5から10まで
)は全てのコード・ワードに対して異なったものである
。このプレフイツクスによってコード・ワードの識別部
分がどこからスタートするかを検出している。加入者の
要求に応じてシグナリング (si劉aling)が行なわれる電話方式においては
、制御信号(めrwardsi凱al)は表示信号を受
信するまでは終了しないがこの表示信号(backwa
rdsi如al)は制御信号の発生を検出すると終了す
る。
群(ビット1から4まで)は全てのコード・ワード‘こ
対して同一であってブレフィックス(prefix)と
称せられるものであり、第2群(ビット5から10まで
)は全てのコード・ワードに対して異なったものである
。このプレフイツクスによってコード・ワードの識別部
分がどこからスタートするかを検出している。加入者の
要求に応じてシグナリング (si劉aling)が行なわれる電話方式においては
、制御信号(めrwardsi凱al)は表示信号を受
信するまでは終了しないがこの表示信号(backwa
rdsi如al)は制御信号の発生を検出すると終了す
る。
このため、繰返し受信されるコード・ワードが所望のコ
ード・ワードと全く同一となる機会が著しく多い。音声
コーディング方法としてデルタ変調方式を使用するディ
ジタル電話方式があるが、この方式を使用するのは、ビ
ット速度が比較的遅い(16なし・し32kビット/秒
)場合にはPCM方式よりも良い性能が得られ、さらに
はこの方法でェンコーディングされた音声はビット譲り
が高くてもそれに著しく耐え得るという理由からである
。こらに個々のチャネルでワード同期をとる必要もない
こともその理由の1つでもある。これら方式ではシグナ
リングをコード・ワードの形態で行なうが、このように
ビット誤り率が高い方式においてコード・ワードを検出
する際に必要とされる典型的な条件は次の通りである。
すなわちセツテイング・アップ・フェーズのシグナリン
グに対しては、ービットの流れを0%のビット誤り率(
BER)で与える場合には多くて1の固の(同一の)コ
−ド・ワードの受信機には1個のコード・ワードを検出
する必要があること−ビットの流れを10%のBERで
与える場合には、多くて64個のコード・ワードの受信
後には99.99%正しいコード・ワードであるという
確率でコード・ワードを検出する必要があることである
。
ード・ワードと全く同一となる機会が著しく多い。音声
コーディング方法としてデルタ変調方式を使用するディ
ジタル電話方式があるが、この方式を使用するのは、ビ
ット速度が比較的遅い(16なし・し32kビット/秒
)場合にはPCM方式よりも良い性能が得られ、さらに
はこの方法でェンコーディングされた音声はビット譲り
が高くてもそれに著しく耐え得るという理由からである
。こらに個々のチャネルでワード同期をとる必要もない
こともその理由の1つでもある。これら方式ではシグナ
リングをコード・ワードの形態で行なうが、このように
ビット誤り率が高い方式においてコード・ワードを検出
する際に必要とされる典型的な条件は次の通りである。
すなわちセツテイング・アップ・フェーズのシグナリン
グに対しては、ービットの流れを0%のビット誤り率(
BER)で与える場合には多くて1の固の(同一の)コ
−ド・ワードの受信機には1個のコード・ワードを検出
する必要があること−ビットの流れを10%のBERで
与える場合には、多くて64個のコード・ワードの受信
後には99.99%正しいコード・ワードであるという
確率でコード・ワードを検出する必要があることである
。
トラヒック・フェーズでのシグナリングに対しては、シ
グナリング情報を音声またはデータ情報の中にまぜて送
信するので、条件がさらに厳しくなる。
グナリング情報を音声またはデータ情報の中にまぜて送
信するので、条件がさらに厳しくなる。
その場合、その情報がコード・ワードのように振舞う場
合があるので、検出器の入力端子に現われたランダム・
ビット・パターンが検出器を7.7×1び。ビットに一
回以上スプリアス応答せしめないようにすることが必要
となる。トラヒツク・フヱーズでは、さらに0%のBE
Rの場合には最大でも4川固のコード・ワードの後には
また10%のBERの場合には最大でも25針固のコー
ド・ワードの後には99.99%正しいコード・ワード
であるという確率でコード・ワードを検出する必要があ
るという条件が加わる。本発明の目的はあるビットの流
れに高いビット誤り率で発生するコード・ワードを、ワ
ード同期を行なわずして、簡単に確実に検出できるよう
にしたコード検出方法を提供するにある。
合があるので、検出器の入力端子に現われたランダム・
ビット・パターンが検出器を7.7×1び。ビットに一
回以上スプリアス応答せしめないようにすることが必要
となる。トラヒツク・フヱーズでは、さらに0%のBE
Rの場合には最大でも4川固のコード・ワードの後には
また10%のBERの場合には最大でも25針固のコー
ド・ワードの後には99.99%正しいコード・ワード
であるという確率でコード・ワードを検出する必要があ
るという条件が加わる。本発明の目的はあるビットの流
れに高いビット誤り率で発生するコード・ワードを、ワ
ード同期を行なわずして、簡単に確実に検出できるよう
にしたコード検出方法を提供するにある。
本発明は、所定のビット数のシーケンスを有しかつある
ビットの流れに数回順次に連続して含まれるディジタル
・コード・ワードの形態でメッセージを検出するに当り
、前記ビットの流れを、各々コード・ワードのビット数
と等しいビット数を有するデータ・ブロックに、ランダ
ムに分割し、データ・ブロックの各ビット位置に対し、
ディジタル・ビット状態を検出して記録し、各ビット位
置に対し記録されたデータを複数個の連続するデータ・
ブロックに亘つて累算して累算値を得、データ・ブロッ
クの中の各ビット位置に対する累算値を限界値と比較し
、コ−ド・ワードのビットを巡回置換したものにこのコ
ード・ワード自体と同じメッセージを与えた当該コード
・ワードを、累算値が少くとも限界値に達している場合
にデータ・ブロック中の各ビット位置に割当てられてい
るディジタル・ビット状態から検出することを特徴とす
る。
ビットの流れに数回順次に連続して含まれるディジタル
・コード・ワードの形態でメッセージを検出するに当り
、前記ビットの流れを、各々コード・ワードのビット数
と等しいビット数を有するデータ・ブロックに、ランダ
ムに分割し、データ・ブロックの各ビット位置に対し、
ディジタル・ビット状態を検出して記録し、各ビット位
置に対し記録されたデータを複数個の連続するデータ・
ブロックに亘つて累算して累算値を得、データ・ブロッ
クの中の各ビット位置に対する累算値を限界値と比較し
、コ−ド・ワードのビットを巡回置換したものにこのコ
ード・ワード自体と同じメッセージを与えた当該コード
・ワードを、累算値が少くとも限界値に達している場合
にデータ・ブロック中の各ビット位置に割当てられてい
るディジタル・ビット状態から検出することを特徴とす
る。
原理的には、2N個のメッセージをNビット・コード・
ワードでコーディングすることができる。
ワードでコーディングすることができる。
ワード同期を行なうことなく検出できるようなコード・
ワード群を得るために、ある1つのコード・ワードと、
ビットの巡回置換によってこのコード・ワードから導出
した全てのコード・ワ−ドとに対して同一メッセージを
割当てる。N=8とすると、すなわちワード数を256
とすると、これらのワードの大部分が8通りの巡回置換
の形態で発生し得るも、これらワードから3鏡蚤類のメ
ッセージが得られ、大多数の電話方式用のキラクタをシ
グナリングしたりスイッチングしたりするための要求を
十分に満たすことが可能となる。本発明による方法にお
いては、さらに市販の、関連するストアや周辺装置を有
しているマイクロプロセッサのような多用の順次プログ
ラマプル論理回路で簡単に実施できるという別の利点が
ある。本発明の他の目的はかかる方法を実行するための
コード検出装置を提供することにあり、本発明によるか
かるコード検出装置によれば、コード・ワードのビット
数Nと等しい個数の段部を有しこれら各段部が出力部を
有しているシフト・レジスタを具えており、さらに前記
シフト・レジスタの入力部に供9篭されるNビットのデ
ータ・ブロックにビットの流れをランダムに分割するた
めの手段を具えており、前記各段部において複数個のデ
ータ・ブロックでビットの同一ディジタル状態が発生し
た回教を検出するために、前記各段部の出力部をこれに
関連した計数手段で結合させてあり、さらに限界値受信
用の第1入力部と、これと関連する計数手段に接続され
た第2入力部と、出力部とを有する限界値装置を具えて
おり、これら限界値装置の出力部は、各限界値装置の限
界値を越えたとき、コード・ワードを表わしている信号
値を供給するように構成したことを特徴とする。
ワード群を得るために、ある1つのコード・ワードと、
ビットの巡回置換によってこのコード・ワードから導出
した全てのコード・ワ−ドとに対して同一メッセージを
割当てる。N=8とすると、すなわちワード数を256
とすると、これらのワードの大部分が8通りの巡回置換
の形態で発生し得るも、これらワードから3鏡蚤類のメ
ッセージが得られ、大多数の電話方式用のキラクタをシ
グナリングしたりスイッチングしたりするための要求を
十分に満たすことが可能となる。本発明による方法にお
いては、さらに市販の、関連するストアや周辺装置を有
しているマイクロプロセッサのような多用の順次プログ
ラマプル論理回路で簡単に実施できるという別の利点が
ある。本発明の他の目的はかかる方法を実行するための
コード検出装置を提供することにあり、本発明によるか
かるコード検出装置によれば、コード・ワードのビット
数Nと等しい個数の段部を有しこれら各段部が出力部を
有しているシフト・レジスタを具えており、さらに前記
シフト・レジスタの入力部に供9篭されるNビットのデ
ータ・ブロックにビットの流れをランダムに分割するた
めの手段を具えており、前記各段部において複数個のデ
ータ・ブロックでビットの同一ディジタル状態が発生し
た回教を検出するために、前記各段部の出力部をこれに
関連した計数手段で結合させてあり、さらに限界値受信
用の第1入力部と、これと関連する計数手段に接続され
た第2入力部と、出力部とを有する限界値装置を具えて
おり、これら限界値装置の出力部は、各限界値装置の限
界値を越えたとき、コード・ワードを表わしている信号
値を供給するように構成したことを特徴とする。
以下図面につき本発明の実施例を説明する。尚各図にお
いて対応する構成成分を同一符号を附して示す。通信分
野では、情報自体のみばかりではなく特定のキャラクタ
またはメッセージをも送信する必要があり、これらメッ
セージを情報の前に、情報に続いて或いは情報間にまぜ
て生じさせてもよい。
いて対応する構成成分を同一符号を附して示す。通信分
野では、情報自体のみばかりではなく特定のキャラクタ
またはメッセージをも送信する必要があり、これらメッ
セージを情報の前に、情報に続いて或いは情報間にまぜ
て生じさせてもよい。
例えば電話方式の場合には、情報交換に先立つてダイヤ
ル・ナンバー、ビジー・キヤラクタ、チェック・キャラ
クタ、その他伝送路やそのスイッチング状態を表わすキ
ヤラクタを伝送する。例えば、レジスタ・コールバック
信号を情報間にまぜて送信する。第1図にはディジタル
通信方式で使用され得るようなディジタル・ビットの流
れを示し、送信しようとする情報をSPとし以下コード
・ワ−ドと称するディジタル・コード・ワードの形態の
特定のキヤラクタまたはメッセージをCWとして夫々示
しあり、これらコード・ワードCWを繰返し送信して、
故障によりコード・ワードが損なわれた場合に多数決判
定に基づいて正しいコード・ワードを決定するようにな
している。加入者の要求に従って作動する電話方式では
、受信機があるコード‘ワードを検出したと認識応答す
るまで、そのコード・ワードを送信し、連続した確認応
答信号を受信するまでは次のコード・ワードまたは情報
の送信を行なわない。一般には、ビット誤り率が大きく
なるに従ってあるコード・ワードを認識するために時間
が掛るが、このことはある確率で正しいコード・ワード
を決定するために必要とされるコード・ワードの最大繰
返し数に課せられる条件からも明らかである。表 1 表1は実際に電話方式の場合に課すことのできる条件の
一例を示し、セツテイング・アップ・フェーズではビッ
ト誤り率が0%の場合にはコード・ワードを最大1の司
繰返した後はそのコード・ワードを確実に検出し、ビッ
ト誤り率が10%の場合にはコード・ワードを最大64
回繰返した後のコード・ワードを99.99%の確率で
検出する。
ル・ナンバー、ビジー・キヤラクタ、チェック・キャラ
クタ、その他伝送路やそのスイッチング状態を表わすキ
ヤラクタを伝送する。例えば、レジスタ・コールバック
信号を情報間にまぜて送信する。第1図にはディジタル
通信方式で使用され得るようなディジタル・ビットの流
れを示し、送信しようとする情報をSPとし以下コード
・ワ−ドと称するディジタル・コード・ワードの形態の
特定のキヤラクタまたはメッセージをCWとして夫々示
しあり、これらコード・ワードCWを繰返し送信して、
故障によりコード・ワードが損なわれた場合に多数決判
定に基づいて正しいコード・ワードを決定するようにな
している。加入者の要求に従って作動する電話方式では
、受信機があるコード‘ワードを検出したと認識応答す
るまで、そのコード・ワードを送信し、連続した確認応
答信号を受信するまでは次のコード・ワードまたは情報
の送信を行なわない。一般には、ビット誤り率が大きく
なるに従ってあるコード・ワードを認識するために時間
が掛るが、このことはある確率で正しいコード・ワード
を決定するために必要とされるコード・ワードの最大繰
返し数に課せられる条件からも明らかである。表 1 表1は実際に電話方式の場合に課すことのできる条件の
一例を示し、セツテイング・アップ・フェーズではビッ
ト誤り率が0%の場合にはコード・ワードを最大1の司
繰返した後はそのコード・ワードを確実に検出し、ビッ
ト誤り率が10%の場合にはコード・ワードを最大64
回繰返した後のコード・ワードを99.99%の確率で
検出する。
トラヒック・フェーズでは、情報の伝送期間に、これら
ビット・ワードの最大繰返し数は夫々40および256
である。さらに他の条件は、ランダム分布した雑音のた
めに生じるスプリアス・コード・ワード。ビット・パタ
ーンによる応答を7.7×1びoビットに1回以下とす
るということである。音声コーディング方法としてデル
タ変調を使用するディジタル電話方式の場合には、個々
のチャネルは音声伝送に関しての(ワード)同期を必要
としないが、コード・ワードの場合には状況が変わり、
受信機と送信機とを同期させない場合には、ある1つの
良質のコード・ワードを繰返し送信するので譲ったコー
ド・ワードを受信するおそれがある。
ビット・ワードの最大繰返し数は夫々40および256
である。さらに他の条件は、ランダム分布した雑音のた
めに生じるスプリアス・コード・ワード。ビット・パタ
ーンによる応答を7.7×1びoビットに1回以下とす
るということである。音声コーディング方法としてデル
タ変調を使用するディジタル電話方式の場合には、個々
のチャネルは音声伝送に関しての(ワード)同期を必要
としないが、コード・ワードの場合には状況が変わり、
受信機と送信機とを同期させない場合には、ある1つの
良質のコード・ワードを繰返し送信するので譲ったコー
ド・ワードを受信するおそれがある。
コード・ワード‘こ対しワード同期を必要としないよう
にするために、巡回置換によって互い導出できるコード
・ワードに意味の同じメッセージを与える。原理的には
Nビットのコード・ワードで2N個のメッセージをコー
ディングすることができ、巡回置換して他のコード・ワ
ードから導出できるコード・ワード‘こ同一のメッセー
ジを与えるので、その結果コード・ワードに対するコー
ド同期は不必要である。N=8すなわちぞ=256のコ
ード・ワードとすると、巡回置換によって互いに全く同
一とし得ない3針固の異なるコード・ワードを得る。さ
らに伝送路が短絡するとコード・ワード1111111
1を発生しまた伝送路が開放するとコード・ワード00
000000を発生するので、これら両コード・ワード
は好ましくはなく、さらに、コード。ワード10000
000および01111111(およびこれらの7通り
の巡回置換のいずれか)も利用しないので、残りは32
のユニークなコード・ワードであるが、その数は電話方
式でのキャラクタのシグナリングに必要な量を十分にカ
バーしている。これら32個のコード・ワードのうち2
乳固は、例えば第2図aに示すコード・ワードのような
形として、8通りの巡回置換の形で発生する。他の3個
のコード・ワードすなわち11101110,1100
1100および10001000の各コード・ワードは
4通りの巡回置換の形で発生し、残りの1つのコード・
ワード(10101010)は2通りの巡回置換の形で
発生するにすぎない。ワード同期が行なわれているとき
には、第2図aに示すコード・ワードを送信すると、こ
れと同一のコード・ワードを受信するが、同期が行なわ
れていない場合には、受信機が送信機よりも7ビット位
置おそいと、第2図bに示すようなコード・ワードを受
信し、同様に受信機が6ビット位置おそいと、第2図c
に示すようなコード・ワードを受信し、このように受信
機のビット位置のおくれに応じて第2図dないしhに示
すようなコード・ワードを受信する。
にするために、巡回置換によって互い導出できるコード
・ワードに意味の同じメッセージを与える。原理的には
Nビットのコード・ワードで2N個のメッセージをコー
ディングすることができ、巡回置換して他のコード・ワ
ードから導出できるコード・ワード‘こ同一のメッセー
ジを与えるので、その結果コード・ワードに対するコー
ド同期は不必要である。N=8すなわちぞ=256のコ
ード・ワードとすると、巡回置換によって互いに全く同
一とし得ない3針固の異なるコード・ワードを得る。さ
らに伝送路が短絡するとコード・ワード1111111
1を発生しまた伝送路が開放するとコード・ワード00
000000を発生するので、これら両コード・ワード
は好ましくはなく、さらに、コード。ワード10000
000および01111111(およびこれらの7通り
の巡回置換のいずれか)も利用しないので、残りは32
のユニークなコード・ワードであるが、その数は電話方
式でのキャラクタのシグナリングに必要な量を十分にカ
バーしている。これら32個のコード・ワードのうち2
乳固は、例えば第2図aに示すコード・ワードのような
形として、8通りの巡回置換の形で発生する。他の3個
のコード・ワードすなわち11101110,1100
1100および10001000の各コード・ワードは
4通りの巡回置換の形で発生し、残りの1つのコード・
ワード(10101010)は2通りの巡回置換の形で
発生するにすぎない。ワード同期が行なわれているとき
には、第2図aに示すコード・ワードを送信すると、こ
れと同一のコード・ワードを受信するが、同期が行なわ
れていない場合には、受信機が送信機よりも7ビット位
置おそいと、第2図bに示すようなコード・ワードを受
信し、同様に受信機が6ビット位置おそいと、第2図c
に示すようなコード・ワードを受信し、このように受信
機のビット位置のおくれに応じて第2図dないしhに示
すようなコード・ワードを受信する。
これら全てのコード・ワードに同一のメッセージを与え
るのであるから同期は不必要である。次に第3図ないし
第6図を参照してコード・ワードの検出方法につき説明
する。
るのであるから同期は不必要である。次に第3図ないし
第6図を参照してコード・ワードの検出方法につき説明
する。
第3図はディジタル・コード・ワード検出装置すなわち
コード検出器の第1実施例を示し、そのシフト・レジス
タ2はN個の段部2−1,2−2,…2−Nを具え、こ
のシフト・レジスタ2の入力端子へ2値のビットの流れ
を供給する。
コード検出器の第1実施例を示し、そのシフト・レジス
タ2はN個の段部2−1,2−2,…2−Nを具え、こ
のシフト・レジスタ2の入力端子へ2値のビットの流れ
を供給する。
このビットの流れをNビットのランダム・データ・ブロ
ックに分割する。各データ・ブロックのビット数は、入
力端子1に接続されたビット・カウンタ3例えばモジュ
ローNカゥンタによって計数する。また、データ・ブロ
ックの個数をモジュローNカゥンタ3の出力端子に接続
したりセット可能なワード・カウン夕4で計数する。シ
フト・レジスタ2にNビット・ワードが入った後、既知
の方法によりビット位置が第1ディジタル状態すなわち
第1のタイプの論理値例えば“1”または第2ディジタ
ル状態すなわち第2タイプの論理値例えば“0”を含ん
でいるかどうかにつき各ビット位置i(i=1,2,・
・・N)に対し検査する。コード検出器は2群のカウン
タ5−1,5−2,・・・,5−Nおよび6−1,6−
2,・・・,6−Nを具え、これら各群の各カウンタ5
一1ないし5一Nおよび6一1なし、し6−Nをシフト
・レジスタ2のこれらに関連した段部2−1なし、し2
−Nへ夫々接続させ、シフト・レジス夕2の関連する段
部が論理値“1”を検出すると、カウンタ5一1なし、
し5−Nがその計数を1だけ増加し、関連する段部が論
理値“0”を検出するとカウンタ6−1ないし6一Nが
その計数を1だけ増加するようになす。その後に次のN
ビット・ワードがシフト・レジスタに入ると、ワード・
カウンタ4を1だけ増加させるとともに、再び各段部に
どちらの論理値が記憶されたかを検出してそれに応じて
カウンタ5一1ないし5一Nまたは6一1ないし6一N
を増加させる。さらに、各カウンタ5一1ないし5−N
の出力部をこれに関連した限界値装置7−1′ないし7
−Nに夫々接続し、同様に、カウンタ6−1ないし6−
Nの出力部をこれに関連した限界値装置8−1なし、し
8−Nに接続し、またこれら限界値装置7および8の各
々の別の入力部をそれぞれ限界値発生器9または10と
、限界値素子37の出力部と夫々接続する。それぞれの
限界値発生器9または10‘こよってそれぞれの限界値
装置7一1ないし7−Nおよび8−1ないし8一Nに対
して供給される限界値の設定を限界値発生器9および1
0の制御入力部11および12に夫々供給された制御信
号によって行ない、その場合、カウンタ5−1なし、し
5一Nおよび6−1ないし6一Nのうちの1つのカウン
タの計数値が限界値を越えておりかつ限界値素子37が
論理値“1”の信号すなわちィネープル信号を供給する
と、これに関連した限界値装置7−1ないし7−Nおよ
び8−1なし、し8一Nの出力部には、例えば論理値“
1”の形態の信号が生ずる。これら限界値装置の出力部
を排他的オアゲート回路すなわち排他的オアゲート32
−1ないし32−Nに接続するが、この接続は、限界値
装置7−1および7一1の出力部を排他的オアゲート3
2−1の入力部に接続し、限界値装置7−2および8−
2の出力部を排他的オアゲート32一2の入力部に接続
するように、両限界値装置7および8の出力部を対とな
して排他的オアゲートに順次後続するようになして行な
う。さらに排他的オアゲート32−1ないし32−Nの
各出力部を、アンドゲート13の関連した入力部に接続
するが、これらの接続はこのオアゲート32一1の出力
部をアンドゲートの入力部で13−1に、オアゲート3
2−2の出力部をアンドゲートの入力部13一2に以下
このように夫々順次に接続するようにして行なう。もし
N個または2N個のカウンタ5−1ないし5−Nおよび
6ーlないし6−Nすなわち各対5−1/6−1,5−
2/6−2,…5−N/6−Nの1つが限界値を越える
と、アンドゲートI3の出力は状態を変える。さらに、
限界値装置7一1ないし7−Nおよび8−1なし、し8
−Nの出力部を対となしてアンドゲート14一1ないし
14−Nに接続する。これらアンドゲート14−1ない
し14一Nは反転入力部と非反転入力部とを有していて
、限界値装置7−1なし、し7−Nをこの非反転入力部
に接続し限界値装置8一1ないし8一Nをその反転入力
部に接続し、各アンドゲート14−1なし、し14一N
の出力部をこれに対応する、レジスタ15の段部に接続
する。限界値装置7一1の限界値を越え、従って限界値
素子8一1の限界値を越えていない場合には、これら限
界値素子の出力部に接続されたアンドゲート14−1は
その出力の状態を変える。これとは反対に、限界値素子
8‐‐1の限界値を越え(従って限界値素子7ーーの限
界値を越えない)場合には、このァンドゲート14一1
の出力は状態を変えない。アンドゲート14一1なし、
し14−Nの出力信号を、アンドゲート13が状態を変
える瞬時によって定まるある瞬時に、レジスタ15に記
憶させるが、その目的のため、アンドゲート13の出力
部をレジスタ15の制御入力部16に接続する。この場
合、レジス夕15はコード・ワードのビット値を有して
いる。このレジスター5の出力部をストア33に接続し
てコード・ワードーこ対応しかつメッセージの1つを含
んでいる記憶場所をアドレスする。上述の実施例におい
ては、N=8としているので、ストイ33は全体で25
6のアドレスを含み、8つの異なるアドレス毎に同一メ
ッセージを見し、出すことができるので、32のメッセ
ージの1つの出力を全体として見し、出すことができる
。ある1つのコード・ワードを検出すると、これに関連
したメッセージをストア33の出力端子34で利用でき
るようになし、その検出段にワード・カウンタ4をリセ
ットさせる。この目的のため、アンドゲート13の出力
部をワード・カウンタ4のリセット入力部に接続すると
ともにカウンタ5一1なし、し5一Nおよび6一1なし
、し6一Nリセット入力部に接続してコード・ワードの
検出時にこれらカウンタリセットさせる。加えて、ワー
ド・カウンタ4の出力部を限界値素子35に接続して、
入力部36に供給された限界値を越えた時、カウンタ5
−1なし、し5−Nおよび6一1なし、し6一Nの、限
界値素子35の出力部に接続したリセツト入力部にリセ
ット・パルスを供給する。このワード・カウンタ4の出
力部を限界値素子37に接続して、入力部38に供V給
された限界値を越えた時に論理値“1”の信号すなわち
ィネーブル信号を限界値装置7−1なし、し7−Nおよ
び8一1なし、し8−Nに供聯合させるようになす。次
に、第3図に示すコード検出器の動作を電話方式を例に
とって説明する。セッティング・アップノシグナリング
・フェーズにおいては、表1に示す条件を使用する場合
には限界値発生器9および10によって発生させる限界
値を5に調整し、限界値素子35の限界値を32に調整
する。入力部1に供g造されたビットの流れをNビット
の群としてレジスタ2へ供給する。今、N=8とし、コ
−ド・ワードを第2図aに示すコード・ワードとする。
連続して5個のワードがレジスタ2に発生し、これと関
連したカウンタに“1”および“0”の個数が記録され
た後に、ビット誤りが発生しないとすると、例えばカウ
ンタ5一1,6一2,6一3,6一4,5一5,6−6
,6一7および5−8は限界値5に等しい計数位置に達
する。この場合にはアンドゲート13の8個全ての入力
の状態が変わり、アンドゲート14によってレジスタ1
5内でコード・ワードを検査する。アンドゲート14−
1の、限界値素子7一1に接続させた入力部が高い論理
レベルとなり、アンドゲート14−1の、限界値素子8
−1に接続させた反転入力部が低い論理レベルとなるか
ら、アンドゲート14−1の出力部には論理値1が得ら
れてこれがレジスタ15の段部15一1に入ることにな
る。同機に、アンドゲート14一2の出力部には論理値
0が得られてこれがレジスタの段部15一2に入る。他
の残りのレジスタの各段部15−3ないし15一Nにも
同様にして論理値が入る。このように第2図aに示す送
信されたコード・ワードは同一メッセージである第2図
dに示すコード・ワードとしてデコーデイングされ、ワ
ード・カウンタ4および5一1なし、し5一Nおよび6
一1なし、し6−Nをリセツトする。この限界値が10
の最大許容数の半分であるようにこの限界値を選んで1
の固のコード・ワード内でコード・ワードを確実に検出
するようになした。
ックに分割する。各データ・ブロックのビット数は、入
力端子1に接続されたビット・カウンタ3例えばモジュ
ローNカゥンタによって計数する。また、データ・ブロ
ックの個数をモジュローNカゥンタ3の出力端子に接続
したりセット可能なワード・カウン夕4で計数する。シ
フト・レジスタ2にNビット・ワードが入った後、既知
の方法によりビット位置が第1ディジタル状態すなわち
第1のタイプの論理値例えば“1”または第2ディジタ
ル状態すなわち第2タイプの論理値例えば“0”を含ん
でいるかどうかにつき各ビット位置i(i=1,2,・
・・N)に対し検査する。コード検出器は2群のカウン
タ5−1,5−2,・・・,5−Nおよび6−1,6−
2,・・・,6−Nを具え、これら各群の各カウンタ5
一1ないし5一Nおよび6一1なし、し6−Nをシフト
・レジスタ2のこれらに関連した段部2−1なし、し2
−Nへ夫々接続させ、シフト・レジス夕2の関連する段
部が論理値“1”を検出すると、カウンタ5一1なし、
し5−Nがその計数を1だけ増加し、関連する段部が論
理値“0”を検出するとカウンタ6−1ないし6一Nが
その計数を1だけ増加するようになす。その後に次のN
ビット・ワードがシフト・レジスタに入ると、ワード・
カウンタ4を1だけ増加させるとともに、再び各段部に
どちらの論理値が記憶されたかを検出してそれに応じて
カウンタ5一1ないし5一Nまたは6一1ないし6一N
を増加させる。さらに、各カウンタ5一1ないし5−N
の出力部をこれに関連した限界値装置7−1′ないし7
−Nに夫々接続し、同様に、カウンタ6−1ないし6−
Nの出力部をこれに関連した限界値装置8−1なし、し
8−Nに接続し、またこれら限界値装置7および8の各
々の別の入力部をそれぞれ限界値発生器9または10と
、限界値素子37の出力部と夫々接続する。それぞれの
限界値発生器9または10‘こよってそれぞれの限界値
装置7一1ないし7−Nおよび8−1ないし8一Nに対
して供給される限界値の設定を限界値発生器9および1
0の制御入力部11および12に夫々供給された制御信
号によって行ない、その場合、カウンタ5−1なし、し
5一Nおよび6−1ないし6一Nのうちの1つのカウン
タの計数値が限界値を越えておりかつ限界値素子37が
論理値“1”の信号すなわちィネープル信号を供給する
と、これに関連した限界値装置7−1ないし7−Nおよ
び8−1なし、し8一Nの出力部には、例えば論理値“
1”の形態の信号が生ずる。これら限界値装置の出力部
を排他的オアゲート回路すなわち排他的オアゲート32
−1ないし32−Nに接続するが、この接続は、限界値
装置7−1および7一1の出力部を排他的オアゲート3
2−1の入力部に接続し、限界値装置7−2および8−
2の出力部を排他的オアゲート32一2の入力部に接続
するように、両限界値装置7および8の出力部を対とな
して排他的オアゲートに順次後続するようになして行な
う。さらに排他的オアゲート32−1ないし32−Nの
各出力部を、アンドゲート13の関連した入力部に接続
するが、これらの接続はこのオアゲート32一1の出力
部をアンドゲートの入力部で13−1に、オアゲート3
2−2の出力部をアンドゲートの入力部13一2に以下
このように夫々順次に接続するようにして行なう。もし
N個または2N個のカウンタ5−1ないし5−Nおよび
6ーlないし6−Nすなわち各対5−1/6−1,5−
2/6−2,…5−N/6−Nの1つが限界値を越える
と、アンドゲートI3の出力は状態を変える。さらに、
限界値装置7一1ないし7−Nおよび8−1なし、し8
−Nの出力部を対となしてアンドゲート14一1ないし
14−Nに接続する。これらアンドゲート14−1ない
し14一Nは反転入力部と非反転入力部とを有していて
、限界値装置7−1なし、し7−Nをこの非反転入力部
に接続し限界値装置8一1ないし8一Nをその反転入力
部に接続し、各アンドゲート14−1なし、し14一N
の出力部をこれに対応する、レジスタ15の段部に接続
する。限界値装置7一1の限界値を越え、従って限界値
素子8一1の限界値を越えていない場合には、これら限
界値素子の出力部に接続されたアンドゲート14−1は
その出力の状態を変える。これとは反対に、限界値素子
8‐‐1の限界値を越え(従って限界値素子7ーーの限
界値を越えない)場合には、このァンドゲート14一1
の出力は状態を変えない。アンドゲート14一1なし、
し14−Nの出力信号を、アンドゲート13が状態を変
える瞬時によって定まるある瞬時に、レジスタ15に記
憶させるが、その目的のため、アンドゲート13の出力
部をレジスタ15の制御入力部16に接続する。この場
合、レジス夕15はコード・ワードのビット値を有して
いる。このレジスター5の出力部をストア33に接続し
てコード・ワードーこ対応しかつメッセージの1つを含
んでいる記憶場所をアドレスする。上述の実施例におい
ては、N=8としているので、ストイ33は全体で25
6のアドレスを含み、8つの異なるアドレス毎に同一メ
ッセージを見し、出すことができるので、32のメッセ
ージの1つの出力を全体として見し、出すことができる
。ある1つのコード・ワードを検出すると、これに関連
したメッセージをストア33の出力端子34で利用でき
るようになし、その検出段にワード・カウンタ4をリセ
ットさせる。この目的のため、アンドゲート13の出力
部をワード・カウンタ4のリセット入力部に接続すると
ともにカウンタ5一1なし、し5一Nおよび6一1なし
、し6一Nリセット入力部に接続してコード・ワードの
検出時にこれらカウンタリセットさせる。加えて、ワー
ド・カウンタ4の出力部を限界値素子35に接続して、
入力部36に供給された限界値を越えた時、カウンタ5
−1なし、し5−Nおよび6一1なし、し6一Nの、限
界値素子35の出力部に接続したリセツト入力部にリセ
ット・パルスを供給する。このワード・カウンタ4の出
力部を限界値素子37に接続して、入力部38に供V給
された限界値を越えた時に論理値“1”の信号すなわち
ィネーブル信号を限界値装置7−1なし、し7−Nおよ
び8一1なし、し8−Nに供聯合させるようになす。次
に、第3図に示すコード検出器の動作を電話方式を例に
とって説明する。セッティング・アップノシグナリング
・フェーズにおいては、表1に示す条件を使用する場合
には限界値発生器9および10によって発生させる限界
値を5に調整し、限界値素子35の限界値を32に調整
する。入力部1に供g造されたビットの流れをNビット
の群としてレジスタ2へ供給する。今、N=8とし、コ
−ド・ワードを第2図aに示すコード・ワードとする。
連続して5個のワードがレジスタ2に発生し、これと関
連したカウンタに“1”および“0”の個数が記録され
た後に、ビット誤りが発生しないとすると、例えばカウ
ンタ5一1,6一2,6一3,6一4,5一5,6−6
,6一7および5−8は限界値5に等しい計数位置に達
する。この場合にはアンドゲート13の8個全ての入力
の状態が変わり、アンドゲート14によってレジスタ1
5内でコード・ワードを検査する。アンドゲート14−
1の、限界値素子7一1に接続させた入力部が高い論理
レベルとなり、アンドゲート14−1の、限界値素子8
−1に接続させた反転入力部が低い論理レベルとなるか
ら、アンドゲート14−1の出力部には論理値1が得ら
れてこれがレジスタ15の段部15一1に入ることにな
る。同機に、アンドゲート14一2の出力部には論理値
0が得られてこれがレジスタの段部15一2に入る。他
の残りのレジスタの各段部15−3ないし15一Nにも
同様にして論理値が入る。このように第2図aに示す送
信されたコード・ワードは同一メッセージである第2図
dに示すコード・ワードとしてデコーデイングされ、ワ
ード・カウンタ4および5一1なし、し5一Nおよび6
一1なし、し6−Nをリセツトする。この限界値が10
の最大許容数の半分であるようにこの限界値を選んで1
の固のコード・ワード内でコード・ワードを確実に検出
するようになした。
すなわち、シフト・レジスタ2に入った最初の8ビット
・ワードが部分的に前のコード・ワードおよび部分的に
検出すべき新しいコード・ワードから成る場合には、限
界値を10とすると、コード・ワードをIM団の所要繰
返し回数内でコード・ワードを検出する可能性はなく、
コード・ワードを20回線返した後にのみ可能となるで
あろう。これに対し、限界値を5とし、例えば上述した
理由で、コード・ワードを5回線返した後にコード・ワ
ードを検出しなかった場合には、次の5回のコード・ワ
ードのサイクル中に確実にコード・ワードを認識し、9
個のコード・ワードの後にこれを検出した。到来しつつ
あるビットの流れ中のビット誤り率が零でないときには
、ビット誤、りのためにコード・ワードが損なわれるの
で、どのコード・ワードが送信されたかを検出するため
には多くのコード・ワードが必要となる。
・ワードが部分的に前のコード・ワードおよび部分的に
検出すべき新しいコード・ワードから成る場合には、限
界値を10とすると、コード・ワードをIM団の所要繰
返し回数内でコード・ワードを検出する可能性はなく、
コード・ワードを20回線返した後にのみ可能となるで
あろう。これに対し、限界値を5とし、例えば上述した
理由で、コード・ワードを5回線返した後にコード・ワ
ードを検出しなかった場合には、次の5回のコード・ワ
ードのサイクル中に確実にコード・ワードを認識し、9
個のコード・ワードの後にこれを検出した。到来しつつ
あるビットの流れ中のビット誤り率が零でないときには
、ビット誤、りのためにコード・ワードが損なわれるの
で、どのコード・ワードが送信されたかを検出するため
には多くのコード・ワードが必要となる。
表1に示した条件によれば、どのコード・ワ−ドが5回
生じるかを決定するためには32個の連続したコード・
ワードを検査する。このコード・ワードを検出した場合
には、アンドゲート13によって供給された信号により
ワード・カウンタ4およびカウン夕5−1ないし5一N
および6一1なし、し.一Nをリセツトさせる。これと
は反対に、32個のコード・ワードの後にコード・ワー
ドを検出しなかった場合にはコード・カウンタ4は限界
値素子35の限界値を越え、カウンタ5一1ないし5一
Nおよび6一1なし、し6一Nがリセットされる。トラ
ヒック・フェーズにおいては、表1の条件に従って、限
界値発生器9および10から発生させる限界値を20に
調整し、限界値素子35を128に調整する。
生じるかを決定するためには32個の連続したコード・
ワードを検査する。このコード・ワードを検出した場合
には、アンドゲート13によって供給された信号により
ワード・カウンタ4およびカウン夕5−1ないし5一N
および6一1なし、し.一Nをリセツトさせる。これと
は反対に、32個のコード・ワードの後にコード・ワー
ドを検出しなかった場合にはコード・カウンタ4は限界
値素子35の限界値を越え、カウンタ5一1ないし5一
Nおよび6一1なし、し6一Nがリセットされる。トラ
ヒック・フェーズにおいては、表1の条件に従って、限
界値発生器9および10から発生させる限界値を20に
調整し、限界値素子35を128に調整する。
このフェーズでも、セツティング・アップ/シグナリン
グ・フェーズと同様に、コ−ド検出器が正確に作動する
。第4図に示す流れ図はコード・ワード検出方法の第1
実施例を説明するための図である。
グ・フェーズと同様に、コ−ド検出器が正確に作動する
。第4図に示す流れ図はコード・ワード検出方法の第1
実施例を説明するための図である。
以下、同図のブロックのコード・ワードのタイム・シー
ケンシャル検出方法についての状態および機能について
の一例を説明する。
ケンシャル検出方法についての状態および機能について
の一例を説明する。
このような、機能およびこれと関連する状態のタイム・
シーケンスは、ストアおよび周辺装置を持った市販のマ
イクロプロセッサ(例えばRCA社製のタイプCDP1
804)のような多用の順次プログラマフル論理回路で
行なうことができる。記号 説 明 ーーーSTRT スタート −2−T,=T2=…T2N=K:○ レジスタT,,T2,… TNに値○を与える。
シーケンスは、ストアおよび周辺装置を持った市販のマ
イクロプロセッサ(例えばRCA社製のタイプCDP1
804)のような多用の順次プログラマフル論理回路で
行なうことができる。記号 説 明 ーーーSTRT スタート −2−T,=T2=…T2N=K:○ レジスタT,,T2,… TNに値○を与える。
ビット流れがそれへと
分割されるビットを値
○が与えられるレジス
タKで計数する。
−3一CW Nビット・ワードを書込む。
−4一K:=K+1 レジスタKを1単位だけ増加
させる。−5一Ti:=Ti十1 各ビット位置
i(bi=1)(i=1,・・・N)毎にTi+N::
Ti+N十I CWの内容b;を検査。
させる。−5一Ti:=Ti十1 各ビット位置
i(bi=1)(i=1,・・・N)毎にTi+N::
Ti+N十I CWの内容b;を検査。
(bi=0) biが値1のときレジスタTiを1単位
だけ 増加させ、biが値0 のときレジス夕Ti+N を1単位だけ増加させ る。
だけ 増加させ、biが値0 のときレジス夕Ti+N を1単位だけ増加させ る。
一7−Ti/Ti+N多n? レジスタT,〜L。
を値nと比較する。各Ti/T洲(i=1,2
…N)の1つが値nか
それ以上であるとき、
ステップ−8−を実行
する。
値nに達していないかそれ以下のとき
はステップ−2−を実
行する。
−6一K=m? ワードの個数Kを所定値m
と比較する。
と比較する。
K=mであると、ステッ
プ−7−で演算が継続
される。
Kがmに等しくない場合にはステッ
プ−3一が実行され
る。
−8一CWN 値nを越えているN個のレジ
スタからコード・ワードを形成す る。
スタからコード・ワードを形成す る。
この場合レジスタTiは値1を表わしレ
ジス夕Ti+Nは値0を
表わしている。
一9−STP ストツプ
第5図はコード・ワードの検出用コード検出器の第2実
施例を示すブロック線図である。
施例を示すブロック線図である。
入力端子1には2値のビットの流れが供給されるが、こ
の端子をN段のシフト・レジスタ2の入力部に接続する
。これらビットの計数を入力端子1に接続した例えばモ
ジュローNカウンタのようなカウン夕3によって計数す
る。リセッタブル・ワード。力ウンタ4はNビットの群
がシフト・レジスタ2に入った回数を記録するためのカ
ウン夕であって、これをカウン夕3の出力部に接続する
。さらに、シフト・レジス夕2の出力部には第2シフト
・レジスタ19を接続し、このシフト・レジスター9お
よびシフト・レジスタ2ともN段とする。両シフト・レ
ジスタの同一順位の段部すなわち2一1および19−1
,2−2および19一2,・・・,2−Nおよび19−
Nを排他的オアゲート20一1,20−2,…,20一
Nへと夫々接続する。シフト・レジスタ2および19に
おける対応する位置にビット値iが帯全く同一であると
き、排他的オアゲートの出力が状態を変える。これら排
他的オアゲートの出力部をナンドゲート回路21の同一
番号の入力部に接続し、ナンドゲート回路21の出力部
をリセッタブル・カウンタ22の入力部に接続するとと
もに、反転ゲート回路23を経て、このカウンタ22の
リセット入力部にも接続する。排他的オァゲートがビッ
ト一致を検出する毎に、カウンタ22は1単位だけ増加
し、ビット一致が生じない場合には反転ゲート回路23
を経てこのカウンタ22をリセツトさせる。このカゥン
タ22の出力部を限界値素子24の第1入力部に接続し
、この素子の第2入力部には限界値を供給する。シフト
・レジスタ2の各段部の別の出力部を対応するカウンタ
25−1なし、し25−Nに接続する。
の端子をN段のシフト・レジスタ2の入力部に接続する
。これらビットの計数を入力端子1に接続した例えばモ
ジュローNカウンタのようなカウン夕3によって計数す
る。リセッタブル・ワード。力ウンタ4はNビットの群
がシフト・レジスタ2に入った回数を記録するためのカ
ウン夕であって、これをカウン夕3の出力部に接続する
。さらに、シフト・レジス夕2の出力部には第2シフト
・レジスタ19を接続し、このシフト・レジスター9お
よびシフト・レジスタ2ともN段とする。両シフト・レ
ジスタの同一順位の段部すなわち2一1および19−1
,2−2および19一2,・・・,2−Nおよび19−
Nを排他的オアゲート20一1,20−2,…,20一
Nへと夫々接続する。シフト・レジスタ2および19に
おける対応する位置にビット値iが帯全く同一であると
き、排他的オアゲートの出力が状態を変える。これら排
他的オアゲートの出力部をナンドゲート回路21の同一
番号の入力部に接続し、ナンドゲート回路21の出力部
をリセッタブル・カウンタ22の入力部に接続するとと
もに、反転ゲート回路23を経て、このカウンタ22の
リセット入力部にも接続する。排他的オァゲートがビッ
ト一致を検出する毎に、カウンタ22は1単位だけ増加
し、ビット一致が生じない場合には反転ゲート回路23
を経てこのカウンタ22をリセツトさせる。このカゥン
タ22の出力部を限界値素子24の第1入力部に接続し
、この素子の第2入力部には限界値を供給する。シフト
・レジスタ2の各段部の別の出力部を対応するカウンタ
25−1なし、し25−Nに接続する。
これらカウンタ25一1なし、し25−Nをアップノダ
ウン・カウンタとする。このカウン夕が接続されたビッ
ト段部に“1”が生じたときには計数値が1単位だけ増
加し、“0”が生じたときには計数値が1単位だけ減少
する。各カウンタ25−1ないし25一Nの出力部にこ
れらに関連した限界値装置26一1ないし26−Nを夫
々接続し、これら装置の出力は、計数値が限界値発生器
27から発生してこれら装置の別の入力部に供給される
限界値を越えたときに、状態を変化する。各限界値装置
26一1なし、し26一Nの出力部をアンド回路29の
N個の入力部の1つに夫々接続する。さらに限界値装置
26−1なし、し26−Nを設計して各カウンタ25−
1なし、し25一Nの内容の絶対値のみを限界値と比較
するようになす。カウンタ25一1ないし25一Nの出
力部をさらに符号決定装置3川こ接続し、アンドゲート
29の出力部をこの符号決定装置30の制御入力部31
に接続する。
ウン・カウンタとする。このカウン夕が接続されたビッ
ト段部に“1”が生じたときには計数値が1単位だけ増
加し、“0”が生じたときには計数値が1単位だけ減少
する。各カウンタ25−1ないし25一Nの出力部にこ
れらに関連した限界値装置26一1ないし26−Nを夫
々接続し、これら装置の出力は、計数値が限界値発生器
27から発生してこれら装置の別の入力部に供給される
限界値を越えたときに、状態を変化する。各限界値装置
26一1なし、し26一Nの出力部をアンド回路29の
N個の入力部の1つに夫々接続する。さらに限界値装置
26−1なし、し26−Nを設計して各カウンタ25−
1なし、し25一Nの内容の絶対値のみを限界値と比較
するようになす。カウンタ25一1ないし25一Nの出
力部をさらに符号決定装置3川こ接続し、アンドゲート
29の出力部をこの符号決定装置30の制御入力部31
に接続する。
アンドゲート29の出力が状態と変えると、符号決定装
置30が各カウンタ25一1なし、し25−Nの計数値
の符号を決定し、よってこの装置30の出力部にコード
。ワードが得られる。同じ目的のために、限界値素子2
4の出力部を符号決定装置30の入力部31に接続する
。さらにアンドゲート29および限界値素子24の出力
部をカウンタ22のリセット入力部、ワード・カウンタ
4のリセット入力部およびカウンタ25ーーないし25
一Nをリセット入力部に夫々接続して、コード・ワード
を検出した後にこれらカウンタ22,4および5ーーな
いし5一Nをリセットするようになす。さらにワード・
カウンタ4の出力部を限界値素子35に接続して、この
計数値がこの素子35の別の入力部36に供給される限
界値を越えたときに、カウンタ25一1なし、し2一N
リセット入力部ヘリセット信号を供給するようになす。
次に、例えば、表1に示す条件を有する電話方式に使用
する第5図に示すようなコード検出器の動作につき説明
する。
置30が各カウンタ25一1なし、し25−Nの計数値
の符号を決定し、よってこの装置30の出力部にコード
。ワードが得られる。同じ目的のために、限界値素子2
4の出力部を符号決定装置30の入力部31に接続する
。さらにアンドゲート29および限界値素子24の出力
部をカウンタ22のリセット入力部、ワード・カウンタ
4のリセット入力部およびカウンタ25ーーないし25
一Nをリセット入力部に夫々接続して、コード・ワード
を検出した後にこれらカウンタ22,4および5ーーな
いし5一Nをリセットするようになす。さらにワード・
カウンタ4の出力部を限界値素子35に接続して、この
計数値がこの素子35の別の入力部36に供給される限
界値を越えたときに、カウンタ25一1なし、し2一N
リセット入力部ヘリセット信号を供給するようになす。
次に、例えば、表1に示す条件を有する電話方式に使用
する第5図に示すようなコード検出器の動作につき説明
する。
限界値9(セッティング・アップ・フェーズ)または限
界値39(トラヒツク・フェーズ)を限界値素子24に
供給する。また、セッティング・アップ・フェーズでは
限界値32を限界値素子35へ供給し、トラヒック・フ
ェーズでは限界値128を限界値素子35へ供聯合する
。また限界値発生器27はセッティング・アップ・フェ
ーズには限界値6を発生し、トラヒック・フェーズには
限界値64を発生する。入力端子1へ供給するビットの
流れを8ビットの群に分割する。群の数はカウンタ4で
計数する。今、8ビットの1つの群をシフト・レジスタ
2へ入れ、各段部毎に“1”または“0”が存在するか
どうかを検査し、“1”が存在する場合には、これに関
連したビット・カワンタ25一1なし、し25一Nを1
単位だけ増加させ、“0”が存在する場合にはこれに関
連したビット・カウンタを1ビットだけ低減させる。そ
の後に次の8ビットの群がシフト・レジスタ2に入り、
順次このような処理が行なわれる。全てのカウンタ25
−1なし、し25−Nの絶対値が限界値(セッティング
・アップ・フェーズの限界値6およびトラヒック・フェ
−ズの限界値64)を越えたとき、限界値装置26に接
続したアンドゲート29が符号決定装置30の入力部3
1に信号を供給してこの装置30を作動させてそれぞれ
のカウンタの計数値の符号を論理値に変換させる。この
装置30の並列出力部18の論理値は検出しようとする
コード・ワードを形成する。セッティング・アップ・フ
ェーズの場合には3粥羊の8ビットをまたはトラヒツク
・フェーズの場合には128群の8ビットの後に、コー
ド・ワードを検出しない場合には、カウン夕25−1な
し、し25一Nをリセットして新しいサイクルをスター
トさせる。ビット誤り率が0%の場合にコード・ワード
の最大数以内でコード・ワードを検出するようにするた
めに、第2シフト・レジスタ19をシフト・レジスタ2
の出力部に接続する。ある8ビットの群がシフト・レジ
スタ2で検査された後に、この群が第2シフト・レジス
夕に入り次の新しい8ビットの群がシフト・レジスタ2
に入る。この場合、各対応する段部においてビット一致
の有無をチェックし、各ビット位置のビットが一致して
いる場合には排他的オアゲート21の出力が夫々状態を
変えてナンドゲート回路21の状態を変えるとともにカ
ウン夕22へパルスを供給せしめる。0%のBERの場
合にカウンタ22の計数値が9個のコード・ワード後に
限界値に到達すると、このことはコード・ワードを検出
したことを表わしている。
界値39(トラヒツク・フェーズ)を限界値素子24に
供給する。また、セッティング・アップ・フェーズでは
限界値32を限界値素子35へ供給し、トラヒック・フ
ェーズでは限界値128を限界値素子35へ供聯合する
。また限界値発生器27はセッティング・アップ・フェ
ーズには限界値6を発生し、トラヒック・フェーズには
限界値64を発生する。入力端子1へ供給するビットの
流れを8ビットの群に分割する。群の数はカウンタ4で
計数する。今、8ビットの1つの群をシフト・レジスタ
2へ入れ、各段部毎に“1”または“0”が存在するか
どうかを検査し、“1”が存在する場合には、これに関
連したビット・カワンタ25一1なし、し25一Nを1
単位だけ増加させ、“0”が存在する場合にはこれに関
連したビット・カウンタを1ビットだけ低減させる。そ
の後に次の8ビットの群がシフト・レジスタ2に入り、
順次このような処理が行なわれる。全てのカウンタ25
−1なし、し25−Nの絶対値が限界値(セッティング
・アップ・フェーズの限界値6およびトラヒック・フェ
−ズの限界値64)を越えたとき、限界値装置26に接
続したアンドゲート29が符号決定装置30の入力部3
1に信号を供給してこの装置30を作動させてそれぞれ
のカウンタの計数値の符号を論理値に変換させる。この
装置30の並列出力部18の論理値は検出しようとする
コード・ワードを形成する。セッティング・アップ・フ
ェーズの場合には3粥羊の8ビットをまたはトラヒツク
・フェーズの場合には128群の8ビットの後に、コー
ド・ワードを検出しない場合には、カウン夕25−1な
し、し25一Nをリセットして新しいサイクルをスター
トさせる。ビット誤り率が0%の場合にコード・ワード
の最大数以内でコード・ワードを検出するようにするた
めに、第2シフト・レジスタ19をシフト・レジスタ2
の出力部に接続する。ある8ビットの群がシフト・レジ
スタ2で検査された後に、この群が第2シフト・レジス
夕に入り次の新しい8ビットの群がシフト・レジスタ2
に入る。この場合、各対応する段部においてビット一致
の有無をチェックし、各ビット位置のビットが一致して
いる場合には排他的オアゲート21の出力が夫々状態を
変えてナンドゲート回路21の状態を変えるとともにカ
ウン夕22へパルスを供給せしめる。0%のBERの場
合にカウンタ22の計数値が9個のコード・ワード後に
限界値に到達すると、このことはコード・ワードを検出
したことを表わしている。
このコード・ワードを、例えば符号決定装置30を作動
させるかシフト・レジスター9の出力32を使用するこ
とによって、読取る。限界値素子24の限界値に達した
後に、カウンタ22および4をリセットさせる。第6図
はコード・ワード検出方法の第2実施例を説明するため
の流れ図であり、タイム・シーケンスでコード・ワード
を検出する方法の条件および機能を表わす図示の各誌号
と関連してこれを説暁する。
させるかシフト・レジスター9の出力32を使用するこ
とによって、読取る。限界値素子24の限界値に達した
後に、カウンタ22および4をリセットさせる。第6図
はコード・ワード検出方法の第2実施例を説明するため
の流れ図であり、タイム・シーケンスでコード・ワード
を検出する方法の条件および機能を表わす図示の各誌号
と関連してこれを説暁する。
記号 説 明
−・一STRT スタート
−2一1:=○ レジスタ1に値0を与える。
レジスタ1を使用して2つの連続した
コード・ワードが全く
同一となる回数を記録
する。
−3一T,=・・・TN=K:=0
レジスタT,,T2…,
TNに値0を与える。
これにビットの流れが
分割されるワードをレ
ジスタKで計数する。
これには値0を初期値
として与える。
−4−CW Nビット‘ワードを書込む。
−5一K:=K+1 レジスタKを1単位だけ増加
させる。−6−CW=CWoつ ワードCWを前
のコード・ワードCW。
させる。−6−CW=CWoつ ワードCWを前
のコード・ワードCW。
とビット毎に比較する。
ビット一致がある場合
には次のステップを実
行する。
ビット一致がない場合には次のステ
ップとしてステップ−
9一を実行する。
−7−1:=1十1 レジスタ1を1単位だけ増加
させる。
させる。
−8−1=THRつ レジスタ1の内容を限界
値THRと比較する。
値THRと比較する。
この内容がこの値に達しない場合には
次のステップとしてス
テップ−13−を実行す
る。
−9一1:=0 レジスタ1に値0を与える
。
。
−10一T,:=T,±b. ビット位置q,Q,
…bNが第1の2進値TN:〒TN±bN または第
2の2進値を有するかどうかに依存して、これと関連す
る レジスタ値T,,L, ・・・TNを1単位だけ増 加または減少させる。
…bNが第1の2進値TN:〒TN±bN または第
2の2進値を有するかどうかに依存して、これと関連す
る レジスタ値T,,L, ・・・TNを1単位だけ増 加または減少させる。
−11−T,,T2,・・・TN多n? レジスタT,
,…,TNの内容を限界値nと比較する。
,…,TNの内容を限界値nと比較する。
全てのレジスタが少なくともn
に等しい値を有すると
きには、次のステップ
としてステップ−13−
を実行する。
そうでない場合にはステップ−
3−を実行する。
−12−K=m? レジスタKが所定値mに
達した場合には、次のステップとして− 12一を実行する。
達した場合には、次のステップとして− 12一を実行する。
そうでない場合にはステッ
プ−4−を進める。
−13−CWN かくして決定されたコー
ド・ワードを読取る。
ド・ワードを読取る。
−14−STP ストツフ。
負6図に示す方法の実施例は第4図の方法の実施例に比
べると、前者では8(十2)個のカウンタのみを再調整
すれば良いが後者では16(十2)個のカゥンタを再調
整する必要があるという利益がある。尚、第6図の方法
ではNビットから成る2つのデータ・フロックを比較す
る必要があるが、この比較はデータ・ブロックのコード
・ワードの差が0であるか否かをチェックすることによ
って行なってもよいので、この程度のことは大して問題
ではない。
べると、前者では8(十2)個のカウンタのみを再調整
すれば良いが後者では16(十2)個のカゥンタを再調
整する必要があるという利益がある。尚、第6図の方法
ではNビットから成る2つのデータ・フロックを比較す
る必要があるが、この比較はデータ・ブロックのコード
・ワードの差が0であるか否かをチェックすることによ
って行なってもよいので、この程度のことは大して問題
ではない。
第1図はあるビットの流れにおける一連の順次の連続し
た全く同一のコード・ワードを示す線図、第2図は本発
明により使用するためのコード・ワードおよびその巡回
置換コード・ワードを説明するための説明図、第3図は
本発明方法を実行するための、第2図に示すタイプのコ
ード・ワードの検出用コード検出器の一実施例を示すブ
ロック線図、第4図は本発明方法の一実施例を示す流れ
図、第5図は本発明方法を実行するための、第2図に示
すタイプのコード・ワードの検出用コード検出器の他の
実施例を示すブロック線図、第6図は本発明方法の他の
実施例を示す流れ図である。 1・・・・・・入力端子、2,19・…・・シフト・レ
ジスタ、2一1〜2一N……(シフト・レジスタの)毅
部、3・・・・・・ビット・カウンタ、4・・…・ワー
ド・力ウンタ、5−1〜5−N,6一1〜6一N,22
,25−1〜25一N……力ウン夕、7,8,26・…
・・限界値装置、9,10,27・・・・・・限界値発
生器、13,14−1〜14−N,29・・・・・・ア
ンドゲート、15・・・・・・レジスタ、18…・・・
並列出力部、20−1〜20−N,32−1〜32−N
・・・・・・排他的オアゲート回路、30・・・・・・
符号決定装置、33……ストア、34……出力端子、2
4,35,37,7−1〜7−N,8−1〜8−N,2
6一1〜26−N・・・・・・限界値素子、21・・・
・・・ナンド・ゲート回路、23・・・・・・反転ゲー
ト回路。 FIG.IFIG.2 FIG.3 FIG・ム FIG.5 FIG.6
た全く同一のコード・ワードを示す線図、第2図は本発
明により使用するためのコード・ワードおよびその巡回
置換コード・ワードを説明するための説明図、第3図は
本発明方法を実行するための、第2図に示すタイプのコ
ード・ワードの検出用コード検出器の一実施例を示すブ
ロック線図、第4図は本発明方法の一実施例を示す流れ
図、第5図は本発明方法を実行するための、第2図に示
すタイプのコード・ワードの検出用コード検出器の他の
実施例を示すブロック線図、第6図は本発明方法の他の
実施例を示す流れ図である。 1・・・・・・入力端子、2,19・…・・シフト・レ
ジスタ、2一1〜2一N……(シフト・レジスタの)毅
部、3・・・・・・ビット・カウンタ、4・・…・ワー
ド・力ウンタ、5−1〜5−N,6一1〜6一N,22
,25−1〜25一N……力ウン夕、7,8,26・…
・・限界値装置、9,10,27・・・・・・限界値発
生器、13,14−1〜14−N,29・・・・・・ア
ンドゲート、15・・・・・・レジスタ、18…・・・
並列出力部、20−1〜20−N,32−1〜32−N
・・・・・・排他的オアゲート回路、30・・・・・・
符号決定装置、33……ストア、34……出力端子、2
4,35,37,7−1〜7−N,8−1〜8−N,2
6一1〜26−N・・・・・・限界値素子、21・・・
・・・ナンド・ゲート回路、23・・・・・・反転ゲー
ト回路。 FIG.IFIG.2 FIG.3 FIG・ム FIG.5 FIG.6
Claims (1)
- 【特許請求の範囲】 1 所定のビツト数のシーケンスを有しかつあるビツト
の流れに数回順次に連続して含まれるデイジタル・コー
ド・ワードの形態をメツセージを検出するに当り、−前
記ビツトの流れを、各々コード・ワードのビツト数と等
しいビツト数を有するデータ・ブロツクに、ランダムに
分割し、−データ・ブロツクの各ビツト位置に対し、デ
イジタル・ビツト状態を検出して記録し、−各ビツト位
置に対し記録されたデータを複数個の連続するデータ・
ブロツクに亘つて累積して累算値を得、−データ・ブロ
ツク中の各ビツト位置に対する累算値を限界値と比較し
、−コード・ワードのビツトを巡回置換したものにこの
コード・ワード自体と同じメツセージを与えた当該コー
ド・ワードを、累算値が小くとも限界値に達している場
合にデータ・ブロツク中の各ビツト位置に割当てられて
いるデイジタル・ビツト状態から検出することを特徴と
するデイジタル・コード・ワード検出方法。 2 前記コード・ワードおよび前記ビツトの流れは2進
データを含むことを特徴とする特許請求の範囲1記載の
デイジタル・コード・ワード検出方法。 3 前記データ・ブロツクの各ビツトの第1デイジタル
状態が検出された回数を第1累算器によつて累算しかつ
前記データ・ブロツクの各ビツトの第2デイジタル状態
が検出された回数を第2累算器によつて累算することを
特徴とする特許請求の範囲2記載のデイジタル・コード
・ワード検出方法。 4 前記データ・ブロツクの各ビツトの前記第1デイジ
タル状態を正の符号で累算しかつ前記データ・ブロツク
の各ビツトの前記第2デイジタル状態を負の符号で累算
することを特級とする特許請求の範囲2記載のデイジタ
ル・コード・ワード検出方法。 5 −データ・ブロツクの前のデータ・ブロツクと比較
し、−これらデータ・ブロツク順次に連続して全く同じ
となる回数を累算し、−各ビツト位置における累算値が
限界値に達した際に、1データ・ブロツク内に含まれて
いる1コード・ワード全体を検出するようにしたことを
特徴とする特許請求の範囲4記載のデイジタル・コード
・ワード検出方法。 6 コード・ワードのビツト数Nと等しい個数の段部を
有しこれら各段部が出力部を有しているシフト・レジス
タを具えており、さらに前記シフト・レジスタの入力部
に供給されるNビツトのデータ・ブロツクにビツトの流
れをランダムに分割するための手段を具えており、前記
各段部において複数個のデータ・ブロツクでビツトの同
一デイジタル状態が発生した回数を検出するために、前
記各段部の出力部をこれに関連した計数手段に結合させ
てあり、さらに限界値受信用の第1入力部と、これに関
連する計数手段に接続された第2入力部と、出力部とを
有する限界値装置を具えており、これら限界値装置の出
力部は、各限界値装置の限界値を越えたとき、コード・
ワードを表わしている信号値を供給するように構成して
あることを特徴とするデイジタル・コード・ワード検出
装置。 7 前記計数手段は各々がN個から成る第1および第2
群のカウンタを具えており、各群の1つのカウンタを前
記シフト・レジスタの段部の1つに結合させてあり、さ
らに前記第1群のカウンタは、前の多数のデータ・ブロ
ツクにおいて、データ・ブロツクのビツトの第1デイジ
タル状態を検出した回数を累算するように構成してあり
、および前記第2群のカウンタは、前記前の多数のデー
タ・ブロツクにおいて、データ・ブロツクのビツトの第
2デイジタル状態を検出した回数を累算するように構成
してあることを特徴とする特許請求の範囲6記載のデイ
ジタル・コード・ワード検出装置。 8 前記計数手段はN個のカウンタから成るカウンタ群
を具えており、前記シフト・レジスタの各段をこれと関
連したカウンタに夫々接続されており、前記データ・ブ
ロツクの第1デイジタル状態を検出したときこれらカウ
ンタの計数値を1単位だけ増加させるとともに前記デー
タ・ブロツクの第2デイジタル状態を検出したときこれ
らカウンタの計数値を1単位だけ減少させるように構成
したことを特徴とする特許請求の範囲6記載のデイジタ
ル・コード・ワード検出装置。 9 さらに各々が出力部を有しているN個の段部を有し
た別のシフト・レジスタを具えており、さらに前記シフ
ト・レジスタの2つのシフト・レジスタの対応する段部
におけるビツト一致を検出するために、これら2つのシ
フト・レジスタの対応する出力部を排他的オアゲート回
路に接続されてあり、さらにN個の前記排他的オアゲー
ト回路の出力部をナンドゲート回路の入力部に接続させ
てあり、さらに、該ナンドゲート回路の出力部を順次の
連続したデータ・ブロツクが全く同じである回数を累算
するための計数素子に接続させてあることを特徴とする
特許請求の範囲8記載のデイジタル・コード・ワード検
出装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7905968 | 1979-08-03 | ||
NL7905968A NL7905968A (nl) | 1979-08-03 | 1979-08-03 | Werkwijze voor het detecteren van een digitaal code- woord en codedetector voor het uitvoeren van de werkwijze. |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5624845A JPS5624845A (en) | 1981-03-10 |
JPS6034300B2 true JPS6034300B2 (ja) | 1985-08-08 |
Family
ID=19833644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55107067A Expired JPS6034300B2 (ja) | 1979-08-03 | 1980-08-04 | デイジタル・コ−ド・ワ−ド検出方法およびその装置 |
Country Status (10)
Country | Link |
---|---|
US (1) | US4375102A (ja) |
JP (1) | JPS6034300B2 (ja) |
AU (1) | AU533659B2 (ja) |
BE (1) | BE884614A (ja) |
CA (1) | CA1161168A (ja) |
DE (1) | DE3027579A1 (ja) |
FR (1) | FR2463550A1 (ja) |
GB (1) | GB2056226B (ja) |
NL (1) | NL7905968A (ja) |
SE (1) | SE447186B (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5817745A (ja) * | 1981-07-17 | 1983-02-02 | Victor Co Of Japan Ltd | 同期検出方式 |
JPS5841460U (ja) * | 1981-09-11 | 1983-03-18 | 株式会社東芝 | 冷蔵庫 |
US4489420A (en) * | 1983-03-09 | 1984-12-18 | General Electric Company | Clear channel detector for binary digital data transmission system |
US4596024A (en) * | 1983-05-23 | 1986-06-17 | At&T Bell Laboratories | Data detector using probabalistic information in received signals |
US4696008A (en) * | 1983-12-02 | 1987-09-22 | Canon Kabushiki Kaisha | Data storing device having position determining means |
US4611336A (en) * | 1984-02-21 | 1986-09-09 | Calculagraph Company | Frame synchronization for distributed framing pattern in electronic communication systems |
US4866666A (en) * | 1984-10-29 | 1989-09-12 | Francisco Michael H | Method for maintaining data integrity during information transmission by generating indicia representing total number of binary 1's and 0's of the data |
US4688215A (en) * | 1985-06-05 | 1987-08-18 | Calculagraph Company | Demultiplexer for two-stage framing |
JPH0719205B2 (ja) * | 1986-06-27 | 1995-03-06 | 安藤電気株式会社 | 連続デ−タ検出回路 |
US4879731A (en) * | 1988-08-24 | 1989-11-07 | Ampex Corporation | Apparatus and method for sync detection in digital data |
US4977596A (en) * | 1989-03-15 | 1990-12-11 | The United States Of America As Represented By The United States Department Of Energy | Cryptographic synchronization recovery by measuring randomness of decrypted data |
JPH02299324A (ja) * | 1989-05-15 | 1990-12-11 | Mitsubishi Electric Corp | 音声符号化装置 |
US5289391A (en) * | 1992-02-10 | 1994-02-22 | Aerometrics, Inc. | Method and apparatus for optimum signal burst detection |
US5606563A (en) * | 1995-05-18 | 1997-02-25 | Pmc-Sierra, Inc. | Programmable jump window for sonet compliant bit error monitoring |
US5968197A (en) * | 1996-04-01 | 1999-10-19 | Ericsson Inc. | Method and apparatus for data recovery |
CA2197263A1 (en) * | 1997-02-11 | 1998-08-11 | Dan Burke | Method of detecting signal degradation fault conditions within sonet and sdh signals |
US6560745B1 (en) * | 2000-07-21 | 2003-05-06 | The United States Of America As Represented By The National Security Agency | Method of identifying boundary of markerless codeword |
US7079856B2 (en) | 2002-04-05 | 2006-07-18 | Lucent Technologies Inc. | Data flow control between a base station and a mobile station |
US10795571B2 (en) * | 2017-09-28 | 2020-10-06 | The Toronto-Dominion Bank | System and method to perform an undo operation using a continuous gesture |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1288126B (de) * | 1965-04-06 | 1969-01-30 | CSF-Compagnie Generale de TeIegraphie Sans FiI, Paris | Vergleichsschaltungsanordnung mit veränderlichem Schwellwert zur Identifizierung einer Gruppe von zyklisch wiederholten Signalen |
DE2228875C3 (de) * | 1972-06-14 | 1980-03-06 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zum Übertragen von Wähl- und Schaltkennzeichen in Nachrichten-Übertragungsanlagen mit Deltamodulation |
AU482164B2 (en) * | 1972-11-13 | 1975-05-15 | Lm ERICSSON PTY. LTD | TIME DIVISION MULTIPLEXED Specification DIGITAL SWITCHING APPARATUS V |
FR2309101A1 (fr) * | 1975-04-22 | 1976-11-19 | Labo Cent Telecommunicat | Dispositif de reconnaissance de numerotation dans un reseau telephonique |
NL176035C (nl) * | 1976-08-06 | 1985-02-01 | Nederlanden Staat | Inrichting voor het herkennen van signaleringsinformatie. |
US4271520A (en) * | 1979-06-25 | 1981-06-02 | Motorola, Inc. | Synchronizing technique for an error correcting digital transmission system |
-
1979
- 1979-08-03 NL NL7905968A patent/NL7905968A/nl not_active Application Discontinuation
-
1980
- 1980-07-21 DE DE19803027579 patent/DE3027579A1/de active Granted
- 1980-07-29 US US06/173,309 patent/US4375102A/en not_active Expired - Lifetime
- 1980-07-30 GB GB8024942A patent/GB2056226B/en not_active Expired
- 1980-07-31 AU AU60950/80A patent/AU533659B2/en not_active Ceased
- 1980-07-31 SE SE8005482A patent/SE447186B/sv not_active IP Right Cessation
- 1980-07-31 CA CA000357379A patent/CA1161168A/en not_active Expired
- 1980-08-01 BE BE0/201637A patent/BE884614A/fr not_active IP Right Cessation
- 1980-08-01 FR FR8017107A patent/FR2463550A1/fr active Granted
- 1980-08-04 JP JP55107067A patent/JPS6034300B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB2056226A (en) | 1981-03-11 |
FR2463550B1 (ja) | 1982-12-10 |
AU6095080A (en) | 1981-02-05 |
CA1161168A (en) | 1984-01-24 |
US4375102A (en) | 1983-02-22 |
BE884614A (fr) | 1981-02-02 |
NL7905968A (nl) | 1981-02-05 |
FR2463550A1 (fr) | 1981-02-20 |
SE447186B (sv) | 1986-10-27 |
GB2056226B (en) | 1983-11-23 |
SE8005482L (sv) | 1981-02-04 |
DE3027579A1 (de) | 1981-02-19 |
JPS5624845A (en) | 1981-03-10 |
DE3027579C2 (ja) | 1989-07-20 |
AU533659B2 (en) | 1983-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6034300B2 (ja) | デイジタル・コ−ド・ワ−ド検出方法およびその装置 | |
US4009469A (en) | Loop communications system with method and apparatus for switch to secondary loop | |
US4001504A (en) | Automatic terminal data rate selection | |
US3752932A (en) | Loop communications system | |
US5204859A (en) | Method and apparatus for detecting a frame alignment word in a data system | |
US6425107B1 (en) | Data encoder/decoder for a high speed serial link | |
US3456239A (en) | Block synchronization circuit for an error detection and correction system | |
US4074228A (en) | Error correction of digital signals | |
EP0694237A1 (en) | Data transfer system | |
US3772680A (en) | Digital transmission channel monitoring system | |
US3965294A (en) | Method of and apparatus for testing transmission line carrying bipolar PCM signals | |
US4550403A (en) | Method for transmitting a HDBn code signal with an auxiliary binary signal in a digital transmission line and system for monitoring repeaters in the line by means of auxiliary signals | |
EP0212327A2 (en) | Digital signal transmission system having frame synchronization operation | |
JPH0521460B2 (ja) | ||
US3093707A (en) | Data transmission systems | |
US4860293A (en) | Supervision circuit for a non-encoded binary bit stream | |
JPS59205843A (ja) | ビツト列における誤りを検出する回路及び方法 | |
US3439329A (en) | Electronic error detection and message routing system for a digital communication system | |
US3008003A (en) | Spiral error checking system | |
US6122286A (en) | Method of controlling access to a transmission channel jointly used by a plurality of data sources | |
US3234364A (en) | Generator of parity check bits | |
US4003042A (en) | System for the transfer of two states by multiple scanning | |
JPH0124386B2 (ja) | ||
JPS5966237A (ja) | Pcm通信方式 | |
SU1140145A1 (ru) | Устройство дл приема информации |