FR2463550A1

FR2463550A1 - Procede pour detecter un mot de code numerique et detecteur de code pour l'execution de ce procede

Info

Publication number: FR2463550A1
Application number: FR8017107A
Authority: FR
Inventors: Andreas Johannes Wilhelmu Daal
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1979-08-03
Filing date: 1980-08-01
Publication date: 1981-02-20
Also published as: SE447186B; BE884614A; GB2056226B; CA1161168A; GB2056226A; AU6095080A; FR2463550B1; AU533659B2; SE8005482L; DE3027579A1; NL7905968A; US4375102A; JPS6034300B2; JPS5624845A; DE3027579C2

Abstract

LE DETECTEUR POUR L'EXECUTION DU PROCEDE COMPORTE UN REGISTRE A DECALAGE 2 POURVU DE N SECTIONS, N ETANT EGAL AU NOMBRE D'ELEMENTS BINAIRES DU CODE. LE FLUX D'ELEMENTS BINAIRES DE DONNEES A TRAITER PENETRE DANS LE REGISTRE A DECALAGE 2 PAR L'INTERMEDIAIRE DE LA BORNE 1. ON A PREVU DES MOYENS DE COMPTAGE 5-1, ..., 5-N D'UNE PART ET 6-1, ..., 6-N D'AUTRE PART POUR DETERMINER LE NOMBRE DE FOIS QU'UN MEME ETAT NUMERIQUE D'ELEMENT BINAIRE EST APPARU DANS CHAQUE SECTION. DES DISPOSITIFS A SEUIL 7-1, ..., 7-N, 8-1, ..., 8-N CONNECTES AUX SORTIES DES MOYENS DE COMPTAGE FOURNISSENT A LEURS SORTIES UNE REPRESENTATION DU MOT DE CODE. APPLICATION: TRANSMISSION DE SIGNALISATION TELEPHONIQUE.

Description

kMPédé par déectar un mw de cede nméique et déected cede pour el' eécu-

tion de ce procédé."

La présente invimim conreme un prxcédé pmr dtectr un moeé sous laforme d'tn mot de code numérique, ce mot de code comporant une série d'un nombre donné d'éléments binaires et étant

compris, à raison de quelques exemplaires enchainés et cca-

sécutifs, dans un flux d'éléments binaires. Un tel procédé est décrit dans le brevet français N 2.309.101. Ce procédé sert à détecter des mots de code numériques qui sont transmis à des fins de signalisation

dans un système de téléphonie à modulation par codage d'im-

I1o pulsions. Les mots de code sont formés de deux groupes

d'éléments binaires: un premier groupe (les éléments bi-

naires I à 4 inclus) qui est le même pour tous les mots de code et forme ce qui est appelé préfixe, et undeuxième

groupe (les éléments binaires 5 à 10 inclus) qui est diffé-

rent pour tous les mots de code. Le préfixe permet de cons-

tater l'endroit o débute la partie distinctive du mot de

code. Il s'agit donc d'un préfixe au moyen duquel la syn-

chronisation sur le mode de code est déterminée.

Dans des systèmes de téléphonie dont la signali-

sation fonctionne selon la procédure de don forcé, un si-

gnal d'aller n'est déterminé qu'après réception d'un signal de retour qui est lui-même terminé après constatation de la disparition du signal d'aller. La possibilité que le mode de code homophone reçu à plusieurs reprises soit le mot de

code voulu est ainsi notablement accrue.

Dans certains systèmes de téléphonie numériques, on utilise la modulation delta comme procédé de codage pur la parole. L'utilisation de cette modulation est motivée par le fait que, pour un débit binaire relativement faible (16 à 32000 éléments binaires par seconde) on obtient un meilleur rendement qu' avec la modulation per inpiLis ccdées et

que Is pmçE codés aun oym de ce prcdc iéistent miae mc effets d'un taux d'e-

lu E CI s binrres éLe-é. Une atre raiscn est qi'un ceaL sânpen'a pas be-

soin de saymhrisan de mt. Dins ces systnes, la sgliwt forcée se piaUit

également sous la forme de mots de code. Des exigen-

ces types que l'on impose à la détection des mots de code dans un tel système à taux d'erreurs d'éléments binaires élevé, sont indiquées ciaprès pour la signalisation dans la phase d'établissement: - si un flux d'éléments binaires est présenté avec un taux d'erreurs d'éléments binaires de 0% (en anglais "bit error rate, "l BER), un mot de code doit avoir été détecté après la réception de tout au plus 10 mots de code (les mêmes). - si un flux d'éléments binaires est présenté avec un taux d'erreurs d'éléments binaires de 10%, un mot de code doit avoir été détecté avec une probabilité b 99,99%

après la réception de tout au plus 64 mots de code.

Pour la signalisation pendant la phase de trafic,

les exigences sont plus rigoureuses, parce que l'infor-

mation de signalisation doit être transmise au milieu d'informations de parole ou de données. On se heurte alors

à la difficulté qu'un mot de code peut être imité par cet-

te information. Il faut qu'un motif d'éléments binaires quelconque à l'entrée du détecteur ne puisse enclencher

le détecteur qu'une fois au maximum pour 7,7 x 10 élé-

ments binaires. Les autres exigences pendant la phase de trafic sont que, le mot de code doit êtredétecté avec une probabilité de 99,99%, pour un taux d'erreurs d'éléments binaires de 0%, après 40 mots de code au maximum et pour un taux d'erreurs d'éléments binaires de 10%, après 256

mots de code au maximum.

L'invention vise à procurer un procédé au moyen duquel on détecte d'une manière fiable, simple et sans

3O synchronisation de mot, des mots de code qui se présen-

tent dans un flux d'éléments binaires à taux d'erreurs

d'éléments binaires élevé. Le procédé conforme à l'inven-

tion est caractérisé à cet effet en ce que:

- le flux d'éléments binaires est subdivisé arbitraire-

ment en blocs de données d'un nombre d'éléments binaires égal à celui du mot de code;

- l'état d'élément binaire numérique est déterminé et en-

registré pour chaque position d'élément binaire dans le bloc de données; les enregistrements par position sont accumulés dans une multiplicité de blocs de données consécutifs; - la valeur accumulée par position d'élément binaire dans le bloc de données est comparée à une valeur de seuil; lorsque la valeur de seuil est au moins atteinte, pour

chaque position d'élément binaire dans le bloc de don-

nées, le mot de code est détecté à partir de l'état

numérique des valeurs accumulées.

I Avec des mots de code de N éléments binaires, il est en principe possible de coder 2 messages. En attribuant le même message à un mot de code et à tous les mots de code dérivés par permutation cyclique des éléments binaires de ce mot de code, on obtient des gmupes

de mots de code qui peuvent être détectés sans synehrnisa-

tion de mot. Pour N = 8, c'est-à-dire pour 36 messages à partir de 256 mots de code, dont la plupart peuvent se présenter sous 8 configurations, on peut, pour la plupart des systèmes de téléphonie, satisfaire amplement au besoin

en caractères de signalisation et de commutation.

Un autre avantage du procédé conforme à l'inven-

tion est qu'il peut être réalisé d'une manière simple

en des circuits logiques programmables séquentiels uni-

versels, tels que des microprocesseurs disponibles dans

le commerce avec des mémoires et des appareils périphéri-

ques associés.

L'invention a en outre pour but de procurer un détecteur de code pour l'exécution du procédé conforme à l'invention, comportant un registre à décalage pourvu d'un nombre de sections qui est égal au nombre d'éléments binaires (N) du mot de code. Le détecteur de code conforme à l'invention est caractérisé à cet effet en ce que chaque section du registre à décalage est pourvue d'une sortie,

le détecteur de code comporte des moyens pour la subdi-

vision arbitraire du flux d'éléments binaires en des blocs de données de N éléments binaires qui sont amenés à une entrée du registre à décalage, chacune des sorties des sections est couplée à des moyens de comptage associés

servant à déterminer le nombre de fois que, dans une mul-

tiplicité de blocs de données, un même état numérique d'élé-

ments binaires est apparu dans chaque section, ce détecteur de code comportant en outre des dispositifs de seuil pourvus chacun d'une première entrée destinée à recevoir une valeur de seuil, d'une deuxième entrée connectée aux moyens de comptage associés, et d'une sortie et, dans le cas d'un dépassement de la valeur de seuil de chaque dispositif de seuil, des valeurs de signaux sont disponibles aux sorties des dispositifs de seuil et forment une représentation du

mot de code.

L'invention et ses avantages seront décrits plus en détail avec référence aux dessins annexés, dans lesquels des éléments correspondants sont désignés par les mêmes chiffres de référence. Aux dessins annexés: 1'5 la figure-1 est une vue d'une série de mots de code semblables consécutifs et enchainés, respectivement dans la phase d'établissement et dans la phase de trafic; la figure 2 illustre un messages représenté par un mot de code et par les permutations cycliques de ce mot de code en vue d'une utilisation conforme à l'invention;

la figure 3 est un.schéma synoptique d'une pre-

mière forme d'exécution d'un détecteur de code servant à détecter les mots de code du type indiqué sur la figure 2, pour l'exécution du procédé conforme à l'invention;

la figure 4 est un tableau de marche d'une pre-

mière forme d'exécution du procédé conforme à l'invention;

la figure 5 est un schéma synoptique d'une deuxiè-

me forme d'exécution du détecteur de code servant à détecter

des mots de code du type indiqué sur la figure 2 pour exécu-

ter le procédé conforme à l'invention, et

la figure 6 est un tableau de marche d'une deuxiè-

me forme d'exécution du procédé conforme à l'invention.

Dans des systèmes de communication, en dehors de l'information elle-même, des caractères ou des messages spéciaux-doivent souvent aussi être transmis. Ces messages

peuvent se présenter avant, après ou au milieu de l'informa-

tion. Dans-des systèmes de téléphonie, par exemple, l'échange d'information est précédé de la transmission de chiffres de sélection, de signes d'occupation, de signes d'essai et d'autres signes qui caractérisent le trajet de transmission

et son état de commutation. Les signaux de rappel de re-

gistre sont, par exemple, transmis au milieu de l'informa-

tion. Un flux d'éléments binaires numériques tel qu'il

peut s'en présenter dans un système de communication numé-

rique est illustré sur la figure 1. L'information à trans-

mettre est indiquée par SP et les signes spéciaux ou motifs qui ont la forme de mots codés numériques, les mots de code, sont indiqués par CW. Les mots de code CW sont transmis à plusieurs reprises pour, au cas o un mot de code serait

mutilé par une perturbation, déterminer le mot de code dor-

rect sur la base d'une décision majoritaire. Dans des systè-

mes de téléphonie qui fonctionnent selon la procédure de don forcé, le mot de code est transmis jusqu'à ce que la détection du mot de code soit mentionnée par le récepteur (accusé de réception). Ce n'est qu'après cet accusé de réception qu'a lieu la transmission d'un mot de code suivant ou de l'information. En règle générale, il convient de noter que la durée de l'identification du mot de code sera d'autant plus longue que le taux d'erreurs d'éléments binaLm est plus élevé. Ceci ressort également des exigences qui

sont imposées quant au nombre de mots de code maximum néces-

saires pour déterminer le mot de code correct avec une pro-

babilité donnée.

TABLEAU 1

Nombre maximum de mots de code Taux d'erreurs Taux d'erreurs

d'éléments bi- d'éléments bi-

naires de 0% naires de 10% établissement 10 64 i trafic 40 256 Le tableau 1 donne un exemple des exigences qui dans la pratique sont imposées à un système de téléphonie,

Dans la phase d'établissement, pour un taux d'erreurs d'élé-

ments binaires de 0%, le mot de code doit être détecté avec certitude après au maximum 10 mots de code et pour un taux d'erreurs d'éléments binaires de 10%, le mot doit être détecté avec une probabilité de 99,9% après au mainnuM

64 mots de code. Dans la phase de trafic, pendant la trans-

mission de l'information, ces nombres sont respectivement de 40 et de 256 mots de code. De plus, il faut que des motifs d'éléments binaires produits à l'aide de bruits répartis de manière statistique, qui sont présentés à l'entrée du détecteur, ne fassent enclencher celui-ci

qu'au maximum une fois pour 7,7 x 10 éléments binaires.

Dans certains systèmes de téléphonie numériques, on utilise la modulation delta comme procédé de codage pour la parole. Dans de tels systèmes, le canal simple

n'exige pas de synchronisation (de mot) pour ce qui con-

cerne la transmission de la parole. Pour les mots de code, la situation est différente. Etant donné que le mot

de code est transmis à plusieurs reprises, en cas d'absen-

ce de synchronisation entre le récepteur et l'émetteur,

un mot de code incorrect sera reçu. Pour éviter une syn-

chronisation de mot pour les mots de code, on attribue le m9me message de contenu aux mots de code qui peuvent

être dérivés les uns des autres par permutation cyclique.

Avec des mots de code de N éléments binaires, il est en principe possible de coder 2 messages. Aux mots de code

qui peuvent être dérivés d'autres mots de code par permu-

tation cyclique, on attribue le même message. La sm]ronL-

sation de mot pour les mots de code est ainsi superflue.

Pour N = 8, c'est-à-dire avec 2 = 256 mots de code, on obtient 36 mots de code qui ne peuvent pas être rendus

semblables les uns aux autres par permutation cyclique.

Le mot de code 11111111 est moins adéquat parce qu'une fermeture de la voie de transmission peut simuler ce mot

de code. De même, le mot de code 00000000 peut être pro-

duit par une interruption de la voie de transmission.

En outre, les mots de code 10000000 et 01111111 (eb thmue de leurs 7 permutations cycliques) ne sont pas non plus utilisés. Subsistent donc 32 mots de code uniques, Un nmtre au moyen duquel on peut satisfaire amplement au besoin

en signes de signalisation dans des systèmes de télépho-

nie. Vingt-huit de ces 32 mots de code se présentent sous huit configurations, par exemple le mot de code représenté en "a" sur la figure 2. Trois mots de code (11101110,

11001100 et 10001000) se présentent sous quatre configura-

tions et un mot de code (10101010) ne comporte que 2 permu-

tations cycliques. Si le mot de code tel que représenté en "a" sur la figure 2 est transmis, dans le cas d'une synchronisation de mot, le mot de code tel qu'indiqué en

"a" sur la figure 2 sera aussi reçu. Toutefois en cas d'ab-

sence de synchronisation, le mot de code tel qu'indiqué -

en "b" sur la figure 2 sera reçu si le récepteur "retarde" de 7 positions d'éléments binaire sur l'émetteur, le mot de code tel qu'indiqué en "c" sur la figure 2 pour 6 positions d'éléments binaires etc. Etant donné que le même message est attribué à tous ces mots de code, la synchronisation

est superflue.

Pour le reste, le procédé pour la détection des

mots de code sera expliqué ci-après avec référence aux fi-

gures 3 à 6 incluses.

La figure 3 illustre une première forme d'exécu-

tion d'un détecteur de code. Un registre à décalage 2 com-

porte N sections 2-1, 2-2,... 2-N, chaque section étant pourvue de sorties. A l'entrée du registre à décalage 2

est amené un flux d'éléments binaires numériques binaires.

Le flux des éléments-binaires est subdivisé en des blocs de données arbitraires de N éléments binaires. Le nombre d'éléments binaires de chaque bloc de données est compté par-un compteur d'éléments binaires 3 connecté à l'entrée 1, par exemple par un compteur modulo-N. Le nombre de blocs de données est compté par un compteur de mots 4 pouvant

être remis à zéro et connecté à la sortie du compteur miiIo-

N_3. Après qu'un mot de N éléments binaires ait été intro-

duit dans le registre à décalage 2, on détermine d'une manière connue pour chaque position d'élément binaire i (i = 1, 2... N) si la position d'élément binaire a une valeur logique d'un premier type, par exemple un "1", ou

une valeur logique d'un deuxième type, par exemple un "0".

Le détecteur de code comporte deux groupes de compteurs -1, 5-2... jusqu'à 5-N et 6-1, 6-2 jusqu'à 6-N. Chacun des compteurs 5-1 à 5-N et 61 à 6-N est connecté à la section associée 2-1 à 2-N du registre à décalage 2. Les compteurs 5 sont augmentés d'une unité si, dans la section associée du registre à décalage 2, on constate la présence d'un "1" tandis que les compteurs 6 sont augmentés d'une unité si, dans la section associée, on constate la présence d'un "O". Le mot suivant de N éléments binaires est ensuite introduit dans le registre à décalage, le compteur de mots 4 est par conséquent augmenté de 1 unité et on détermine à

nouveau la valeur logique qui est stockée dans chaque sec-

tion et, en fonction de cette valeur, on augmente l'état de comptage du compteur 5 ou du compteur 6. Une sortie de chacun des compteurs 5-1 à 5-N est connectée à un dispositif à seuil associé 7-1 à 7-N. De même, une sortie de chacun des compteurs 5-1 à 5-N est connectée à un dispositif à seuil associé 8-1 à 8-N. Une autre entrée de-chacun des dispositifs à seuil 7 ou 8 est connectée à un générateur de valeur de seuil 9 ou 10. Une autre entrée de chacun

des dispositifs à seuil 7-1 à 7-N et 8-1 à 8-N-est raccor-

dée à une sortie d'un dispositif à seuil 37. La valeur de seuil qui est présentée par le générateur de valeur de seuil 9 ou 10 au dispositif à seuil 7 ou 8 est réglée à

l'aide d'un signal de commande amené à.l'entrée de comman-

de 11 ou 12 des générateurs de valeur de seuil 9 el 10.

Si la valeur de comptage d'un des compteurs 5 et 6 dépasse la valeur de seuil et le dispositif à seuil 37 fournit un logique ni"1 il est produit à la sortie des dispositifs à seuil associés 7 et 8 un signal, par exemple sous la forme d'un "1" logique. Leszsorties des dispositifs à seuil 7 et 8 sont, combinées deux à deux, amenées aux circuits-portes OU Exclusif 32-1 à 32-N, la sortie des dispositifs à seuil 7-1 et 8-1 étant connectée aux entrées du circuit-porte OU-Exclusif 32-1, la sortie

des dispositifs à seuil 7-2 et 8-2 aux entrées du circuit-

porte OU Exclusif 3,2-2, etc. Chacune des sorties des cir-

cuits-portes OU Exclusif 32-1 à 32-N est connectée à une des N entrées correspondantes d'un circuit-porte ET 13, le circuit-porte OU Exclusif 321 étant connecté à l'entrée 13-1, le circuit-porte OU Exclusif 32-2 à l'entrée 13-2 etc. Si N des 2 N compteurs 5 et 6 dépassent la valeur de

seuil, à savoir un pour chaque paire 5-1/6-1, 5-2/6-2....

la sortie du circuit-porte ET 13 est inversée. Les sorties des dispositifs à seuil 7 et 8 sont en outre connectées

deux à deux aux circuits-portes ET 14-1 à 14-N. Les C=îats-

portes ET 14-1 à 14-N comportent chacun une entrée avec inversion et une entrée sans inversion. Les dispositifs à seuil 7 sont connectés aux entrées sans inversion et les

dispositifs à seuil 8 sont connectés aux entrées avec inver-

sion. Des sorties des circuits-portes ET 14 sont connectées à une section correspondante d'un registre 15. Si la valeur de seuil du dispositif à seuil 7-1 est dépassée et si, par conséquent, celle du dispositif à seuil 8-1 ne l'est pas, la sortie du circuit-porte ET 14-1 connectée aux sorties de ces dispositifs à seuil sera inversée. Si par contre, la valeur de seuil du dispositif à seuil 8-1 est dépassée (et si par conséquent celle du dispositif 7-1 ne l'est

pas), la sortie du circuit-porte ET n'est pas inversée.

Les signaux de sortie des circuits-portes 14-1 à 14-N sont stockés dans un registre 15 à un moment qui est donné par l'inversion du circuit-porte ET 13. A cet effet, la sortie

du circuit-porte ET 13 est connectée à une entrée de comman-

de 16 du registre 15. Le registre 15 contient maintenant les valeurs d'éléments binaires du mot de code. Des sorties du registre 15 sont connectées à un dispositif de mémoire

33 pour l'adressage d'un emplacement de mémoire correspon-

dant au mot de code, qui contient un des messages. Dans l'exemple déjà décrit, à savoir pour N=8, le dispositif de mémoire 33 comporte au total 256 adresses sur lesquelles l'un de 32 messages peut être présent. A une sortie 34 du dispositif de mémoire 33, après détection du mot de code,

le message qui y correspond est disponible. Après la détec-

tion du mot de code, le compteur de mots 4 est ramené à son état initial. A cet effet, la sortie du circuit-porte ET 13 est aussi connectée à une entrée de retour à l'état initial du compteur de mots 4. La sortie du circuit-porte ET 13 est aussi connectée aux entrées de retour à l'état initial des compteurs 5-1 à 5-N et 6-1 à 6-N pour ramener ces compteurs à l'état initial lors de la détection du mot

de code. De plus, la sortie du compteur de mots 4 est con-

nectée à un organe à seuil 35 pour, lors du dépàseement d'une valeur de seuil amenée à une entrée 36, envoyer une impulsion de retour à l'état initial aux entrées de retour à l'état initial des compteurs 5-1 à 5-N et 6-1 à (5 6-N connectées à la sortie de l'organe à seuil 35. De plus,

la sortie du compteur de mots 4 est raccordée à un disposi-

tif à seuil 37 pour fournir aux dispositifs à seuil 7 et 8 un Ulm, en cas de déplacement d'une

valeur deseuil fournie à l'entrée 38.

o10 Dans un système de téléphonie,par exemple, le détecteur de code de la eigure 3 fonctionne de la manière suivante. Dans la phase d'établissement/signalisation, si les exigences conformes au tableau 1 sont appliquées, la valeur de seuil produite par les générateurs de valeur de

seuil 9 et 10 est amenée à 5. La valeur de seuil de l'or-

gane dg seuil 35 est ré&lée sur 32. Le flux des éléments binaires qui est présenté à l'entrée 1 est amené en groupes de N éléments binaires au registre 2. On suppose que N=8 et que le mot de code est celui indiqué en "a" sur la 2o figure 2. Lorsque cinq mots consécutifs se sont trouvés dans le registre 2 et que le nombre de "1" et de "0" dans les compteurs associés a été enregistré, les compteurs, par exemple 5-1, 6-2, 6-3, 6-4, 5-5, 6-6, 6-7 et 5-8, si aucune erreur d'éléments binaires n'est apparue, tristeint

un état de comptage qui est égal à la valeur de seuil 5.

Les 8 entrées du circuit-porte ET 13 sont alors toutes in-

versées et dans le registre 15, le mot de code est déter-

miné par l'intermédiaire des circuits-portes ET 14. L'en-

trée du circuit-porte 14-1 connectée au dispositif à seuil

7-1 sera ainsi haute et l'entrée avec inversion du cir-

cuit-porte ET 14-1 connectée au dispositif à seuil 8_1 sera basse. A la sortie du circuit-porte ET 14-1 est par conséquent disponible une valeur logique "qui sera iBciite dans le registre 1.5-1. Le circuit-porte ET 142 fournira

de même un zéro dans le registre 15.

Le mot de code est ainsi décddé et le compteur de mots 4, ainsi que les compteurs 5 et 6 sont ramenés

à leur état initial.

La sélection de la valeur de seuil est c&Iàtin6e sur la moitié du nombre admis maximum de 10 pour garantir que le mot de code soit détecté dans 10 mots de code. Si

notamment le premier mot de 8 éléments binaires qui est in-

troduit dans le registre à décalage 2 était constitué pour partie du mot de code précédent et pour partie du nouveau mot de code à détecter, si la valeur de seuil est égale à , le mot de code ne pourrait pas être détecté des le nmboe exigé de 10 mots de code, mais ne le serait que dans 20 mots de code. Si la valeur de seuil est par contre de 5

et si le mot de code, par exemple pour la raison préci-

tée, n'est pas détecté après cinq mots de code, il sera identifié avec certitude pendant le cycle suivant de 5

mots et sera détecté après 9 mots de code.

Si le taux d'erreurs d'éléments binaires dans le flux d'éléments binaires entrant est différent de zéro,

le mot de code sera mutilé par suite des erreurYs d'élé-

ments binaires, de sorte qu'un plus grand nombre de mots sont nécessaires pour déterminer le mot de code qui a été émis. Etant donné l'exigence indiquée dans le tableau ', on recherche parmi 32 mots de code consécutifs, celui qui

apparalt cinq fois. Si le mot de code est détecté, le comp4-

teur de mots 4 et les compteurs 5 et 6 sont ramenés dans

leur étatr initial par un signal produit par un circuit-

porte ET 13. Si le mot de code n'est par contre pas détec-

té après 32 mots, la valeur de seuil de l'organe de seuil est dépassée par le compteur de mots 4 et les compteurs et 6 sont ramenés dans leur état initial.

Dans la phase de trafic, conformément aux spé-

cifications du tableau 1, les valeurs de seuil produites

par les générateurs de valeur de seuil 9 et 10 sont ré-

glées sur 20 et la valeur de seuil de l'organe de seuil est réglée sur 128. Le fonctionnement du détecteur de code dans la phase de trafic est entièrement conforme au

fonctionnement décrit dans la phase d'établissement/signa-

lisation.

Une première forme d'exécution du procédé pour la détection de mots de code est illustrée dans le tableau

de marche représenté sur la figure 4.

Aux inscriptions des figures géométriques qui illustrent dans un ordre chronologique les fonctions et les états du procédé pour la détection de mots de code sont associés les textes explicatifs suivants. Il est à noter qu'une telle succession chronologique de fonctions et d'états associés du procédé pour la détection de mots de code peut être réalisée dans les circuits logiques programmables séquentiels universels, par exemple dans les microprocesseurs disponibles dans le commerce avec des mémoires et des appareils périphériques associés (par

exemple du type CDP 1804 de RCA).

Inscription Explication -1- STRT Démarrage

-2- T1=T2=... T2N=K:=0 'Les registres T1, T2,...

T2N reçoivent une valeur

zéro. Les mots de subdivi-

sion du flux d'éléments bi-

naires sontecomptés dans un registre K qui reçoit la

valeur zéro.

-3- CW Un mot de N éléments binaires

est introduit par lecture.

-4- K:=K+1 Le registre K est augmenté

de une unité.

-5-T. -T +1 (b i=) On examine le contenu b.

--i 1-:l Ti+N:=Ti+N +1(bi=o) de CW pourechaque position d'élément binaire i (i=1,2, N)., Si bi a une valeur

1, le registre T. est aug-

menté de une unité; si par >0 contre bi a une valeur 0,

le registre Ti+N est augmen-

té de une unité.

-6- K= m ? Le nombre de mots K est comp-

ré à une valeur m prédétermi-

née. Si K est égal à m, on passe au pas - 7 -. Si cela n'est pas le cas, on passe

au pas - 3 -.

Les registres T1, T21.* T2N sont comparés à une ileur n. Si, dans chaque 7- Ti/Ti+N> n ? paire Ti/Ti+N (i=1,2,..N) un registre atteint la valeur O5 n, ou la dépasse, on passe au pas - 8 -. S'il n'en est pas ainsi, on poursuit les

opérations par le pas -2-.

-8- CWN A partir des N registres dans lesquels la valeur n est dépassée, on forme le mot de code, les registres Ti représentant une valeur 1 1. et les registres Ti+N une valeur O.

-9- STP Arrêt.

La figure 5 est un schéma synoptique d'une deuxième forme d'exécution du détecteur de code pour la détection de mots de code. La borne d'entrée 1 pour la réception d'un flux d'éléments binaires mumériques tbniires est connectée à l'entrée d'un registre à décalage 2 qui comporte N sections. Les éléments binaires sont comptés par un compteur 3 connecté à la borne d'entrée 1, par exemple un compteur modulo-N. Un compteur de mots 4 pouvrant être ramené à son état initial est connecté à une sortie duocompteur 3 et sert à enregistrer le nombre de fois 'un groupe de N éléments binaires a été introduit dans le registre à décalage 2. Un deuxième registre à décalage

19 est connecté à une sortie du registre à décalage 2.

Le registre à décalage 19 comporte, comme le registre à décalage 2, N sections. Les sections des registres à décalage 2 et 19 de même rang, c'est-à-dire les sections 2-1 et 19-2; 2-2 et 19-2... jusqu'à 2-N et 19-N sont chacune connecOtées aux circuits-portes OU-Exclusif 20-1, 20-2 à 20N. Si les valeurs d'éléments binaires sont

égales dans des positions correspondantes dans les re-

gistres à décalage 2 et 19, les sorties des circuits- portes OU Exclusif sont inversées. Les sorties sont con-

nectées à un même nombre d'entrées d'un circuit-porte

NON ET 21. La sortie du circuit porte NON ET 21 est con-

nectée à une entrée d'un compteur 22 pouvant être ramené

à son état initial et par l'intermédiaire d'un circuit-

porte à inversion 23, à une entrée de retour à l'état initial du compteur 22. Chaque fois qu'une concordance élément binaire pour élément binaire est constatée par

les circuits-portes OU Exclusif, le compteur 22 est augmen-

té d'une unité. En cas d'absence de concordance, le compter 22 est ramené dans son état initial par l'intermédiaire du circuit-porte à inversion 23. La sortie du compteur 22 est amenée à une première entrée d'un organe de seuil

24. Une valeur de seuil est amenée à une deuxième entrée.

Une autre sortie de chacune des sections du

registre à décalage 2 est connectée à des compteurs corres-

pondants 25-1 à 25-N. Les compteurs 25 permettent de ccmpber ou de décompter. Si, dans la section d'éléments binaires à laquelle le compteur est connecté, un "1" apparaît, la valeur de comptage est augmentée d'une unité et, lors de l'apparition d'un "O", la valeur de comptage est diminée

d'une unité. Un dispositif à seuil 26 associé est connec-

té à la sortie de chaque compteur 25 et ce dispositif

* inverse une sortie du dispositif à seuil 26 lors du dépas-

sement de la valeur de seuil produite par un générateur de valeurs de seuil 27 et amenée à une autre entrée des dispositifs à seuil. La sortie du compteur de mots k est raccordée également au dispositif à seuil 37 pour fournir au dispositif à seuil 26 un logique "1"1, enable signal, en cas de dépassement de la valeur fournie à une autre entrée 38 du dispositif à seuil 37. La sortie de chaque dispositif à seuil 26 est connectée à une des N entrées du circuit-porte ET 29. Les dispositifs à seuil 26 sont - conçus d'une manière telle que seule la valeur absolue du contenu des compteurs 25 soit comparée à la valeur de seuil.

Les sorties des compteurs 25 sont en outre con-

nectées à un dispositif de détermination de signe 30.

La sortie du circuit-porte ET 29 est connectée à une entrée de commande 31 du dispositif de détermination de

signe 30. Si la sortie du circuit-porte ET 29 est inver-

sée, le signe de la valeur de comptage de chacun doe coEqpteurg est déterminé alors par le dispositif de détermination

de signe 30. Le mot de code est alors disponible à la sor-

tie 18 du dispositif 30. La sortie de l'organe de seuil 24 est, dans le même but, aussi connectée à l'entrée 31 du dispositif de détermination de signe 30. La sortie du circuit-porte ET 29 et l'organe de seuil 24 sont en outre connectés à une entrée de retour à zéro du compteur 22, au compteur de mots 4 et aux entrées de retour à zéro des

compteurs 25 pour, après la détection du mot de code, rame-

ner à zéro le compteur 22, le compteur de mots 4 et les compteursdécompteurs 25. Une sortie du compteur de mots

4 est connectée à un organe de seuil 35 pour, lors du dépas-

sement de la valeur amenée à une autre entrée 36 de l'or-

1.5 gane de seuil 35, amener des signaux de retour à zéro aux

entrées de retour à zéro des compteurs 25.

Le détecteur de code représenté sur la figure dans par exemple un système de téléphonie présentant des spécifications telles qu'indiquées dans le tableau 1, fonctionne de la manière suivante. Une valeur de seuil 9 (phase d'établissement) ou 39 (phase de trafic) est amenée à l'organe de seuil 24; à l'organe de seuil 35 sont

amenées une valeur de seuil 32 pendant la phase d'établis-

sement et une valeur de seuil 128 pendant la phase de trafic. Le générateur de valeurs de seuil 27 produit une valeur de seuil 6, pendant la phase d'établissement et une valeur de seuil 64 pendant la phase de trafic. Le flux d'éléments binaires qui est présenté à.la borne d'entrée 1 est subdivisé en groupes de 8 éléments binaires. Le nombre de groupes est compté dans le compteur 4. Un groupe de 8 éléments binaires est enregistré dans le registre à décalage 2. Par section, on détermine si un "1" ou un

"0" est présent. Pour un "1", le compteur d'éléments bi-

naires 25 associé est augmenté d'une unité et pour un "iot", il est diminué d'une unité. Un groupe suivant de 8

éléments binaires est ensuite enregistré dans le regis-

tre à décalage 2 etc. Si la valeur absolue de tous les compteurs 25-1 à 25-N dépasse la valeur de seuil (6 ou 64 respectivement dans la phase d'établissement ou dans la phase de trafic), à l'intervention du circuitporte ET 29

connecté aux sorties des dispositifs à seuil 26, le dis-

positif de détermination de signe 30 est activé par un signal par l'intermédiaire de l'entrée 31. Le signe des

valeurs de comptage du compteur correspondant est conver-

ti par le dispositif 30 en une valeur logique. Les valeurs logiques sur la sortie parallèle 18 forment le mot de code à détecter. Si le mot de code n'est pas détecté après 32 (établissement) ou 128 groupes de 8 éléments binaires, les compteurs 25 sont remis à zéro et un nouveau cycle débute. En vue, dans le cas d'un-taux d'erreur d'éléments binaires de 0%, de détecter le mot de code à la:vitesse exigée, un second registre à'ldécalage 19 est'-connecté à la sortie du registre à décalage 2. Après avoir examiné un groupe de 8 éléments binaires dans le registre 2, on enregistre ce groupe dans le second registre à décalage 19 et on enregistre un nouveau groupe de 8 énEntE bbÈes

dans le registre à-Idécalage 2. Pour chaque section cor-

respondante, on procède à une comparaison puur déterminer si les éléments binaires présents concordent. S'il en est ainsi pour chaque position, les sorties des cicouitS-portes

OU Exclusif 20 sont inversées à la suite de quoi le cir-

cuit-porte NON ET 21 est inversé et fournit une impulsion au compteur 22. Pour un taux d'erreur d'éléments binaires de 0%, après 9 mots de code, la valeur de comptage du compteur 22 atteindra la valeur de seuil et le mot de code est ainsi détecté. Le mot de code est extrait par lecture par exemple par activation du dispositif de détermination de signe 30 ou par utilisation d'une sortie 32 du registre à décalage 19. Lorsque la valeur de seuil de l'organe de seuil 24 a été atteinte, les compteurs 25 et les compteurs

22 et 4 sont remis à zéro.

Une deuxième forme d'exécution du procédé ser-

vant à détecter des mots de code est illustrée dans le tableau de marche tel que représenté sur la figure 6. Aux inscriptions des figures géométriques qui expliquent dans

l'ordre chronologique les fonctions et les états du procé-

dé pour la détection de mots de code, correspondent les

textes explicatifs suivants.

Inscription

-1- STRT

-2- I:=0

o5

-3- T1=...TN=K:=0

-4- cw

-5- K:=K+1

-6- CW=CW0 ?

-7- I:=I+1

o30

-8- I=THR ?

-9- I:=0

-10- T:=Tl+bl 4N: =T N+b

N N:- N

Explication Démarrage Le registre I reçoit une valeur zéro. Le registre I est utilisé pour enregistrer combien de fois deux mots de code consécutifs sont égaux

l'un à l'autre.

Les registres T1, T2,...

TN ont reçu une valeur zéro.

Les mots formés par la sub-

division du flux des élé-

ments binaires sont comptés

dans un registre K qui re-

çoit la valeur initiale zéro.

Un mot de N éléments binaeS

est introduit par lecture.

Le registre K est augmen-

té d'une unité.

Le mot CN introduit par lec-

ture est comparé élément binaire pour élément binaire

au mot de code CW0 précedent.

Si ces mots concordent, on passe au pas suivant. S'il n'y a pas concordance, on

passe au pas -9-.

Le registre I est augmenté

d'une unité.

Le contenu du registre I est comparé à une valeur de seuil THR. Si I n'a pas atteint cette valeur, on sate au pas -10-. Si I a atteint cette valeur, on saute au

pas -13-.

Le registre I reçoit la va-

leur zéro.

Les valeurs de registre T1, T2...TN sont augmentées Inscription Explication d'une unité ou diminuées d'une unité suivant que la position d'éléments binaires

5 associée b1, b2... bN pos-

sède une première ou une

seconde valeur binaire.

-11-K=m ? 'Si le registre K a atteint une valeur prédéterminée

m, on revient au pas -12-.

Si cela n'est pas le cas,

on passe au pas -4-.

-12- T1, T2..T n? Le contenu des registres est T1 e*TR comparé à une valeur de seuil n. Si tous les registres ont une valeur au moins égale à n. on saute au pas -13-. Si cela n'est pas le cas, on passe au pas

-3-.

-13- CWN Le mot de code établi est extrait par lecture; -14- STP Arrêt Un avantage de la forme d'exécution du procédé

représentée sur la figure 6 comparée à la forme d'exécu-

tion représentée sur la figure 4 est que, dans la première, 8(+2) compteurs seulement doivent 'tre traités tandis que

dans la deuxième, 16(+2) compteurs doivent être traités.

La comparaison de deux blocs de données de N éléments binaires, qui est nécessaire suivant la figure 6 et ne l'est

pas suivant la figure 4 ne constitue par contre qu'un dé-

veloppement peu important parce qu'elle peut consister à examiner si la différence des mots de code des blocs

de données est égale à zéro.

Claims

REVENDICATIONS. 19

1. Procédé pour détecter un message sous la forme d'un mot de code numérique, ce mot de code comportant une

série d'un nombre donné d'éléments binaires et étant com-

pris, à raison de quelques exemplaires enchaînés et con-

sécutifs, dans un flux d'éléments binaires, caractérisé en ce que:

- le flux d'éléments binaires est subdivisé arbitraire-

ment en blocs de données d'un nombre d'éléments binai-

res égal à celui du mot de code;

- l'état d'élément binaire numérique est déterminé et en-

registré pour chaque position d'élément binaire dans le bloc de données; les enregistrements par position sont accumulés dans une multiplicité de blocs de données consécutifs; - la valeur accumulée par position d'élément binaire dans le bloc de données est comparée à une valeur de seuil; lorsque la v.leur de seuil est au moins atteinte pour

chaque position d'élément binaire dans le bloc de don-

nées, le mot de code est détecté à partir de l'état

numérique des valeurs accumulées.

2. Procédé pour détecter un mot de code numérique suivant la revendication 1, caractérisé en ce que le mot de code et le flux d'éléments binaires contiennent des

données binaires.

3. Procédé pour détecter un mot de code numérique suivant la revendication 2, caractérisé en ce que le tndbre de fois qu'un premier état numérique d'un élément binaire

du bloc de données est déterminé, est accumulé par un pre-

3Q mier accumulateur et le nombre de fois qu'un deuxième état numérique d'un élément binaire du bloc de données

est déterminé, est accumulé par un deuxième accumulateur.

4. Procédé suivant la revendication 2, caractérisé en ce qu'un premier état numérique d'un élément binaire

du bloc de données est accumulé, affecté d'un signe posi-

tif, et un deuxième état numérique d'un élément binaire

du bloc de données est accumulé, affecté d'un signe néga-

tif.

5. Procédé suivant la revendication 4, caractéri-

sé en ce qu'un bloc de données est comparé à un bloc de données précédent, - le nombre de fois que des blocs de données successifs sont de manière continue identiques les uns aux autres Q5 est accumulé, - lorsqu'une valeur de seuil est atteinte par la valeur

accumulée, le mot de code est égal au bloc de données.

6. Détecteur de code pour l'exécution du procédé suivant la revendication 1, qui comporte un registre à i0 décalage pourvu d'un certain nombre de sections égal au nombre (N) d'éléments binaires du mot de code, caractérisé en ce que chaque section est pourvue d'une sortie, en ce

que le détecteur de code comporte des moyens pour la sub-

division arbitraire du flux d'éléments binaires en des blocs de données de (N) éléments binaires qui sont amenés à une entrée du registre à décalage, en ce que chacune des sorties des sections est couplée à des moyens de comptage associés servant à déterminer le nombre de fois que, dans

une multiplicité des blocs de données, un même état numé-

rique de l'élément binaire est apparu dans chaque section,

en ce que ce détecteur de code comporte en outre des dis-

positifs à seuil pourvus chacun d'une première entrée destinée à recevoir une valeur de seuil, d'une deuxième entrée connectée aux moyens de comptages associés et d'une sortie pour que dans le cas d'un dépassement de la valeur de seuil de chaque dispositif à seuil, des valeurs de signaux soient disponibles aux sorties des dispositifs

à seuil et forment une représentation du mot de code.

7. Détecteur de code suivant la revendication 6 pour l'exécution du procédé suivant la revendication 3, caractérisé en ce que les moyens de comptage contiennent un premier et un deuxième groupe de N compteurs, #aïe

de chaque groupe étant connecté à une des sections du re-

gistre à décalage,' le premier groupe de compteurs 8==mbimt

le nombre de fois que le premier état numérique d'un élé-

ment binaire du bloc de données est déterminé dans Unrnaoer de blocs de données prédéterminé tandis que le deuxième groupe de compteurs accumule le nombre de fois que l'autre état numérique d'un élément binaire du bloc de données

est déterminé dans le nombre de blocs de données prédé-

terminé.

8. Détecteur de code suivant la revendication 6 pour l'exécution du procédé suivant la revendication 4, caractérisé en ce que les moyens de comptage contiennent un groupe de N compteurs, chaque section du registre à décalage étant connectées au compteur associé et les états de comptage des compteurs étant augmentés d'une unité lors de la détermination du premier état numérique et diminués d'une unité lors de la détermination du deuxième

état numérique du bloc de données.

9. Détecteur de code suivant la revendication 8 pour l'exécution du procédé suivant la revendication 5,

caractérisé en ce qu'il contient un autre registre à dé-

calage pourvu de N sections comportant chacune une sortie, les deux sorties correspondantes des registres à décalage étant connectées à des circuits-portes OU Exclusif pour la détermination de la correspondance entre les éléments linéaires de sections correspondantes, des sorties des

N circuit s-portes OU Exclusif étant connectées à des en-

trées d'un circuit-porte NON ET et une sortie du circuit-

porte NON ET étant nnectée à un organe de comptage pour l'accumulation du nombre de fois que des blocs de données

successifs sont égaux de manière ininterrompue.