JPS6034276B2 - 半導体装置を形成する方法 - Google Patents

半導体装置を形成する方法

Info

Publication number
JPS6034276B2
JPS6034276B2 JP50062592A JP6259275A JPS6034276B2 JP S6034276 B2 JPS6034276 B2 JP S6034276B2 JP 50062592 A JP50062592 A JP 50062592A JP 6259275 A JP6259275 A JP 6259275A JP S6034276 B2 JPS6034276 B2 JP S6034276B2
Authority
JP
Japan
Prior art keywords
region
semiconductor material
metal
regions
recrystallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50062592A
Other languages
English (en)
Other versions
JPS513180A (ja
Inventor
クリシユナ スリンダ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS513180A publication Critical patent/JPS513180A/ja
Publication of JPS6034276B2 publication Critical patent/JPS6034276B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】 この発明は電力半導体装置を形成する方法に関し、特に
該装置の電荷再結合の寿命並びにそのターンオフの制御
に関して、その制御手段を作る方法に関する。
電力半導体整流器並びに電力半導体サィリスタでターン
オフ時間を短縮して、スイッチング時間を損失を少なく
する為、例えば金、白金、銀、銅等のような深いレベル
の不純物が整流器及びサィリスタに導入される。
従来の製造方法ではこの所望の結果を達成するのに、1
回又は2回の拡散方法を用いている。然し、拡散処理は
思う通切こ行かず、その為整流器又はサィリスタを構成
する半導体材料の中の殆んどどこにでも深いレベルの不
純物が導入される。この為、電力整流器及び電力サィリ
スタの漏洩電流が過大になり、その電圧定格並びに温度
定格に悪影響がある。更に、深いレベルの不純物を適当
にドープされた半導体材料の中に導入すると、例えば燐
でドープした領域のような適当にドープされる或る領域
の境界に深いレベルの不純物金属の析出が起り、例えば
棚素でドープした領域のような他の適当にドープされた
領域に空乏状態を生ずる傾向がある。この析出物は境界
で過大な漏洩が起る原因になる。従って、この発明の特
徴は、従来の半導体装置の欠点を克服した電力整流器及
び電力サィリスタのような改良された半導体装置を提供
することである。
この発明の実施例では、向い合う2つの主面を持つ半導
体材料の本体から成る新規で改良された半導体装置が提
供される。
向い合う2つの主面は夫々本体の上面及び下面である。
本体は反対の導電型を持つ相接する少なくとも2つの領
域を有する。一方の領域は上面と同長の面を持ち、他方
の領域は本体の下面と同長の面を持つ。反対の導電型を
持つ各対の領域の相接する面によってPN接合が形成さ
れる。各々のPN接合はその一部分が上面並びに下面の
両方に対して略平行である。本体の再結晶半導体材料か
ら成る少なくとも1つの指向性凝固領域を本体の中に形
成し、向い合う2つの主面の内の一方から予定の距離だ
け本体の中に入れ込むようにする。指向性凝固領域の材
料は、例えば金、白金、銀、鋼等のような深いレベルの
不純物でドープされ、本体の内部の自由担体に対する再
結合中心となる。再結晶領域は本体全体を通抜けてもよ
く、全てのPN接合を横切ってもよいし、或いは存在す
るPN接合の内の選ばれたものだけを横切っていてもよ
い。1つ又は更に多くの指向性凝固領域を作るのに、結
晶面配向が(111)または(100)の面に温度勾配
帯城溶融法を実施することにより、所望の効果が得られ
た。
こうして作られた1つ又は更に多くの再結晶領域の材料
は、深いレベルの不純物を固溶解度で持っている本体の
再結晶半導体材料である。第1図には選ばれた比抵抗並
びに第1の導電型を持つ半導体材料の本体10が示され
ている。
本体10Gま夫々上面並びに下面となる向い合う2つの
主面12,14を持っている。本体10を構成する半導
体材料はシリコン、ゲルマニウム、炭化珪素、磁化ガリ
ウム、0族元素と町族元素との化合物、及びm族元素と
V族元素との化合物であってよい。例えばヱピタキシャ
ル成長、拡散、拡散とェピタキシヤル成長の組合せ等の
ような従来周知の方法に従って本体10を処理し、電力
整流器、ェミツタを短絡してもしなくつてもよいが電力
サィリスタ、電力2方向スイッチ等を作る。このような
電力装置を作ることは、周知であって、この発明の一部
を構成するものではない。この発明を更に詳しく説明す
る為、半導体材料の本体10をシリコンであるとし、従
来の方法に従って、P型の導電型を持つ第1の領域16
、N型の導電型を持つ第2の領域18及びN+の導電型
を持つ第3の領域20を持つ電力整流器のような電力装
置を作る。反対の導電型を持つ領域16,18の相接す
る面によってPN接合22が形成される。電力装置の種
々の導電型の領域を作った後、本体10を機械的に研磨
し、化学的に食刻してきずのついた面を取去り、脱イオ
ン水で洗総し、空気中で乾かす。耐酸性マスク24を本
体10の表面の上に配置する。マスク24は、周知の方
法で表面上に熱的に成長させ又は気相沈積した酸化珪素
であることが好ましい。周知の写真製版法を用いて、例
えばコダックのメタル・エッチ・レジストのようなフオ
トレジスト材料の層26を酸化珪素層26の面27の上
に沈積する。層26の材料は、約80qoの温度で焼く
ことによって乾かす。例えばドットの配列、同心円の配
列又は同心形状の配列のような1つ又は更に多くの幾何
学的な形状を限定する適当なマスクをフオトレジスト層
26の上におき、紫外線に露出する。露出後、フオトレ
ジスト層26をキシレン(Xylene)で洗ってマス
ク26に窓28を開け、酸化珪素層を選択的に食刻して
、酸化物層24の窓30内にある本体10の面12の選
ばれた表面区域を露出することが出来るようにする。好
ましい幾何学的な形状は、主に電力整流器の中心領域に
制限されたドットの配列である。
装置内部に於ける深いレベルのトラップの効率を最大に
する為、少数担体制御用不純物金属の各々の指向性凝固
領域の断面積を出来るだけ小さくし、装置の単位寸法内
にあるこう云う領域の数を最大することが望ましい。各
々の領域は少なくとも1種類の深いレベルの不純物金属
を園溶解度で持っている本体10の再結晶半導体材料で
構成される。各々のドットを10ミクロン以下、相互の
中心間間隔を15ミクロン以下にすぬのが好ましいこと
が判った。この配置にすると、各領域が互いに1拡散長
以上離れないと云う望ましい条件が充たされる。拡散長
とは、少数担体が発生されて再結合するまで拡散する平
均距離である。
担体の濃度が低い時、これは1個の少数担体が再結合が
起るまでに移動するとみられる距離でもある。担体注入
レベルが高い時、存在する両極性又は2種担体に対する
拡散長は、2種類の担体が再結合が起るまでに移動する
と孝えられる距離である。上に述べたような配置にする
と、整流器の外側円板が、深いレベルのトラップがない
状態に保たれた緑まで約1拡散長又はそれ以上の距離を
持つ。この為、PN接合22の緑に於ける表面並びにバ
ルクの漏洩がこ)で実施する方法の為に増加することは
ない。こう云う好ましい実施例では、電力整流器が、従
来の方法で作られたものに較べて電圧及び温度定格が一
層高くなり、スイッチングの遠い電力装置となる。サィ
リスタでは、ゲート及び増幅ゲート領域は、性能の条件
並びに設計のかね合いに応じて、再結合箇所を導入して
もしなくてもよい。緩衝フッ化水素酸溶液(NH4F一
日F)を用いて酸化珪素層24の選択的な食刻を行なう
。フオトレジスト・マスク26の窓28に対応する第2
組の窓30が酸化珪素層24に開けられて、本体10の
面12の選ばれた一部分を露出するまで、食刻を続ける
。処理すみの本体10を脱イオン水で洗浴して乾かす。
フオトレジスト・マスク26の残りの部分は、180o
oの濃硫酸に浸糟することにより、又は1部の過酸化水
素及び1部の濃硫酸との溶液に混合した直後に浸糟する
ことによって取去る。第2図について説明すると、混合
酸溶液を用いて本体10の露出した表面区域の選択的な
食刻が行なわれる。
混合酸溶液は10容積部の70%硝酸と、4容積部の1
00%酢酸と、1容積部の48%フッ化水素酸とで構成
される。20乃至30℃の温度で、混合酸溶液が本体1
0のシリコンを約5ミクロン/分の速度で選択的に食刻
する。
酸化物層24の各々の窓30の下方で本体の面内に凹み
32が食刻される。選択的な食刻は、凹み32の深さが
、移動させる領域の一様な断面が得られる位の量の金属
を導入するのに十分になるまで続けられる。2500の
温度で約5分間食刻すると、窓30の対し深さ25乃至
30ミクロンの凹み32が得られる。
食刻した本体10を蒸溜水で洗濃し、風で乾かす。例え
ばフレオン、アルゴン等のようなガスが、処理ずみの本
体10を乾かすのに適している。処理ずみの本体10を
金属蒸発室内に配置する。
例えば金、白金、銀等のような深いレベルの不純物金属
の層34を酸化珪素層24の残っている部分の上並びに
凹み32内の露出したシリコンの上に沈糠することによ
り、面12の選ばれた表面区域上に形成する。凹み32
内にある深いレベルの不純物金属が、電力装置に於ける
寿命を所望の通り空間的に制御する為に、電力装置の本
体10の中に熱移動させるようにする金属の滴である。
寿命を空間的に制御する為、装置の内部に残す深いレベ
ルの不純物金属の濃度を制御したい場合、層34の金属
は、例えば錫のような材料で構成することも出来る。層
34の厚さは凹み32の深さと大体等しく、今の場合、
この厚さは10ミクロンであることが好ましい。凹み3
2内にある金属の滴(1つ又は複数)をシリコンの本体
10の中に移動させる前、過剰の金属を600グリット
のカーバィド紙で研削するとか、或いは選択的な化学的
な食刻のような適当な手段により、酸化珪素層から層3
4の過剰の金属を取去る。深いレベルの不純物金属の層
を蒸着するのは約5×10‐5トルの圧力で行なうべき
であることが判った。
この圧力5×10‐5トルより高いと、金属を凹み32
の中に次積した場合、金属がシリコンの中に浸透して本
体の中を移動するようにならないことが判った。シリコ
ン材料の上に薄い酸化物層が形成され、それがシリコン
中の金属層の相接する面を良好にぬらす妨げにもなるも
のと孝えられる。熱移動に必要な深いレベルの不純物金
属とシリコンとの初期溶融物が得られない。これは金の
原子等がシリコンの界面中に拡散することが出来ないか
らである。同様に、スパッタリングによって深いレベル
の不純物金属を沈積するのは、この方法では酸素が入り
、次積される金属がこの酸素で飽和すると思われるので
、望ましくない。シリコン本体の上に深いレベルの不純
物金属を沈積する好ましい方法は、沈積される金属中に
トラツプされる酸素があるとしても、ごく僅かである電
子ビーム法等である。次に第3図について説明すると、
処理ずみの本体10が図に示していない熱移動装置の中
に配置され、温度勾配帯域溶融法により、凹み32内の
金属の満が本体10の中に予定の距離だけ移動させられ
、少なくとも深いレベルの不純物金属が固溶解度で入っ
ている本体10の再結晶材料から成る領域36を形成す
る。
高温面である下面14を低温面である上面12との間に
約50oo/肌の温度勾配を使うのが、400乃至13
5000の本体1 0の平均温度にとって適当であるこ
とが判った。この方法は、金属の満を本体10の中に予
定の距離だけ移動させるのに十分な長さの時間の間実施
される。例えば、各々の金属の満が約20ミクロンの厚
さであって、温度勾配が5000/伽、本体10の温度
が45000である時、そう云う形にするものとして、
滴を厚さ約1ミリのシリコン本体を通り抜けるように移
動させるのに、大体2独特間未満の炉時間しか必要とし
ない。面12から本体10の中へ予定の距離まで達した
時、温度勾配を逆転する。
この時、金属の満は大体同じ移動軸線又は結晶軸に沿っ
て移動し、面12に達する。研削又は選択的な化学的な
食刻により、過剰の金属を取去る。この結果得られた構
造は、深いレベルの不純物がPN接合22の注入効率に
影響すると云う点が望ましい。この為、領域36がPN
接合22から予定の距離の所で終端する時、こうして得
られた電力整流器はPN接合の注入効率がすぐれている
。同時に、耐高温性としてPN接合に於ける電流の漏洩
が最小になる。この為装置は、動作中、ターンオフ時間
並びに耐高温性がすぐれる。金属の滴は本体10の中で
凝固されてはならない。本体10の内部で滴が凝固する
と、著しい内部応力が起る原因になることがあり、材料
の破損さえ起ることがあって、本体10の物理的な特性
を悪影響を持つ。処理された本体10が完全に破損する
ことさえある。本体10がシリコン、ゲルマニウム、炭
化珪素、枇化ガリウム等の半導体材料である時、移動す
る金属の滴には、最終的に得られた再結晶領域36が移
動する滴と同じ断面形になるようにする好まさし、形が
ある。
熱移動が<111>の結晶軸方向である時、滴は(11
1)面内にある3角形の板として移動する。板の辺が(
112)面によって限定される。1辺0.10センチよ
り大きい満は不安定であって、移動中に幾つかの滴に分
断する。
0.0010センチより小さい滴は、表面障壁の問題が
ある為、本体10の中に移動しないことがある。
滴の移動速度と加えられる温度勾配との比は、滴の熱移
動が行なわれる温度の関数である。1050乃至140
0qo程度の高い温度では、温度上昇と共に満の移動速
度が急速に増加する。
アルミニウム及びシリコンで構成されるような金属の満
に対しては、10伽/日又は1.2×10‐4仇/秒の
速度を達成し得る。満の移動速度は満の容積の影響も受
ける。
滴の容積が小さくなると、満の移動速度が低下する。滴
は<100>結晶方向に、前側の4つの(111)面並
びに後側の(100)面によって限定されたピラミッド
として熱移動する。温度勾配並びに移動速度を注意深く
制御することわ必要である。そうしないと、領域に擦れ
やこふくが出来ることがある。前側の4つの(111)
面が必ずしも一様な速度で溶解しないと云う点で、これ
らの面の溶解は一様でないと思われる。前側の4つの(
111)面の溶解が一様でないことにより、満の正規の
ピラミッド形が台形に歪むことがある。半導体材料の本
体が厚さ10ミル程度の薄いウェーハである場合、滴の
熱移動は正圧の下で不活性ガス雰囲気内で実施すること
が出来ることが判った。
この代りに、第3図の装置程に要求される動作特性が厳
しくない場合、第4図に示すような適本体10全体にわ
たって移動させ、電力整流器を作ることが出来る。
温度勾配帯域溶融法が完了したら、本体10の途中まで
又は全体を移動して夫々の面12,14に達した金属の
瓶を選択的な食刻又は研削によって取去る。
本体の凹み32内にあった金属の滴を熱移動させること
により、本体101こは、満を構成する溶解金属を持つ
本体10の再結晶半導体材料から成る柱状領域36の配
列が出来る。各々の領域36は、指向性をもつて凝固し
た柱状領域36の全体にわたり夫々の不純物金属を略一
定の一様な濃度レベルで持っている。こ)で実施する方
法の性質の為、濃度に若干の変化が起る。材料の組成の
変化は使う材料の関連した相図から直ぐ判る。然し、そ
の変化はごく僅かで問題にならない。領域36の幅は全
長にわたって略一定である。領域36の夫々の端面が本
体10の上面及び下面12,14と夫々同一平面にある
。本体10の残りの材料が領域36を取囲み、指向性を
もって凝固した再結晶領域36の配列が占める容積の外
側にある本体10の残りの部分で構成される。半導体本
体10は、酸化物層24及び凹み32の残っている部分
を機械的な研削並びに研磨によって取去り、第4図の装
置に対して第5図に示すように、処理された本体10を
作る‐ように更に処理される。この場合、上面及び下面
は滑らかで研磨されていて、平面状であり、互いに略平
行である。この後、電極38,40を装置の上面及び下
面に夫々導電性を持つように固着することにより、電力
装置が完成される。こうして完成された装置は従来の装
置よりターンオフ特性及び温度特性がすぐれている。
複数個の柱状領域は、装置の少数担体の寿命を制御する
すぐれた手段となる。こ)で実施した温度勾配帯城溶融
法により、装置の最も高温の領域、即ち、電流密度が最
大であって装置の自由電荷密度が最大である領域の全体
にわたり、柱状領域を分布させることが出来る。この為
、この発明の装置は従来の装置に較べて、すぐれたター
ンオフ時間を持つと共に表面漏洩の点でも改善されてい
る。この発明の装置は従来の装置に較べて改善された電
圧及び温度定格を有する。この発明の方法によって少数
担体の寿命を制御する材料を導入したことにより、例え
ば燐を拡散した領域のような拡散領域の境界にいづれか
の材料が析出して、例えば棚素を拡散した領域のような
他の領域を空乏状態にすることは実質的にない。柱状領
域の配列は、各領域が互いに1拡散長未満の距離しか離
れないような配列になるように設計する。
こ)で云う拡散長が明細書の冒頭に述べたものであるこ
とを繰返しておきたい。柱状領域の間にある自由担体は
再結晶領域の強い再結合中心へ非常に急速に移動するこ
とが出来る。従って、柱状領域の配列が実質的には一様
にドープまれた領域として作用する。深いレベルの不純
物の再結晶領域の柱状の配置並びにそれを作る方法は、
互いに隣接したPN接合、特に装置のベース幅を限定す
るPN接合が好ましくは40ミクロン程度又はそれ以上
隔たっている半導体装置に於ける少数坦体の寿命を制御
する為に適応自在である。
この間隔が好ましいとするのは、本体の中を熱移動する
合金の満が、前端で本体の材料を溶解し、滴の同じ端に
沈積するからである。この為、PN接合を横切って熱移
動が起ると、滴が横切ったPN接合の部分は、熱移動と
同じ方向に、満の長さまでの距離だけ変位する。瓶が長
さ10ミクロン程度又はそれ以化であることが好ましく
、PN接合は約10ミクロン又はそれ以下まで変位され
ることが出来る。この為、第5図の装置のPN接合22
の内、変位した部分を点線22′で示してある。PN接
合のこの変位は、電力定格に正常の電力定格の±10%
の許容公差が与えられるような大面積の電力装置では許
容し得る。第6図はこの発明に従って作られた半導体制
御整流器110が示されている。装置11川ま第1のレ
ベルの少数担体の寿命を持つ本体112と、向い合って
いて互いに略平行である上面及び下面114,116と
を有する。交互に反対の電導型を持つ4つの領域118
,120,122,124が本体112の中に形成され
る。夫々反対の導電型の対の領域118と120,12
0と122、並びに122と124の相接する面により
、PN接合126,128,130が形成される。本体
112の中に柱状領域132の配列が配置される。各々
の領域132は上面及び下面114,116に対して略
垂直であって、互いに略平行である。各々の領域132
は前に述べた第1図乃至第4図の装置の領域36と同様
に形成され、同じ材料の組成及び結晶構造を持ち、装置
110に於ける少数担体の寿命のレベルを制御する。領
域132の相互の間隔並びに装置110の外周からの間
隔も、第1図乃至第4図の装置について前に説明した通
りである。電気接点134,136,138が夫々の領
域118及び132と、I20と、124とに固着され
、それらと導電性を持ち、適当にバイヤスされた時に装
置110が半導体制御スイッチとして作用し得るように
する。この代りに、必要に応じて第7図に示すように、
下面116から本体の中に予定の距離だけ熱移動させる
ことにより、柱状領域132の配列を作ることが出来る
。領域132がPN接合130を横切り、領域122に
入り込むが、PN接合128より手前で終端している。
装置140の動作上の作用並びに利点は第3図の装置に
ついて前に説明した通りである。特に領域122及12
4が大きな幅を持つことが多いことに注意されたい。こ
の為、領域132を形成する際、PN接合130が変位
しても、装置の性能に対する影響は殆んと問題にらない
。第8図にはスイッチ110の別の実施例として半導体
制御整流器150が示されている。
スイッチ110と同じ参照数字で表わされた部分は、同
じであり、作用も同じである。スイッチ15川ま基本的
にェミッタ短絡形式であって、電気接点152が領域1
18,120‘こ同時に固着され、それらと導電性を持
つ。柱状領域132の配列が、配列が装150の短絡ェ
ミッタ領域内に配置されないような形で配置されている
ことに注意されたい。第9図にはスイッチ110,15
0の別の実施例として2方向スイッチ210が示されて
いる。スイッチ110,150と同じ参照数字で表わさ
れた部分は前述のものと同じであって、作用も同じであ
る。このスイッチ210が他のスイッチ110,150
と違うのは、電気接点212が領域122,124に同
時に固着されてそれらと導電性を持ち、装置を2方向ス
イッチにするのに必要な第2の短絡ェミッ夕を作ってい
ることである。
【図面の簡単な説明】
第1図乃至第5図はこの発明に従って処理される単結晶
半導体材料の本体の側面断面図、第6図はこの発明に従
って作られた半導体装置の側断面図、第7図は第6図の
装置の別の実施例の側面断面図、第8図及び第9図はこ
の発明に従って作られた他の半導体装置の側面断面図で
ある。 主な符号の説明、10:半導体材料の本体、12,14
:主面、16:P型領域、18:N型領域、20:N+
型領域、22:PN接合、36:再結晶領域。 第1図 第2図 第9図 第3図 第4図 第5図 第6図 第7図 第8図

Claims (1)

    【特許請求の範囲】
  1. 1 (イ)予定の導電型、予定の比抵抗レベル、予定の
    第1のレベルの寿命、それぞれ上面並びに下面となる向
    い合う2つの主面、該本体の材料の所望の第1結晶軸と
    略平行に整列した垂直軸を有し、上記上面および下面の
    少なくとも一方が(111)及び(100)からなる群
    から選ばれたものの1つである所望の結晶面配向を有す
    る単結晶半導体材料の本体を用意し、(ロ)上記本体内
    に交互に反対導電型である少なくとも2つの相接する領
    域が上記本体の上面と同一平面にある面、他方の領域が
    上記本体の下面と同一平面にある面を持ち、PN接合が
    反対導電型の相接する領域の各対の材料の同長の面によ
    つて形成され、前記PN接合のうち1つの少なくとも一
    部分が上記2つの向い合う主面に平行であるように形成
    し、(ハ)各領域の金属に富んだ半導体材料の溶融を前
    記本体の所望の第1結晶軸および垂直軸に略平行に整合
    した温度勾配に沿つて予定の高温で温度勾配帯域溶融法
    により領域中を移動させて前記本体内の原位置に再結晶
    半導体材料の少なくとも1つの領域を形成し、該再結晶
    半導体材料の領域は移動させる前記予定の高温で半導体
    材料の金属の固定角度の限界によつて決まる予定のレベ
    ルの溶融の金属濃度を有し、該金属は該領域全体にわた
    つて略均一に分布され、かつ該金属は少なくとも1種の
    深いレベルの不純物材料を含んでいて前記再結晶材料領
    域に予定の第2レベルの寿命を与え、前記本体材料内に
    発生した自由担体に対する再結合中心を与えるようにし
    、このようにして、各々の再結晶半導体材料領域は向い
    合う2つの主面の1つと同一平面にある少なくとも1つ
    の端面を有し、該領域は該端面から前記本体中に予定の
    距離だけ伸びて、1つの領域全部と二つ目の領域の少な
    くとも一部を横切り、前記2つの領域の間に形成されて
    いて前記向い合う主面に平行な少なくとも1つのPN接
    合の前記一部分と交差するようにする、ことからなる半
    導体装置を形成する方法。
JP50062592A 1974-05-28 1975-05-27 半導体装置を形成する方法 Expired JPS6034276B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US05/474,035 US3988771A (en) 1974-05-28 1974-05-28 Spatial control of lifetime in semiconductor device
US474035 1999-12-28

Publications (2)

Publication Number Publication Date
JPS513180A JPS513180A (ja) 1976-01-12
JPS6034276B2 true JPS6034276B2 (ja) 1985-08-07

Family

ID=23881938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50062592A Expired JPS6034276B2 (ja) 1974-05-28 1975-05-27 半導体装置を形成する方法

Country Status (6)

Country Link
US (1) US3988771A (ja)
JP (1) JPS6034276B2 (ja)
CA (1) CA1032661A (ja)
DE (1) DE2523307C2 (ja)
FR (1) FR2275887A1 (ja)
GB (1) GB1511012A (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2625856C3 (de) * 1976-06-09 1980-04-17 Siemens Ag, 1000 Berlin Und 8000 Muenchen Halbleiterbauelement
JPS59114660A (ja) * 1982-12-21 1984-07-02 Casio Comput Co Ltd フイ−ルド選択読取り方式
JPS60220971A (ja) * 1984-04-17 1985-11-05 Mitsubishi Electric Corp ゲ−トタ−ンオフサイリスタ及びその製造方法
GB2171555A (en) * 1985-02-20 1986-08-28 Philips Electronic Associated Bipolar semiconductor device with implanted recombination region
US6274892B1 (en) * 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding
EP1026754B1 (en) * 1998-06-01 2011-03-30 Mitsubishi Denki Kabushiki Kaisha Diode
JP4653273B2 (ja) * 1999-11-05 2011-03-16 富士電機システムズ株式会社 半導体装置、および、その製造方法
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
US20050121691A1 (en) * 2003-12-05 2005-06-09 Jean-Luc Morand Active semiconductor component with a reduced surface area
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8513722B2 (en) 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US9646869B2 (en) 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) * 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
US9224738B1 (en) 2014-08-18 2015-12-29 Micron Technology, Inc. Methods of forming an array of gated devices
US9209187B1 (en) 2014-08-18 2015-12-08 Micron Technology, Inc. Methods of forming an array of gated devices
US9673054B2 (en) 2014-08-18 2017-06-06 Micron Technology, Inc. Array of gated devices and methods of forming an array of gated devices
CN110828548A (zh) * 2019-10-25 2020-02-21 深圳市德芯半导体技术有限公司 一种可控硅器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503790A (ja) * 1973-05-15 1975-01-16

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2813048A (en) * 1954-06-24 1957-11-12 Bell Telephone Labor Inc Temperature gradient zone-melting
DE1489087B1 (de) * 1964-10-24 1970-09-03 Licentia Gmbh Halbleiterbauelement mit verbessertem Frequenzverhalten und Verfahren zum Herstellen
FR1537360A (fr) * 1966-09-19 1968-08-23 Westinghouse Electric Corp Procédé pour faire diffuser l'or dans un matériau semi-conducteur
GB1197205A (en) * 1966-12-13 1970-07-01 Matsushita Electrical Ind Comp Method of Making a Semiconductor Switching Element
DE1614410B2 (de) * 1967-01-25 1973-12-13 Siemens Ag, 1000 Berlin U. 8000 Muenchen Halbleiterbauelement
GB1196576A (en) * 1968-03-06 1970-07-01 Westinghouse Electric Corp High Current Gate Controlled Switches
DE1942838A1 (de) * 1968-08-24 1970-02-26 Sony Corp Verfahren zur Herstellung integrierter Schaltungen
GB1214180A (en) * 1968-08-30 1970-12-02 Westinghouse Brake & Signal Semiconductor devices
US3727116A (en) * 1970-05-05 1973-04-10 Rca Corp Integral thyristor-rectifier device
GB1327204A (en) * 1972-01-24 1973-08-15 Ass Elect Ind Semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503790A (ja) * 1973-05-15 1975-01-16

Also Published As

Publication number Publication date
FR2275887B1 (ja) 1982-10-15
FR2275887A1 (fr) 1976-01-16
CA1032661A (en) 1978-06-06
JPS513180A (ja) 1976-01-12
DE2523307A1 (de) 1975-12-11
GB1511012A (en) 1978-05-17
US3988771A (en) 1976-10-26
DE2523307C2 (de) 1984-12-20

Similar Documents

Publication Publication Date Title
JPS6034276B2 (ja) 半導体装置を形成する方法
US3936319A (en) Solar cell
US3196058A (en) Method of making semiconductor devices
US4450467A (en) Gate turn-off thyristor with selective anode penetrating shorts
US3518506A (en) Semiconductor device with contact metallurgy thereon,and method for making same
US3988764A (en) Deep diode solid state inductor coil
US3901736A (en) Method of making deep diode devices
US3988762A (en) Minority carrier isolation barriers for semiconductor devices
US3913217A (en) Method of producing a semiconductor device
US4151011A (en) Process of producing semiconductor thermally sensitive switching element by selective implantation of inert ions in thyristor structure
US3513367A (en) High current gate controlled switches
US3988766A (en) Multiple P-N junction formation with an alloy droplet
US3988760A (en) Deep diode bilateral semiconductor switch
US3988772A (en) Current isolation means for integrated power devices
US4040171A (en) Deep diode zeners
US4006040A (en) Semiconductor device manufacture
US4159215A (en) Droplet migration doping using reactive carriers and dopants
EP0288681A1 (en) Heterojunction bipolar transistor
US4031607A (en) Minority carrier isolation barriers for semiconductor devices
US4032364A (en) Deep diode silicon controlled rectifier
EP0127814B1 (en) Process for forming a narrow mesa on a substrate and process for making a self-aligned gate field effect transistor
US4224594A (en) Deep diode magnetoresistor
US3995309A (en) Isolation junctions for semiconductor devices
US3972741A (en) Multiple p-n junction formation with an alloy droplet
US3988768A (en) Deep diode silicon controlled rectifier