JPS6034117B2 - 高周波数２方向走査回路 - Google Patents

Description

【発明の詳細な説明】 本発明は陰極線管表示回路に関し、特に陰極線管表示回
路の水平駆動に用いられる高周波数２方向走査回路に関
する従来のテレビジョンモニタは１郎ＨＺの水平駆動周
波数で動作する。

従来の高速モニ夕は約２山ＭＨＺのビデオ駆動周波数で
動作する。これまで、動作周波数を高くすれば分解能に
改善の生じるであろうことは常識となっている。これに
沿ったものとして米国特許第３，８７８，５３２号‘こ
開示される高周波アナログーディジタル変換装置があり
、これは開ロターゲット部材を有する陰極線管と共に使
用される。周波数レスポンスを変えて解像度を高めるた
めの他の方法としては米国特許第３，７５０，１３３号
に開示されるものであって、これは水平よりむしろ垂直
の掃引を高速とするように９０ｏ陰極線管の偏向ヨーク
を回転させる方法を与えるものである。上記のような周
波数を漸増するものはそれに応じた解像度の改善を与え
るものではあるが、表示回路装置全体における周波数レ
スポンスの総合的相互作用は集積回路を用いては試みら
れておらず、個々の回路パラメータに対する選ばれた改
善は陰極線管表示装置の総合解像度に大幅な改善をもた
らしていない。

本発明は水平駆動動作周波数を４倍というような高い値
にしうる陰極線管表示回路を提供せんとするものである
。

図示実施例のものではビデオ駆動の動作周波数も１ぴ割
こ増すことができる。これら回路を用いれば、水平駆動
は約５皿ＨＺで動作出来、ビデオ駆動は２００ＭＨＺで
動作出来る。垂直駆動回路についての相補的な設計変更
もこ）に開示する。高周波ビデオ駆動信号は所望の高周
波レスポンスを与える回路設計における個々の要素に結
合したェミッタ結合論理回路（ＥＣＬ）を用いることに
より達成される。

ＥＣＬ差動増幅器ドライバがラスト走査ビデオ入力信号
用の高周波受信器として使用される。高周波入力信号は
次に、並列接続されそして夫々が２トランジスタ電流モ
ードスィッチに接続する２個のＥＣＬドライバーにより
高速電流信号に変換される。この電流モードスイッチ内
のトランジスタの１個とカスケード接続した第３のトラ
ンジスタにより高周波電圧出力信号が発生される。その
出力信号は出力トランジスタの保護のために厳密に減衰
されてダィオード‘こよりクランプされる。この回路内
に生じる電力の分散のための手段も設けられる。高周波
水平駆動回路も２方向走査回路をつくるべく高速要素を
使用する。

２個のトランジスタが管の水平ヨークに接続されて掃引
とＩＪトレースを行わせる。

通常動作中はこの掃引トランジス外まオンである。タイ
ミング要素がリトレース同期パルスの受け入れ後にリト
レースの期間を受け入れ、タイミングをとりそして製御
するために設けられる。第１タイミング装置は第１タイ
ミングインターバルを確立する。第１タイミング装置は
この掃引トランジスタを制御しそしてそれをリトレース
中オフにする電子スイッチ回路に接続する。リトレース
同期パルスもこのリトレーストランジスタをオンにして
リトレース走査を生じさせる。これはリトレースタィマ
を有する第２回路装置により行われる。このタイマは掃
引トランジスタがオフになる期間であって第１時間イン
ターバル後の有限の時間においてはじまり第１時間イン
ターバルの終了前に終了する時間インターバルより幅の
狭いリトレ−ス用の時間インターバルを発生する。電子
スイッチ回路がこのリトレースタイマに接続してリトレ
ーストランジス夕を制御する。水平駆動回路により発生
される電圧は電圧マルチプラィヤでも用いられて管の第
１アノード用の１．１ＫＶの加速電位を与える。

適当な制御により発生される電圧が管の輝度格子に対す
る可変電圧源として使用される。こ）に示す垂直駆動回
路も固体設計を利用する。

電圧斜波発生器が管の表面により非直線性の補償のため
の固体整形回路と共に垂直トレース波形用に用いられる
。整形された波形および電圧斜波は演算増幅器の加算点
に接続されて垂直ヨーク用の出力信号を発生する。垂直
駆動回路の部分である回路が垂直リトレース用に用いら
れる。ゼロクロスオーバ回路もダイナミックフオーカス
回路と共に開示される。このダイナミックフオーカス回
路は垂直駆動回路からの管のフオーカス格子に接続され
る。すなわち垂直軸が本発明の実施例では長手軸となっ
ているためである。水平または垂直信号の損失が検出さ
れる場合の輝度格子からの信号の除去のための保護回路
も開示される。

極めて高い動作周波数が高速固体要素を用いた集積回路
としてのェミッタ結合論理回路（ＥＣＬ）を利用して達
成される。

これにより、ビデオ駆動回路が約２００ＭＨＺで動作出
来るようになりそして２〜５ナノ砂の範囲内でその回路
におけるパルスの立上り、上下りを生じさせる。同様に
、こ）に示す水平駆動回路は５０ＫＨＺの水平駆動回路
動作を可能にする２方向走査設計における高速要素を利
用する。図示の回路の夫々についての改良を述べるが好
適な実施例はこれらのすべての改良点を粗合せて利用し
て高解像度表示をつくり出すのである。従来のＭＯＳ文
字発生器の代りに、こ）に示すビデオ駆動装置への入力
はより高速の文字発生器（図示せず）を必要とする。

これには高速ＰＲＯＭ（７４Ｓ７４１）を使用出来る。
７×９ドットマトリクスを発生するに充分な特別設計の
高速ＴＴＬＲＯＭも満足なものであることがわかった。

この高速文字発生器の出力はＥＣＬシフトレジス夕（図
示せず）により所望の動作周波数をもつラスタ走査ビデ
オ入力信号に変換される。以降に詳述する回路は高解像
度管と共に使用するとよい。

こ）に示す回路設計はイリノイ州シカゴのクリントンエ
レクトロニクス（ＣｌｉｎｔｏｎＥ１ｅｃｔｒｏｎｉｃ
ｓ）により製造されている高解像、１１０ｏ、１５イン
チ管に使用するとよい。陰極線管表示回路に対し、その
水平騒動回路の部分のみについて本願に示されるものを
用いても優れた効果が得られるのであるが、陰極線管表
示回路全体との関連も明らかな方が理解しやすいので、
陰極線管表示回路全体を順に説明する。

ビデオ駆動回路第ｌｄ図に示すように、ＦＣＬシフトレ
ジスタからのビデオ入力ピン５と６に加えられる。

各入力ライン１８，２０は抵抗２２，２３で、ッェナダ
ィオード２６でつくられる員電源に接続しており、この
電源は小さいバイパスコンデンサ２８で接地される。抵
抗はライン内での反射をなくすために高速論理回路では
常識的なように入力への結線のインピーダンスと整合す
るように選ばれる。入力ライン１８，２０１ま終橋抵抗
２２，２３が分流出来ない雑音または反射の共通モード
排除用に受信器とに動作するＥＣＬ増幅器３１に接続す
る。ＥＣＬ増幅器３１の出力３３，３４は抵抗３５，３
６で終端されそして、並列となった一対のＥＣＬ差敷ド
ライバ３７，３８に接続する。２個のドライバ３７，３
８はこの回路の動作用の充分な電流を与えそしてこの回
路のより高い動作速度をもたらすために用いられる。

ドライバ３７，３８の出力４４，４３および４５，４６
は不飽和高速電流モードスイッチを形成する差動増幅器
として接続した２個のトランジスタ５１，５３に接続す
る。

トランジスタ５１，５３は動作電流レベルで高いバンド
幅を有するように選ばれる。トランジスタ５１，５３の
ェミツタは一緒とされて抵抗５８，５９を通じて電圧源
に接続して電流源をつくる。トランジスタ５１と５３の
一方、５１のコレクタ６１は接地される。トランジスタ
５３はトランジスタ６３に対してカスケード接続され、
トランジスタ５３については比較的低い動作電圧をそし
てトランジスタ６３により高い可変電圧に変換される比
較的高い動作電流を与えるべくシングルェンデッド電圧
駆動装置を形成する。トランジスタ５３と６３の間のコ
レクターエミッタ回路６６において抵抗６８が正バイア
スに接続されておりこのバイアスはトランジスタ５３が
オフのときトランジスタ６３が逆バイアスされ漏洩のな
いようにする。

２個の高電圧、高速回復クランプダイオード６８，６９
がトランジスタ６３のコレクタに接続してトランジスタ
６３が飽和しないようにする。

１〜３ナノ秒近辺の回復時間を有するとよいダイオード
６８，６９は４０ボルト近辺の電圧に耐えることが出来
、そして２００ミリアンベアまでのサージ電流を処理出
来る。

この形式の市販のダイオードクランプはモトローラのＭ
ＳＤ７０００である。所望の高周波ビデオビームを動作
させるに充分な電力を得るために、コレクタからのトラ
ンジスタ６３の出力は高電力低抵抗値の抵抗群７８一８
２により定電圧源に接続される。

これら抵抗はィンダクタンスおよび容量の効果をなくす
ために、巻線抵抗よりも高電力炭素抵抗の方がよい。小
さなィンダクタ８６が設けられてビデオ駆動回路内の、
管およびトランジスタ６３とダイオード６８，６９を含
む他の回路要素に寄与する容量を含む残留容量の補償を
行う。抵抗８８はィンダクタ８６と回路の容量との相互
作用により生じる振動を減衰するためにィンダクタ８６
にまたがって接続されており、そしてこの回路はコンデ
ンサ９２により接地されて同調回路をつくる。この同調
回路はビデオ駆動信号が動作中のオーバシュートを防止
するに充分な減衰されるように厳しく減衰されダイオー
ドでクランプされる。水平駆動回路 所望の高周波で動作するために、水平駆動回路は従来の
フラクバック技術では動作しない。

その代りにトレースは両方向に駆動される。またラスタ
表示に用いられる同調発振器を用いるよりも本質的に線
形の回路をつくった。これは従来の表示装置に共通の修
正装置を不要にする。その正常な状態において掃引モー
ドとなるこの水平駆動回路はピン１に加えられるリトレ
ース用の水平同期パルスに応答する。

ピン２は接地される。ビデオ回路におけるごとく、一対
の終端抵抗１０３，１０４がこの入力に接続する。パル
スはリトレースが必要となる前の短い時間に加えられる
のであり、この時間インターバルは１〜２マイクロ秒程
度である。このパルスはポテンショメータ１１川こより
この回路の動作に対し正確なタイミングを与えるように
調整出来るワンショットタイマ１０６に加えられる。こ
のワンシヨツトタイマは好適には０．５マイクロ秒の公
称値を有し、これはポテンショメータ１１０１こより回
路要素の種々の蓄積時間すなわち遅延の補償のために５
〜１の範囲で可変である。このタイマの時間がきれると
ピン４からの出力は後述する種々の要素を通じてトラン
ジスタ１１２に加えられて掃引トレースを制御すると共
にトランジスタ１１３に加えられてリトレースを制御す
る。掃引トランジスタ１１２をオフにしてリトレースを
生じさせうるようにするために、タイマ１０６のピンか
らの出力は８〜１２マイクロ秒の公称時間べリオドを有
するリトレースワンショットタィマ１２０のピン１川こ
加えられる。

この時間べリオドはリトレースを生じさせるに充分であ
るべきである。リトレースタイマ１２０の、ピン１２か
らの出力は並列の３個のインバータ１２３一１２５によ
り反転される。これらィンバータ１２３一１ ２５は開
放コレクタ形であり、ＴＴＬ論理回路と別個の要素との
間のインターフェースとなる。ィンバータ１２３−１２
５の出力は、差動スイッチとして動作する差動増幅器と
して接続されるトランジスタ１３０，１３１に接続する
。この差動スイッチは一つの状態において掃引トランジ
スター１２をオンにさせ、他の状態において掃引トラン
ジスタ１１２をオフにさせるように動作する。適正な動
作を与えるために、トランジスタ１１２は厳密にオン、
オフされねばならない。そのため、インバータ１２３一
１２５の出力は抵抗１３３，１３４からなる分圧器に接
続される。分圧器１３３，１３４の中間からの出力は差
動スイッチの一方の側であるトランジスター３川こ加え
られる。抵抗１３５，１３６からなる分圧器より得られ
、差動スイッチのトランジスタ１３１に加えられる電圧
はトランジスター３１に加えられる電圧より高いが全電
位より低くなっており、それ故トランジスター３１によ
り制御されると共に掃引トランジスタ１１２のベースに
直結するトランジスター３８はその逆の状態においてオ
ンとされる。トランジスタ１３０，１３１のェミッタに
接続されているのは３個の並列のバイアス抵抗１４０−
１４２である。もっとも１個の適正に選れた抵抗を使用
してもよい。トランジスタ１３８は掃引トランジスタ１
１２を滅勢するためのものである。

トランジスタ１３８のベースは抵抗１４４によりトラン
ジスタ１３１の出力に接続し、そしてそれがトランジス
タ１３１により飽和まで駆動されるときに掃引トランジ
スター１２をオフにするようにする。これには、不均一
な遮断時間または電圧のリップルを避けるために従来の
調整器１５０により供給される負電圧が与えられる。従
って、リトレース中にこの差動スイッチのトランジスタ
１３川まオフとなり電流は負電流は負電源からトランジ
スタ１３１を通り、そして抵抗１５２および１３８のベ
ースェッタ接合を通じて流れる。１３８のコレクタはト
ランジスタ１１２のベースに直結する。それ故、１１２
のベース上の負パルスによりトランジスタ１１２はオフ
となってリトレースサイクル全体にわたり漏れのないよ
うにする。１３８のコレクタとトランジスター１２のベ
ースとの直結により１００ナノ秒より短い遮断スイッチ
時間が生じる。

高速ダイオード１５６がこの掃引トランジスタにまたが
り接続されてヨークからの過剰エネルギーをバィパスし
てそれを保護する。

約９マイクロ秒後であってタイマ１２０の時限後で通常
状態にもどる時にドライバ１２３−１２５を通じて接続
されるタイマ１２０の低出力はトランジスタ１３０をオ
ンに、トランジスタ１３１をオフにし、それによりトラ
ンジスタ１３８をオフに、トランジスタ１１２をオンに
して次の掃引トレースを生じさせる。

この条件は掃引トレース中接続しそして他の水平同期信
号が入り他のりトレース掃引を生じさせるまで続く。

トランジスタ１１２をオフにしたパルスはリトレースト
ランジスタ１１３をオンにしてリトレ−スを生じさせる
ためにも利用される。

しかしながら、トランジスタ１１２はトランジスタ１１
３がオンとなる前に完全にオフとなっていなければなら
ない。すなわちこれらの間にはインピーダンスがないか
らである。この時間遅延をつくるためにタイマー５５が
用いられて約１〜３マイクロ秒遅延を与える。この遅延
は充分なタイミングを与えるため変えることの出来る要
素１５８，１５９で与えられる。この公称遅延後にピン
１２からのＱ出力は第３のタイマ１６２に接続されて約
２マイクロ秒の公称幅をもつ可調整のターンオンパルス
を発生する。タイミング要素１６３，１６５および可変
抵抗１６７は３〜１の範囲内でターンオンパルスを調整
するために設けてある。タイマ１６２の機能はリトレー
スパルスの幅を制御することである。これはまた前の回
路要素における異常の補償という機能も有する。タイマ
１６２の出力はインバータ１７１一１７３にも接続され
てトランジスタ動作用の別個の論理レベルを行う。

インバータ１７１一１７３は電流スイッチとして動作す
るトランジスタ１７６用の高い電流を発生するために用
いられる。リトレースパルスが生じると抵抗８０に電圧
が生じ、これが高電圧、中電力特性用に選ばれた共通ベ
ーストランジスタ１７６と１８２を流れる。トランジス
タ１７６と１８２は直列カスケードとされて電流−電圧
変換を行う。トランジスタ１７６のベースは抵抗１８０
の電流を決定する正電源に直結する。抵抗１８４はトラ
ンジスタ１７６のベースとェミッタとの間に鞍続してト
ランジスター７６がオフのときに漏れのないようにする
。漏れ電流は抵抗１８４を通じてトランジスタ１７６の
ベースへと分流されてそこで消散される。トランジスタ
ー８５のベースは抵抗１８８，１８９により水平ヨーク
リトレース電圧の半分に維持される。

コンデンサー９１と１９３は抵抗１８８と１８９からな
る分圧器にまたがって接続して雑音をバイパスする。ト
ランジスタ１８２のコレクタはトランジスター９５のベ
ースに接続してリトレースパルス全体にわたりトランジ
スタ１９５をオンにする。トランジスタ１９５のコレク
タはダイオード１９８すなわちオフ状態での直流阻止ダ
イオードを通じてトランジスター１３に接続する。トラ
ンジスタ１１３はリトレーストランジス夕であってその
ときオンにされてそのエミツタに接続するダイオード２
０１を通じて水平ョー外こエネルギーを供給する。リト
レース中掃引ィンダク夕２０３が抵抗２０５を通じてチ
ャージされる。

リトレース回路が遮断したことがトランジスター８５で
検出された後に、インダクタ２０３はトランジスタ１９
５のベースに負パルスを供給してトランジスタ１９５が
良好なターンオフ特性をもつようにするに充分なエネル
ギーを有する。この回路はダイオード２０７によりクラ
ンプされてインダクタ２０３からの負パルスがトランジ
スター９５のベースにそれを損傷させるような逆バイア
スを与えないようにする。減衰抵抗２０９もィンダクタ
２０３に接続されてその回路がインダクタ２０３の寄生
容量により振動しないようにする。ィンダクタ２１２は
水平ヨーク用の電力ドライバトランジスタであるリトレ
−ストランジスタ１１３のベースに接続される。このィ
ンダクタは抵抗２１４を通じてチャージされそして抵抗
２１６により減衰される。ィンダクタ２１２の出力はト
ランジスタ２１８により増幅されてリトレーストランジ
スタを急速にオフにする。トランジスター１３のヱミッ
夕に接続すると共にダイオード２０１にまたがって接続
するコンデンサ２２１はトランジスタ１１３の負バイパ
スに漏れ電流を防止させる。

掃引モードーこおいて、それはトランジスタ１１３のェ
ミッタをベースの静止点より高い電位に維持する。コン
デンサ２２１は高速特性をもつものが選ばれる。同じく
ヨーク駆動装置に接続しているのはダイオード２２３で
あって、これはトランジスタ１１３を逆バイパスから保
護すると共にリトレースベリオドの前半中にコンデンサ
２２８と２２９へのエネルギーを分流する。

ダイオード２２３がないと、ヨークの電圧はトランジス
タ１１３を焼くに充分な高さまで上昇することになる。
ダイオード２２３は高電圧、高速特性をもつものであり
極めて高速の回復性をもつダイオードである。トランジ
スタ１１２にまたがって接続されているダイオード１５
６はダイオード２２３と等価であって同機にトレースの
前半において余剰のリトレースエネルギーをバイパスす
ることにより下のドライバー１２を保護する。コンデン
サ２２８と２２９はこの回路用に通した電気特性を与え
るように選ばれる。

コンデンサ２２８は好適にはスイッチングエッジまたは
負荷を扱うために非常に短いべリオドだけ大電流を担う
ように設計された小容量非ポーラのマィラまたはポリス
チレンコンデンサである。しかしながらこれは充分低い
リップルを与えるに充分な容量をもたず、それ故コンデ
ンサ２２９がコンデンサ２２８にまたがり接続される。
コンデンサ２２８は、充分な高周波特性をもたないため
に単独では用いられない駆動電流を扱うために大容量の
アルミニウム電解コンデソサである。同じく水平ヨーク
に接続されているのはコンデンサ２３２と接地された抵
抗２３４，２３５からなるダンパーである。

要素２３２，２３４，２３５は発生する可能性のあるＩ
ＭＨＺの範囲の極めて高い高周波振動を減衰させるに充
分なヨーク減衰回路をつくる。２３２，２３４，２３５
はこの回路に利用されるヨークの誘導特性に従って選ば
れねばならず、選ばれたコンデンサ２３２は電流の増大
に対して安定した動作を与えるために負の温度係数を有
すべきである。

更に抵抗２３４，２３５は誘導を避けるため炭素系のも
のであるべきでありそしてこの回路について充分な電力
消散を与えねばならない。直線性を保証するために、ヨ
ークは好適にはトレースおよびリトレーストランジスタ
１１２，１１３から接地点へと接続されずにスイッチン
グ対１１２，１１３から、ヨークのインダクタンスに整
合するような値の高周波ポリスチレンまたはマィラのコ
ンデンサからなる整形回路へと接続される。

水平駆動回路も後述するように保護回路２４０に接続さ
れる。

ヨークのィンダクタンスにより累積されたエネルギーの
すべてを消散するのではなく、これは第１アノード用の
定電圧高電圧源を与えるように利用される。

これは、ダイオ−ド２５０−２５６とコンデンサ２６０
−２６７からなるカスケード形の容量性ダイオードマル
チプラィャに接続した抵抗２４６から構成される高電圧
マルチプラィャ２４２により達成される。ダイオード２
５０−２５６は高回復形のものであり、コンデンサ２６
０−２６７は高い電圧定格をもつ高周波用であって出来
るだけ大型のものである。好適にはマルチフ。ィラィャ
２４２は第１アノードに対して１．１ＫＶを与えるよう
に設計される。ヨーク駆動回路からのエネルギーはまた
輝度格子への負電圧を与えるために利用される。

この電圧はコンデンサ２８４と抵抗２８６を通じてコン
デンサ２８２に与えられそしてダイオード２９０，２９
１で維持される。輝度格子に供給される実際の電圧は可
変抵抗２９８，２９４，２９６の使用により極めて高い
調整度を有する。垂直駆動回路 後述するように、この垂直駆動回路は要素の直接接続を
可能にする整形を含むすべての機能について半導体設計
を利用する。

垂直リトレースパルスは入力ピン３と４において第ｌｃ
図、第ｌｄ図に示す垂直駆動回路に加えられる。

垂直リトレースパルスは幅の狭い立上りパルスである。
ピン４は接地復路を与える。水平駆動回路の場合のよう
に、ＴＴＬ信号が与えられ、これが抵抗３０２と３０６
により終端される。入力は、入来した入力パルスには無
関係に正確なりトレースパルスを与える機能を有するワ
ンショットタィマ３１０‘こ接続する。タイマ３１０は
そのパルスの正像でオンにトリガーしそして雑音低減に
は内部的なシュミットトリガーを使用する。タイマ３１
０のタイミングははじめは要素３１２と３１４で１００
マイクロ秒についてセットされる。このタイミングベリ
オドは、誘電吸収用に選ばれるべき垂直掃引コンデンサ
３２０を放電させるに充分でなければならない。タイマ
３１０の出力は掃引発生器とのインターフェースとして
ダイオード３１２に接続する。その出力は正電圧源に接
続する抵抗３１４からなる電流源に接続する。タイマ３
１０のピン１が低状態のときダイオード３１２は導露し
てコンデンサ３２０を放電させる。

タイマ３１０が正常状態でありこの回路がリトレースを
行っていないときにはピンーのタイマ３１０のＱ出力は
高でありダイオード３１２は遮断されて、この回路によ
り発生される電流斜波または電圧斜波に大きな効果を与
えない。抵抗３２４はタイマ３１０からのりトレースパ
ルス中にコンデンサ３２０へのサージ電流を制限するた
めに設けてある。上述の回路はコンデンサ３２０に所望
電圧まで直線である直線斜波をつくる。

そのくり返し率は米国では６０ＨＺ、ヨーロッパでは５
０ＨＺである動作周波数である。この直線斜波は低出力
インピーダンスを有するインピーダンスバッファとして
機能する演算増幅器３３０‘こ供給される。演算増幅器
３３０の出力は直流阻止コンデンサ３３２を通って第２
の演算増幅器３３４のピン６である加算入力に、そして
抵抗３３８と３３９を通じて線形修正または整形回路３
４２に接続する。整形回路３４２の利得または振幅は可
変抵抗３４４により支配される。

トランジスタ３４７，３４８および関連要素３５２−３
５６からなるこの整形回路はトランジスタ３４７と３４
８のコレクタ電流対ベースェミッタ抵抗の指数関酔特性
により整形機能を生じさせる。

対称動作は部品の差動配置により保証される。差敷トラ
ンジスタ３４７，３４８およびトランジスタ３５川ま好
適には整合したトランジスタまたは整合対を利用するの
ではなく４個パック選ばれる。トランジスタ３５０は演
算増幅器３３４のインピーダンス整合用である。整形回
路３４２の出力はピン６で演算増幅器３３４に接続され
る。

その出力はピン７から出るが垂直ヨークを駆動するため
に用いられる。加算増幅器３３４のピン５は薮地される
が、ピン６はコンデンサ３７２によりバイパスされて接
地されてこの回路を厳しく減衰させる。ピン７の増幅器
３３４からの出力は垂直掃引トレース中第ｌｄ図に示す
ように可変電流源３８０を駆動するように機能する。こ
の電流源は夫々抵抗３９２，３９４により定電圧に接続
される一対の整合ダイオード３８６，３８８からなる。

各ダイオード３８６，３８８からの出力は夫々一対のト
ランジスタ３９８，３９４のベースに接続してこれらト
ランジスタのコレク夕に反転した出力を生じさせる。演
算増幅器３３４のピン７の出力が正に変ると、トランジ
スタ３９８のベースは僅かに正となってトランジスタ３
９８の電流が増加する。これと同時に第２のトランジス
タ３９９のベースは正となりその電流を減少させて増幅
されてアナログ出力を出す。この設計はトランジスタ３
９８，３９９が状態を変えずゼロクロスオーバを防止す
るように利用される。トランジスタ３９８，３９９のコ
レク夕出力は垂直ヨークを駆動する電力トランジスタ４
０６と４０８に接続される。

抵抗４１１はトランジスタ３９８，３９９のコレク外こ
またがった接続されてトランジスタ４０６と４０８の満
足すべき静止電流を保証し、そして抵抗４１４と４１６
もトランジスタ４０６，４０８のベースヱミッタ回路に
またがる電流を分流してこれらトランジスタの静止性能
を改善する。トランジスタ４０６と４０８のコレクタか
らの出力は水平駆動信号から垂直ヨークによりピックア
ップされる雑音をはずすように設計されるィンダクタ４
２０を通じてヨークに接続される。

ヨークからのもどりは電力抵抗４２４を通じて接地され
る。抵抗４２４の非接地側にあって垂直ヨークを通じて
流れる電流を表わす電圧信号は、ループを閉じる抵抗４
３０と４３４を通じて演算増幅器３３４の加算ピン６に
もどこれる。このように、利得はヨーク電流と温度が増
加してヨークの電流を一定に維持するようにヨークを駆
動するようにより大きい電圧をつくるときに自動的に増
加する。前述の線形増幅回路は通常の掃引中ヨークを駆
動、すなわちスクリーンの上から下まで駆動する。

トランジスタ４４８，４４９および関連した要素４５２
，４６３，４５４からなる付加回路が設けられ、これも
演算増幅器３３４により制御されてビームをスクリーン
の上にもどす。ビデオ駆動は通常動作中は垂直リトレー
スにおいて常にオフであるからそれはビデオ駆動を与え
るエネルギー源から供給される。トランジスタ４４８の
ベースへのりトレース信号は、掃引の最後に掃引コンデ
ンサ３２０が放電したときに発生される。

演算増幅器３３４はピン６に至る電流源の両端部に正の
駆動を有するので加算点は高度に負電位となる。

結果としてピン７からなる出力点の電位はトランジスタ
４４８がその電圧をクランプするまで正に移行する。該
出力点はトランジスタ４４８に直接結合されているので
トランジスタ４４８は飽和状態に駆動される。トランジ
スタ４４８は抵抗４５２によってトランジスタ４４９の
ベースに接続される。これはトランジスタ４４９を飽和
させるに充分な信号を生じさせる。トランジスタ４４９
が飽和状態のときはリトレースを行なうに充分なエネル
ギーが抵抗４５６を通してヨークに供給される。華直掃
引中はトランジスタ４４９をオフ状態に保つため抵抗４
５３が設けられており、そしてビデオ回路から発生され
るかも知れないノイズをバイパスするため抵抗４５３の
両端間にコンデンサ４５４が接続されている。

ヨークに接続されるダイナミック・フオーカス回路４６
１も設けられる。

ヨーク電流はトランジスタ４６６および４６７からなる
差動増幅器を通過するように結合される。差電流はトラ
ンジスタ４７２および４７４によって増幅および整流さ
れて中心からのトレースの垂直位置の絶体値に比例する
可変電流を抵抗４７７に生じさせる。言い換えれば、ト
レースが中心にあるときはヨークから大電流が発生され
、トレースの最上部および最下部では小電流が発生され
る。電圧源から抵抗４８３を通しトランジスタ４８１の
コレクタへと電圧が印加される。ダイナミック・フオー
カス回路４６１からの出力はトランジスタ４８１のベー
スに結合され、トランジスタ４８１はトレースが垂直方
向中心にあるときは実質上零ボルト間で変化するのこぎ
り波トレースを生じさせ、トレースがスクリーンの最上
部および最下部にあるときは比較的に高い電圧を生じさ
せ、それらの間では直接的傾斜信号となる。この信号は
スクリーンによって必要とされる標準のフオーカスへの
フオーカス修正として陰極線管のスオーカスグリンドー
こコンデンサ４８８を通して結合されている。このフオ
−カス修正が必要とされる理由は、電子ビームがスクリ
ーンの綾部にあるとき電子ビームがたどらなければなら
ない路が長くなるからである。垂直鞠は表示装置のこの
好ましい実施例に対しては長軸であるので、このフオー
カス修正は長軸のみに行なわれたとき目的に適する。保
護回路 保護回路２４０が輝度格子から信号を除去するために設
けられる。

これは水平同期信号または垂直同期信号が何らかの理由
により据われるときに生じる。輝度信号の消滅は焼き付
きを防止することになり、さもないとスクリーンを損傷
する。この保護回路は二重再トリガ可能のワンショット
タイマ４９１を利用しており、そしてこれは水平ヨーク
からの信号に接続する。このタイマは要素４９４と４９
５の使用により５０マイクロ秒の公称タイミング用にセ
ットされ、そして正常動作では２０マイクロ秒毎にトリ
ガされる。保護回路２４０も、要素５０３，５０４で約
５０ミリ秒で時限が切れるように設計される第２の再ト
リガ可能なタイマ４９７の入力ピン２で垂直駆動装置に
接続する。

垂直リトレースは米国またはヨーロッパでの使用により
１６〜２０ミリ秒毎に生じる。垂直リトレースパルスが
入らないならばタイマ４９７は時限が切れ、そしてピン
１３のＱ出力がタイマ４９１のクリア入力に接続される
。従って垂直リトレース同期パルスが入らなければタイ
マ４９１はクリアされそしてビデオが遮断される。この
遮断はトランジスタ５０８を通じてスイッチ可能な電流
源を利用することにより行われる。この電流源は表示装
置の輝度端子に直結する抵抗２９３，２９４，２９６に
電圧を発生する抵抗５１１にまたがる固定電圧によりつ
くられる。一般に本発明の特定の実施例を説明したがこ
れは単なる例であって種々の変更が可能である。

【図面の簡単な説明】

第ｌａ図および第ｌｂ図は水平駆動回路、第ｌｃ図は垂
直駆動回路、第ｌｄ図は垂直駆動回路およびビデオ駆動
回路を夫々示す図である。 １８，２０・・・・・・入力ライン、３１・・・・・・
ＥＣＬ増幅器、３７，３８・・・・・・ＥＣＬ差動ドラ
イバ、１０６……ワンシヨツトタイマ、１１０……ポテ
ンシヨメータ、１２０……リトレースワンシヨットタイ
マー、１２３一１２５……インバータ、１３３，１３４
…・・・分圧器、１５０・・・・・・調整器、１５５”
“”タイマ、１６２……タイマ、１７１−１７３・・・
・・・ィンバータ、２４２・・・・・・電圧マルチプラ
ィヤ、３１０……ワンシヨツトタイマ、３３０……演算
増幅器、３３４・・・・・・演算増幅器、３８０・・・
・・・可変電流源、４９１，４９７・・・・・・ワンシ
ョットタィマ、２４０・・…・保護回路。 母 注 弓 −，− ミ 母 Ｓ 時

Claims (1)

1. 【特許請求の範囲】 １ ヨークを有する陰極線管上にトレースおよびトレー
   ス走査を生じさせるための高周波数２方向走査回路（第
   １ａ図、第２ａ図）であつて、次の（ａ）乃至（ｂ）を
   含すことを特徴とする前記２方向走査回路。 （ａ） 前記陰極線管のヨークに接続されていてトレー
   スを前記陰極線管の第１の側から他の側へと掃引させる
   掃引手段１１２、（ｂ） リトレース同期信号を受信す
   る受信手段１０６、（ｃ） 前記掃引手段に接続されて
   いてリトレース中には前記掃引手段をオフ状態にし、次
   の（イ）乃至（ハ）を含む第１の回路手段、（イ） 前
   記受信手段に接続され前記掃引手段がオフ状態にされる
   第１のタイミング期間を生じさせる第１のタイミング装
   置１２０、（ロ） 該第１のタイミング装置と前記掃引
   手段とに接続され前記掃引手段を前記第１のタイミング
   期間中はオフ状態に、該第１のタイミング装置により定
   められるタイミング期間の後にはオン状態に切換える電
   子的切換装置１３０，１３１、（ハ） 前記陰極線管の
   ヨークに接続されたトレースを前記陰極線管の前記第１
   の側に復帰させるリトレース手段１１３、（ｄ） 前記
   リトレース手段をオン状態に切換え、次の（ニ）及び（
   ホ）を含む第２の回路手段、（ニ） 前記受信手段に接
   続された時間的に前記第１のタイミング期間よりも短か
   くかつ前記第１のタイミング期間の終了前に終了する第
   ２のタイミング期間を生じさせる第２のタイミング装置
   １６２、（ホ） 該第２のタイミング装置と前記リトレ
   ース手段とに接続され前記リトレース手段を前記第２の
   タイミング期間後はオフ状態に切換える第２の電子的切
   換手段１７６，１８２。 ２ 特許請求の範囲第１項記載の走査回路において、第
   １のタイミング期間１２０は１０マイクロ秒よりも短い
   ようにした高周波数２方向走査回路。 ３ 特許請求の範囲第１項記載の走査回路において、第
   ２のタイミング期間１６２は２マイクロ秒の程度である
   ようにした高周波数２方向走査回路。 ４ 特許請求の範囲第１項記載の走査回路において、走
   査回路は約５０キロヘルツの周波数で動作するようにし
   た高周波数２方向走査回路。 ５ 特許請求の範囲第１項記載の走査回路において、リ
   トレース手段はリトレーストランジスタ１１３を含み、
   該リトレーストランジスタのターンオフ特性を改良する
   手段が設けられ、該手段はリトレーストランジスタのベ
   ースに接続されて第２のタイミング期間中にエネルギー
   を蓄積しかつ該第２のタイミング期間の終了後にリトレ
   ーストランジスタに負のパルスを加えるエネルギー貯蔵
   手段２１２を有しているようにした高周波数２方向走査
   回路。 ６ 特許請求の範囲第１項記載の走査回路において、第
   ２の回路手段は、第２のタイミング装置に接続された電
   子的電流切換装置１７６と、電流信号を該電子的電流切
   換装置により電圧信号に変換する手段１８５とを含むよ
   うにした高周波数２方向走査回路。 ７ 特許請求の範囲第１項記載の走査回路において、前
   記掃引手段にまたがつて接続され第１のタイミング期間
   中に発生される過剰エネルギーをバイパスするバイパス
   手段１５６と、該バイパス手段に接続され第１のタイミ
   ング期間中に発生される過剰エネルギーを蓄積するエネ
   ルギー貯蔵手段２２８，２２９とが設けられているよう
   にした高周波数２方向走査回路。 ８ 特許請求の範囲第１項記載の走査回路において、リ
   トレース手段にまたがつて接続され第２のタイミング期
   間中に発生される過剰エネルギーをバイパスするバイパ
   ス手段２２３と、該バイパス手段に接続され第２のタイ
   ミング期間中に発生される過剰エネルギーを蓄積するエ
   ネルギー貯蔵手段２２８，２２９とが設けられているよ
   うにした高周波数２方向走査回路。 ９ 特許請求の範囲第１項記載の走査回路において、陰
   極線管は第１のアノード接続を有し、そして陰極線管の
   該第１のアノード接続に対する高電圧を発生する電圧増
   倍器が設けられているようにした高周波数２方向走査回
   路。 １０ 特許請求の範囲第１項記載の走査回路において、
   電圧増倍器２４２は陰極線管の第１のアノードに加えら
   れるべき１．１キロボルトの加速電圧を発生するように
   した高周波数２方向走査回路。 １１ 特許請求の範囲第１項記載の走査回路において、
   陰極線管は輝度グリツドを有し、そして該輝度グリツド
   に加えられるべき電圧を発生する手段２８２，２８４，
   ２８６，２９０，２９１が設けられているようにした高
   周波数２方向走査回路。 １２ 特許請求の範囲第１項記載の走査回路において、
   陰極線管は水平ヨークを有し、走査回路は４０キロヘル
   ツを越す周波数で水平駆動信号を発生するように水平ヨ
   ークに接続されているようにした高周波数２方向走査回
   路。