JPS6033680U - 電子式時計体 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は従来の一般的な電子時計の構成を示す図。第２
図はバイナリ−カウンタを用いた場合に於ける補数を利
用した本発明の基本的な考え方を描いた図。第３図は、
４段のＦ／Ｆからなる１晴カウンタの内部状態の補数関
係を示した図。第４図は、Ｎ段のＦ／Ｆで構成される分
周器を用いに本考案の実施例を示す図。第５図は、第４
図の回路のタイムチャートを示した図。第６図は、本考
案に関係する一致回路を示す図。第７図は、第６図の回
路のタイムチャートを示す図。第８図は、シフトレジス
タを用いた本発明の実施例を示す図。第９図は、第８図
のタイムチャートを示す図。 １・・・・・・水晶を共振器とする一般的な発振回路、
２・・・・・・分周器、３・・・・・・表示装置を含む
計時装置、ｆｂ・・・・・・基準周波数、ｆｓ・・・・
・・周波数の合せ込みの目標となる理想周波数、ｆｏ・
・・・・・可変分周器の出力周波数、ＣＮ・・・・・・
分周器のクロック計数値を示す記号、ＣＬ・・・・・・
クロックパルスを示す記号、Ｑ、、　Ｑ、等・・・・・
・分周器の各段の出力を示す記号、４１・・・・・・発
振器、４２・・・・・・ｆｂに対するゲート回路、４３
・・・・・・可変分周器、４４・・・・・・後部分周器
、４５・・・・・・表示装置を含む計時装置、４６・・
・・・・可変分周器４３のプリセットを制御するための
ゲート回路、４７・・・・・・メモリー、４８・・・・
・・可変分周器およびメモリー４７の制御部、ＰＳ・・
・・・・可変分周器４３のプリセット入力を示す記号、
Ｍ・・・・・・メモリー４７の出力を示す記号、ＰＥ・
・・・・・可変分周器４３のプリセットを司る信号を示
す記号、ＭＷ・・・・・・メモリー書込み信号を示す記
号、ＭＲ・・・・・・メモリーリセット信号を示す記号
、ＥＲ・・・・・・外部リセット信号を示す記号、ＳＳ
・・・・・・標準信号を示す記号、６１．６２・・・・
・・ＱＮの立上りを検出するためのＲ５Ｆ／Ｆを構成す
るＮＡＮＤゲート、６３・・・・・・プリセットパルス
ＰＥを得るためのＡＮＤゲート、６４・・・・・・ＮＯ
Ｔ回路、６５・・・・・・バッファ用のＮＯＴ回路。 ｎ ［ ８Ｐ５ （い ＷＣ（２Ｂ４υｂ ＣＬ　　　　　　　　　　　　　　　　　　　　　　　
　　　−−８−一］− ！　２３４　ケ　ｌ、　　／２３　　り　ｉ４纏り甲−
１−一−＋―−閘−−

Claims (1)

【実用新案登録請求の範囲】
1. 基準周波数を分周器に依り分周し、該分周器からの出力
   に従って表示装置を含む計時装置を作動させる電子式時
   計体に於いて、該電子式時計体は、分周部に周波数調整
   装置を備え、該周波数調整装置は、該周波数調整装置本
   体である分周器の分周比を規定するために、該分周器の
   内部状態を一意に検出できる該分周器の状態変化から得
   られる信号に依り、該分周器の分周開始状態を所定の状
   態に設定して、論理的な周波数調整を行なう手段を有す
   ることを特徴とする電子式時計体。