JPS6032401B2 - 後退検知回路 - Google Patents

Description

【発明の詳細な説明】 本発明は後退検知回路に関し、例えば軌道車両において
勾配等の原因で不用意に後退した場合後続の車両と衝突
することになるので、車両が後退開始したらこれを直ち
に検知してブレーキ指令を発生させ得るようにし、かく
して衝突事故を未然に防止できるようにしたものである
。

この種の後退検知回路として第１図のものがあり、次の
動作原理によって動作する。

例えば電気車においては通常速度検出器として２巻線速
度発電機が使用されているが、その各巻線の出力Ｓ・及
びＳ２の波形は第２図Ａ及びＢに示す如く９０ｏの位相
差があり、例えば出力Ｓ，を基準にして出力Ｓ２が９０
ｏ位相遅れとなっている。これを波形整形してディジタ
ルＩＣの論理レベルに変換すればそれぞれ第２図Ｃ及び
Ｄに示す如き論理速度信号ＴＧＸ及びＴＯＹになる。こ
こで、信号ＴＯＹが時点もで論理「１」から「０」に立
下れぱ、その後時点ｔ，で信号ＴＧＸが論理「０」から
「１」に立上り、その後時点らで信号ＴＧＹが立上り、
時点らで信号ＴＣＸが立下り、時点ｔ４で信号ＴＧＹが
立下り、かくして一巡動作が終る。そして以後この時点
ｔｏからＬまでの−巡動作を繰り返すことになる。しか
るにこのような２巻線速度発電機の信号Ｓ，及びＳ２は
車両が後退したときには第２図Ａ〜Ｄに対応させて第３
図Ａ〜Ｄに示す如く、第２図Ａ及びＢの前進の場合と比
較して信号Ｓ，及びＳ２の位相関係が逆になり、信号Ｓ
２が信号Ｓ，に対して９ぴ進みになる。従ってこの場合
も論理速度信号ＴＧＸ及びＴＧＹが共に「０」になる時
点をＬとして以下順次信号ＴＧＸ，ＴＧＹの変化時点を
みれば、時点らで信号ＴＧＹが立上り、時点ｔ２で信号
ＴＧＸが立上り、時点ｔ３で信号ＴＧＹが立下り、時点
ｔ４で信号ＴＧＸが立下り、かくして一巡動作を終る。
そして以後この時点ｔｏからｔ４までの一巡動作を繰り
返すことになる。第１図の従来の後退検知回路は速度信
号ＴＧＸ及びＴＯＹのこの位相のずれ方の変化に着目し
て後退の発生を検知しようとするもので、２段のＤフリ
ップフロップ回路１及び２でなる読込同期信号回路３は
第２図の時点ら，ｔ６・・・及び第３図の時点ら，ｔ５
・・・において信号ＴＧＹが立上つたときクロックパル
スＣＰによって回路１、及２をセット動作させることに
より、読込同期パルスＰＲを発生させ、これを信号謙込
回路４に与える。

信号鈴込回路４はＤフリツプフロツプ回路５に対するト
リガ信号として読込同期パルスＰＲをを受けたとき速度
信号ＴＧＸを読込む。しかるに車両が前進している時に
は信号ＴＧＸは「１」であるから回路５はセットし、そ
の「１」出力が出力用論理積ゲート６に直接入力され、
かつ「０」出力がインバータ７を介して入力されること
によりゲート６が開く。

従って論理ゲート６に与えられている一定の周波信号ご
Ｒが前進を意味する検知信号ＤＴとして送出される。こ
れに対して車両が後退している時には信号ＴＧＸは「０
」であるから回路５はセットされず、これにより論理ゲ
ート６から周波信号ＣＲが送出されないので、これによ
り車両の後退を検知できる。ところで第１図の従来の構
成において、フェールセーフが十分か否かの点から検討
するに、信号読込回路４のＤフリツプフロップ回路５か
ら「ＩＪ出力及び「０一世力を２重化して論理穣ゲート
６に与えるようにしていることにより一応の対策が採ら
れているが、例えばＤフリップフロップ回路５の「１一
世力端側の回路８に開放故障又は断線事故が生じたり、
「０一世力端側の回路９に短絡故障が生じると、論理鏡
ゲート６が周波信号ＣＲのみで動作することにより後退
の検知ができなくなり、依ってフェールセーフの点から
みて未だ不十分だということになる。

以上の点を考慮して本発明は従来のものに比較してフェ
ールセーフに対する信頼性を格段的に改善できる後退検
知回路を提案しようとするものである。

以下図面について本発明の一例を詳述するに、本発明は
次の原理の下に構成されている。

すなわち第２図及び第３図の論理速度信号ＴＣＸ及びＴ
ＧＹにおいて、両信号の論理状態が時間の経過と共にど
のように変化するかを一巡動作について示せば、前進時
には第４図Ａに示す如く信号ＴＧＸ，ＴＧＹについて「
００」、「１０」、「１１」、「０１」・・・・・・の
順序で変化して行く。これに対して後退時には第４図Ｂ
に示す如く信号ＴＧＸ，ＴＧＹについて「００」、「０
１ハ「１１」、「１０」・・・・・・の順序で変化して
行く。なお第３図においてｔ肌は各サイクルごとに信号
ＴＧＸ，ＴＯＹが共に「０」となった時点を意味し、ｎ
＝０，１，２・・・・・・である。０ 第４図Ａ及びＢ
を対比すれば明らかなように、前進時と後退時とにおけ
る信号ＴＧＸ及びＴＧＹの変化はあたかも２ビットのグ
レィコードカウンタの出力をみているのと等価であるこ
とが分る。

そこで本発明はかかる点に着目して論理信号に変換され
た速度信号ＴＧＸ，ＴＧＹを例えば高周波クロックパル
スによって周期的に読み込みラッチし、ラツチ信号の波
形変化時の立上り、立下りを高周波クロックパルスに同
期させ、この同期化パルスで２ビットグレィコードカゥ
ンタを駆動させ、このグレィコードカウンタのカウント
内容と速度信号ラッチ回路の内容とを比較し、その比較
結果の一致、不一致によって後退の有無を判知しようと
するものである。第５図において、１１および１２は論
理速度信号ＴＧＸ及びＴＧＹに対する速度信号ラッチ回
路で、例えばＤーフリップフロップ回路ではない、高周
波クロックパルスＣＰによって論理速度信号ＴＧＸ及び
ＴＯＹを議込み、かくしてその「１一世力端から第６図
Ａ及びＢに示す如き速度信号のラッチ信号Ｄ，及びＤ２
を送出する。

速度信号ＴＧＸ用のラッチ回路１ １の「１」出力は第
１同期回路１３に与えられ、その「０」出力機から速度
信号ＴＧＸの立上りによってクロックパルスＣＰと同期
した第１の同期化パルスＰ，を発生させる。

また速度信号ＴＧＸ用のラッチ回路１１の「０一世力は
第２同期回路１４に与えられ、その「０」出力端から速
度信号ＴＧＸの立下りによってクロツクパルスＣＰと同
期した第２の同期化パルスＰ２を発生させる。一方速度
信号ＴＧＹ用のラッチ回路１ ２の「１」出力は第３同
期回鞍１５に与えられ、その「０」出力端から速度信号
ＴＯＹの立上りによってクロックパルスＣＰと同期した
第３の同期化パルスＰ３を発生させる。

また速度信号ＴＧＹ用のラッチ回路１２の「０」出力は
第４同期回路１６に与えられ、その「０」出力様から速
度信号ＴＧＹの立下りによってクロックパルスＣＰと同
期した第４の同期化パルスＰ４を発生させる。これら第
１〜第４の同期化パルスＰ・〜Ｐ４はナンドゲート１７
によって合成されて第６図Ｅに示す如き駆動パルスＴｃ
ｐとしてグレィコードカウンタ１８に与えられる。

グレイコードカウンタ１８は第８図に示す如く、それ自
体公知の２ビット構成のものを用いることができる。第
８図において２１及び２２は縦続接続されたＤフリツプ
フロツプ回路、２３は帰還用ナンドゲート、２４は制御
用ナンドゲートであり、制御用ナンドゲート２４に論理
「１」の制御信号ＣＴが到来したとき、Ｄフリップフロ
ップ回路２１及び２２のトリガ端子に駆動信号としての
クロックパルスＣＰが入力されるごとに第４図Ｂに示す
と同様の真理値をもつ２ビットのグレイコード信号乙及
びＺを送出する。しかるに第５図の場合グレィコードカ
ウンタ１８の制御用ナンドゲート２４には制御信号ＣＴ
として速度信号ラッチ回路１１及び１２の「０」出力が
入力ノアゲード１９を介して与えられ、かくして速度信
号ＴＧＸ及びＴＧＹが到釆しているとき（すなわち車両
が走行しているとき）に限ってグレィコードカウンタ１
８がカウント動作をするようになされている。従ってグ
レイコードカウンタ１８は同期化パルスＴｏｐによって
同期してカウント動作をし、これによりラッチ信号Ｄ，
及びＤ２（第６図Ａ及びＢ）に同期したグレィコード信
号Ｚ及びＺ（第６図Ｃ及びＤ）を送出する。グレィコー
ド信号Ｚ及びＺは第１ビット及び第２ビット一致検出回
路３１及び３２に与えられ、ラッチ信号Ｄ，及びＤ２と
それぞれ比較される。

第２ビット一致検出回路３２は排他的理和回路でなり、
その出力が例えばＲ−Ｓフリツプフロツプ回路構成の後
退検知出力回路３３にセット信号として与えられる。ま
た第１ビット一致検出回路３１は排他的論理和回路３４
及びインバータ３５でなり、その出力が後退検知出力回
路３３にリセット信号として与えられる。第５図の構成
においてグレィコードカウンタ１８の第１ビット及び第
２ビット、出力Ｚ，及びＺ２の変化は第４図Ｂに示す後
退時の速度信号ＴＧＸ及びＴＯＹの変化と同様である。

従って車両が前進していれば時点ｔ４ｎ〜ｔ４ｎ＋，間
、及び時点ｔ４ｎ＋２〜ｔ仇十３間でラツチ信号Ｄ，及
びＤ２によって形成される真理値と、グレィコードカウ
ンタ１８の出力Ｚ及びＺ２によって形成される真理値と
が一致し、これに対して時点ｔ４ｎ＋，〜ｔ４ｎ十２間
、及び時点ｔ４ｎ十３〜ｔ４（ｎ川間で不一致となる。
従って後退検知出力回路３３からは第６図Ｆに示す如如
く、一致、不一致が交互に生ずることにより交流的な出
力Ｘが得られ、従ってこの交流的波形が得られたとき車
両は前進しているものと検知し得る。これに対して車両
が後退すると、第６図Ａ〜Ｆに対応させて第７図Ａ〜Ｆ
に示す如く、ラッチ信号Ｄ，及びＤ２によって形成され
る真理値と、グレィコードカウンタ１８の出力乙及びＺ
２によって形成される真理値とが全区間に亘つて完全に
一致し、従って後退検知出力回路３３の出力×は第７図
Ｆに示す如く交流的変化をしない直流的波形となり、依
ってこの直流的な出力Ｘが得られたとき車両は後退して
いるものと検知し得る。従って第５図の構成によれば、
車両が後退を開始したら第７図日こ示す如く検知出力Ｘ
が直流波形となることにより直ちに判知し得る。

そのフェールセーフ度を次に検討するに、第１に第５図
の構成は後退の検知をするにつき検知出力が直流波形に
なることを条件としてこれに対する措置がとれるように
なっているので、例えば後退検知回路自体に不動作の異
常が生じて出力がなくなったときも後退検知と同様の判
断をすることになるから、回路自体のフェールセーフを
なす構成であると言い得る。

第２にラッチ回路１１のラッチ信号Ｄ，の出力回路が第
９図Ａに示す如く開放故障を起した場合は第９図Ａ〜Ｅ
に示す如く後退検知信号×は直流波形となり、従ってフ
ェールセーフになっている。

第３にラッチ回路１２のラッチ信号Ｄ２の出力回路が第
１０図Ａに示す如く開放故障を起した場合にも、第１０
図Ａ〜Ｅに示す如く、第９図Ａ〜Ｅの場合と同様にフェ
ールセーフである。

第４にグレィコードカウンタ１８の第１ビット乙の回路
が開放故障を起した場合には、第１１図Ａ〜Ｅに示す如
く、後退検知信号Ｘのマークスペースの比が３：１とな
り、交流的にはかなり崩れた直流波形に近い波形となる
。

従ってこの場合もフエールセーフとなる。第５にグレィ
カゥンタ１８の第２ビットＺ２の回略が開放故障を起し
た場合も、第１２図Ａ〜Ｅに示す如く、第１１図Ａ〜Ｂ
の場合と全く同様にフエールセーフとなる。

上述のように本発明に依れば、従来の場合と比較して後
退検出回路としての部品点数は多少は増えるが、フェー
ルセーフ度に対する信頼性を大幅に改善でき、従って特
に最上の保安度が要求される列車自動制御装置（ＡＴＣ
）等に適用すれば、安全連行上極めて大きな効果を得る
ことができる。

【図面の簡単な説明】

第１図は従来の後退検知回路を示す接続図、第２図及び
第３図はその動作原理の説明に供する信号波形図、第４
図は本発明の原理の説明に供する図表、第５図は本発明
に依る、後退検知回路の一例を示す接続図、第６図及び
第７図はその動作の説明に供する信号波形図、第８図は
第５図の一部の詳細構成を示す接続図、第９図ないし第
１２図は第５図の後退検知回路のフェールセーフ度の説
明に供する信号波形図である。 ３：謙込同期信号回路、４：信号読込回路、６：出力用
論理燈ゲート、７：ィンバータ、１１，１２：速度信号
ラッチ回路、１３〜１６：同期回路、１８：グレィコー
ドカウンタ、３１，３２：一致検出回路、３３：後退検
知出力回路。 第１図第２図 第７図 第９図 第１０図 第１１図 第１２図 第３図 第４図 第５図 第６図 第８図

Claims (1)

1. 【特許請求の範囲】 １ 車両の速度を検出する２巻線速度発電機の各巻線出
   力から相互に位相差のある論理速度信号を得、この２つ
   の論理速度信号相互間の位相のずれ方を判知するここと
   により上記車両の後退を検知するようになされた後退検
   知回路において、上記２つの論理速度信号を記憶する速
   度信号ラツチ回路と、そのラツチ信号に同期して変化す
   るグレイコード信号を発生するグレイコードカウンタと
   、上記ラツチ信号及び上記グレイコード信号の一致、不
   一致に基づいて後退検知信号を送出する一致検出回路と
   を具えたことを特徴とする後退検知回路。 ２ 上記速度信号ラツチ回路は高周波クロツクパルスに
   同期して上記論理速度信号の変化を逐次記憶することに
   より上記ラツチ信号を形成すると共に、上記グレイコー
   ドカウンタは上記ラツチ信号の変化ごとに上記高周波ク
   ロツクパルスに同期してカウント動作することを特徴と
   する特許請求の範囲第１項に記載の後退検知回路。